INSTITUTO SUPERIOR DE TRANSPORTES E COMUNICAÇÕES

Eletrônica Digital

Turma LE22

Trabalho Laboratorial 1

Autores:

Gomes Armando

Yuran Felipe

Docente:

Beloward Pereira

Maputo, Outubro de 2022

 1. Introdução

O presente relatório, apresenta-se em quatro secções respectivamente, introdução, pelos

objectivos, pela fundamentação teórica e pela parte experimental. Visa essencialmente apresentar
e relatar a sequência lógica da montagem de um circuito comparador de 4 bits e detector de bit
de paridade. Foi aplicado o método de KARNOUGH para a simplificação e obtenção das
equações que facilitaram na construção dos circuitos em que foram elaborados tabelas de
verdade. E para a construção e simulação foi viável o uso do Software simulador Multisim,
sendo este o ambiente de trabalho do mesmo.

Um circuito de comparação digital efectua uma comparação de duas palavras A e B de N bits

tomados como um número inteiro não assinado e indica se são igual ou se uma for maior que a
outra em três saídas A = B, A> B e A <B. Apenas uma destas saídas será definida para 1 e as
outras serão definidas para 0, dependendo de os valores das entradas.

2. Objectivos
 Projectar um Circuito de Comparador de 4 bits;
 Obter um detector de bit de paridade.

3. Fundamentação Teórica
3.1 Circuitos comparadores

Um circuito comparador permite determinar se dois números binários são iguais, e não o sendo,
qual deles é o maior. Um comparador Consiste em oito entradas cada para dois números de
quatro bits e três saídas para gerar menor, igual a e maior que entre dois números binários, usado
para comparar dois números binários, cada um dos quatro bits é chamado de 4 bits magnitude
comparador. Em que funciona simplesmente pegando dois sinais de entrada analógica,
comparando-os e então produz a saída lógica alta “1” ou baixa “0“. Quando a entrada analógica
na não inversora for menor do que a entrada analógica na entrada inversora, a saída do
comparador irá oscilar para o nível lógico baixo.

3.1 Detector de Bit de Paridade

Um bit de paridade é um bit, com um valor de 0 ou 1, adicionado a um bloco de dados para fins
de detecção de erros. Ele fornece aos dados de um número ímpar ou par, paridade, que é usado
para validar a integridade dos dados.

Os bits de paridade são frequentemente usados na transmissão de dados para garantir que os
dados não sejam corrompidos durante o processo de transferência.

A paridade nada mais é do que o número de 1 e existem dois tipos de bits de paridade, eles são
pares e ímpares.

 Ímpar

Onde o código deve estar em um número ímpar de 1's, por exemplo, usamos o código de 5 bits
100011, este código é considerado com paridade ímpar porque há três números de 1's no código
que usamos.

 Par

Onde o código deve estar no número par de 1s, por exemplo, usando o código de 6 bits 101101,
esse código é considerado paridade par porque há quatro números de 1s no código usado.

 Gerador de paridade

O gerador de paridade é um circuito de combinação no transmissor, que leva uma mensagem

original como entrada e gera o bit de paridade para essa mensagem e o transmissor neste gerador
transmite mensagens junto com seu bit de paridade.

Existem 2 tipos de gerador de paridade nomeadamente:

 Par
 Ímpar
 Gerador de paridade par
 Funcionamento

O gerador de paridade par tem como objectivo manter os dados binários em número par de 1.
Como um exemplo, os dados tomados estão em número ímpar de 1, este gerador de paridade par
vai manter os dados como número par de 1 adicionando o 1 extra ao ímpar número de 1's.

Este também é um circuito combinacional cuja saída depende dos dados de entrada fornecidos, o
que significa que os dados de entrada são dados binários ou código binário fornecido para
gerador de paridade.

A tabela de verdade ficará da seguinte forma:

A B C Paridade par
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 1

 Gerador de paridade Ímpar

 Funcionamento

O gerador de paridade ímpar tem como função manter os dados binários em um número ímpar de
1, por exemplo, os dados obtidos estão em número par de 1, este gerador de paridade ímpar irá
manter os dados como um número ímpar de 1 adicionando o 1 extra a o número par de 1's. Este é
o circuito combinacional cuja saída é sempre dependente dos dados de entrados fornecidos. Se
houver um número par de 1, apenas o bit de paridade é adicionado para transformar o código
binário em um número ímpar de 1.

3.2 Método de KARNOUGH

É um método sistemático para simplificação de expressões lógicas, em que pode ser utilizado
para simplificar circuitos lógicos, abreviar expressões booleanas, converter expressões de
diferentes formatos, entre outros. Está directamente relacionado à Tabela Verdade, em que fazer
o agrupamento de 1 no mapa gerará uma saída no formato soma de produtos e ao fazer o
agrupamento de 0 no mapa gerará uma saída no formato produto de somas. Deve se sempre optar
por agrupar pelo valor mais presente no mapa e os grupos devem ser formados sempre em
tamanho potência de 2, o maior possível, também os grupos devem ser formados apenas por
valores.

Figura1: Mapa de Karnaugh

4. Parte Experimental

3.1 Comparador de 4 bits

3.2 Detector de bit de paridade

 Paridade Par: O bit anexado serve para tornar o número total de 1 s par.

Ex.: 01001---- 001001

10110 ---- 110110

 Paridade Ímpar: O bit anexado serve para tornar o numero total de um bit 1 s
ímpar.

Paridade par de 2 bits

A B Par Ímpar
0 0 0 1
 0 1 1 0
1 0 1 0
1 1 0 1

Tabela 1: Tabela de paridade de 2 bits

Pelo método de KARNOUGH

A 0 1
0 0 1
1 1 0