5

Instituto Federal Sul-rio-grandense

Curso de Eletrotécnica – Disciplina de Eletrônica Digital I
Prof. Dágnon da Silva Ribeiro – 1ª prova 2ª Etapa - Data: ___/___/___
Aluno(a):__________________________ Turma: ____ Nota:__________

Instruções

- Será válida a resposta apenas se acompanhada do seu desenvolvimento.
- A prova tem peso 4,0. Os pesos de cada questão encontram-se ao lado das mesmas.

1. Em relação aos números que podem apresentar, qual é a diferença entre os circuitos integrados 7448
e 9368? (1,0)

2. Cite um exemplo de aplicação das funções LAMP TEST (LT negado) e RIPPLE BLANKING INPUT (RBI
negado) do decodificador 7448. O que significa a barra sobre o símbolo destas funções? (1,0)

3. Ao medir a tensão nas saídas S3, S2, S1 e S0 de um codificador igual ao da página 47 da apostila de
Eletrônica Digital (fig. 5) obteve-se, respectivamente, os resultados abaixo. Qual a chave pressionada?
(1,0)

a) 0 V, 5 V, 5 V, 5 V : chave pressionada = ________.
b) 0 V, 0 V, 5 V, 5 V : chave pressionada = ________.
c) 5 V, 0 V, 0 V, 0 V : chave pressionada = ________.
d) 0 V, 5V, 5 V, 5 V : chave pressionada = ________ .

4. Preencha a tabela-verdade abaixo com os níveis de tensão da saída referente ao segmento “c” de um
decodificador decimal (BCD) cujas saídas são ativas com nível lógico “1”. Determine a expressão de saída
simplificada (mapa de Karnaugh) e desenhe o circuito lógico. (2,0)

No D C B A c
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0
15 1 1 1 1



 5


5. De acordo com o circuito decodificador da figura abaixo e as situações apresentadas na tabela,
preencha a tabela indicando o número que será mostrado no display e o nível lógico que teremos na
saída RBO negado do decodificador. Se o display não acender, coloque "OFF". (1,5)

display
+Vcc
a b c d e f g

(1)
RBI 7448 RBO +Vcc
(0) LT (1)

D C B A (0)

Lt RBI D C B A RBO display

1 1 0 1 1 0
0 1 0 0 1 0
1 0 0 1 0 1
1 0 0 0 0 0
1 0 0 0 0 1
1 1 0 0 0 0
0 0 0 1 1 1

6. Na figura abaixo apresentamos as formas de onda dos sinais aplicados às entradas J, K

e CLK de um flip-flop JK com gatilho sensível à borda de descida. Represente as formas de
onda que teremos nas saídas Q e Q negado do flip-flop supondo que em t=0 foi dado um
PRESET no flip-flop. (1,5)

CLK
1
0 t
J
1
0 t
K
1
0 t
Q
1
0 t
Q
1
0 t
 5

7. Faça o desenho do símbolo do flip-flop RS síncrono com gatilho sensível: (1,0)

a) à borda de subida do CLOCK e com as entradas de PRESET e CLEAR ativadas por nível
alto;
b) sensível à borda de descida do CLOCK e com as entradas de PRESET e CLEAR ativadas
por nível baixo.

8. O flip-flop RS com gatilho foi criado para solucionar um problema do flip-flop RS

síncrono. Que problema é este? (1,0)