REVISÃO – PORTAS LÓGICAS

Derig Almeida Vidal, MSc.

Mestre em Computação Aplicada, Engenheiro A B X A B X
de Produção e Tecnólogo em Automática XOR XNOR Buffer
0 0 0 0 0 1 (Não Inversor) A X
0 1 1 0 1 0 0 0
1 0 1 1 0 0 1 1
1 1 0 1 1 1 Prof. Derig Almeida Vidal, MSc.

INTRODUÇÃO FLIP-FLOPS
• Eletrônica Digital divide-se em:

Circuitos combinacionais apresentam saídas
dependentes das variáveis de entrada; Q (Saída principal)
Entrada 1

Circuitos seqüenciais apresentam saídas Flip-Flop
dependentes das variáveis de entrada e de Clock
estados anteriores; Entrada 2 Q

• Os estados anteriores devem ser armazenados em

algum local para uso posterior;
Q = 0 ⇒ Q = 1
 Clock 0 1 0 1 0 1 0 1
• Os elementos de armazenamento são os Q = 1 ⇒ Q = 0
chamados FLIP-FLOPs;

Prof. Derig Almeida Vidal, MSc. Prof. Derig Almeida Vidal, MSc.

Derig Almeida Vidal, MSc 1

 FLIP-FLOP RS BÁSICO FLIP-FLOP RS BÁSICO
• Construindo o flip-flop RS a partir de portas NAND

Tabela Verdade
Latch RS Tabela Verdade
S R Qa Qf Latch RS
0 0 0 S R Qa Qf
0 0 0 0 1
0 0 1 0 0 0 0
0 1 0 0 0 1 1
0 1 1 0 1 0
1 0 0 0 1 1
1 1 0 1 1 0 0
0 0
1 1 0 0 1 0 1
1 1 1 1 1 0
1 1 1

Prof. Derig Almeida Vidal, MSc. Prof. Derig Almeida Vidal, MSc.

FLIP-FLOP RS BÁSICO FLIP-FLOP RS BÁSICO

Tabela Verdade Tabela Verdade

Latch RS Latch RS
0 S R Qa Qf 0 S R Qa Qf
0 1->0
0 0 0 0 0 0 0 0
0 0 1 1 0 0 1 1
0 1 0 0 0 1 0 0
0 1 1 0 1 1 0
1 0 0 1 0 0
1
1 1 0 1 1 1 0 1
0->1
1 1 0 1 1 0
1 1 1 1 1 1

Prof. Derig Almeida Vidal, MSc. Prof. Derig Almeida Vidal, MSc.

Derig Almeida Vidal, MSc 2

 FLIP-FLOP RS BÁSICO FLIP-FLOP RS BÁSICO

Tabela Verdade Tabela Verdade

Latch RS Latch RS
1 S R Qa Qf 1 S R Qa Qf
0->1 1
0 0 0 0 0 0 0 0
0 0 1 1 0 0 1 1
0 1 0 0 0 1 0 0
0 1 1 0 0 1 1 0
1 0 0 1 1 0 0 1
0 1 0 1 0 1 0 1 1
1->0 0
1 1 0 1 1 0
1 1 1 1 1 1

Prof. Derig Almeida Vidal, MSc. Prof. Derig Almeida Vidal, MSc.

FLIP-FLOP RS BÁSICO FLIP-FLOP RS BÁSICO

Tabela Verdade Tabela Verdade

Latch RS Latch RS
1 S R Qa Qf 1 S R Qa Qf
0->1 1
0 0 0 0 0 0 0 0
0 0 1 1 0 0 1 1
0 1 0 0 0 1 0 0
0 1 1 0 0 1 1 0
1 0 0 1 1 0 0 1
1 1 0 1 1 1 1 0 1 1
1 0->1
1 1 0 inválido 1 1 0 inválido
1 1 1 1 1 1 inválido

Prof. Derig Almeida Vidal, MSc. Prof. Derig Almeida Vidal, MSc.

Derig Almeida Vidal, MSc 3

 FLIP-FLOP RS BÁSICO FLIP-FLOP RS BÁSICO
• Resumindo

Tabela Verdade Latch RS

S R Qa Qf
SET Q
0 0 0 0 S R Saída
0 0 1 1 0 0 Não muda Latch RS
0 1 0 0 0 1 Q=0
RESET Q
0 1 1 0 1 0 Q=1
1 0 0 1 1 1 inválido
1 0 1 1
1 1 0 inválido
1 1 1 inválido

Prof. Derig Almeida Vidal, MSc. Prof. Derig Almeida Vidal, MSc.

FLIP-FLOP RS COM ENTRADA DE CLOCK EXERCÍCIO

1. .
FLIP-FLOP RS
CLOCK Qf
0 Qa
1 ´FF RS

2. .
Set Q
CLOCK Flip-Flop
Reset RS Q

Prof. Derig Almeida Vidal, MSc. Prof. Derig Almeida Vidal, MSc.

Derig Almeida Vidal, MSc 4

 BIBLIOGRAFIA
• CAPUANO, Francisco Gabriel; IDOETA, I. V .
Elementos de eletrônica digital. São Paulo:
Érica, 2007.

• Wanderley. Eletrônica Digital

Flip-Flops e Registradores de Deslocamento.
Disponível em:
<http://www.ceunes.ufes.br/downloads/2/wanderleycardoso-Aula%208%20-
%20Flip-Flops%20e%20Registradores%20de%20Deslocamento.ppt>

Prof. Derig Almeida Vidal, MSc.

Derig Almeida Vidal, MSc 5