Escolar Documentos
Profissional Documentos
Cultura Documentos
Flip-flops
e
Dispositivos Relacionados
1
Introdução
2
• O elemento de memória mais importante é o flip-flop (FF), composto por um
conjunto de portas lógicas.
3
5.1-Latch com Portas NAND
O latch de porta NAND ou simplesmente latch é um FF básico.
• Duas portas NAND retroalimentadas podem ser usadas como um latch com portas
NAND - saídas Q e Q .
• Entradas são ativas em nível BAIXO.
• Saídas mudarão quando as entradas forem pulsadas para BAIXO
• Entradas são SET (S) e RESET (R) ou CLEAR (C) :
– Quando o latch é setado: Q = 1 e Q =0
– Quando o latch é limpo ou resetado: Q = 0 e Q = 1
1 1 S 0 ↙Q 1 ↙Q
0 Latch com Portas NAND
0 1 S R Q
1 1 Não muda
1 1 0 1 1
R 1 1 1 0 0
1 0 Inválida*
0 0
sinal ativo → nível BAIXO * Produz Q = Q = 1
Representação alternativa
ativa em BAIXO Q
↘ ↓ Tabela-verdade
↓
Latch com Portas NAND
Pulso BAIXO
S R Q
1 1 Não muda
0 1 1
↓ 1 0 0
0 0 Inválida*
1
Latch com Portas NAND
(a) Representação equivalente de (b) Símbolo simplificado S R Q
um latch com Portas NAND 0 1 1
1 1 1
1 0 0
1 1 0
0 0 1*
* Produz Q = Q = 1 5
5.2- Latch com Portas NOR
• Duas portas NOR retroalimentadas podem ser usadas como um latch com portas
NOR – saídas Q e Q .
• As entradas SET e RESET são ativas em nível ALTO.
• A saída Q vai mudar quando uma das entradas tiver um pulso nível ALTO.
ativa em ALTO
S 1 ↘ ↓ saída normal
0
Q
0
1
R 0 Q
0 Símbolo
saída normal Latch com Portas NOR
Latch com Portas NOR S R Q sinal ativo → nível ALTO
S R Q 1 0 1
0 0 Não muda 1
0 0
1 0 1 0 1 0
0 1 0 0 0 0
1 1 Inválida* 1 1 0*
* Produz Q = Q = 0 7
* Produz Q = Q = 0
Trepidação de contato (contact bounce) - pag. 179
Chaves mecânicas geram trepidação de contato (contact bouce). Veja Figura 5.9(a).
7
Latch NAND usado para eliminar as trepidação de contato - - pag. 179
S R Q
1 1 Não muda
0 1 1
1 0 0
0 0 Inválida
Figura 5.9 (b) latch NAND usado para eliminar as múltiplas transições na tensão.
8
Problema 5.4
Modifique o circuito mostrado na Figura 5.9 (Exemplo 5.2) para usar um latch
com portas NOR.
Solução
9
Exemplo 5.4 – pag. 182
A Figura 5.12 mostra um circuito simples que pode ser usado para detectar a
interrupção de um feixe de luz. A luz é focalizada em um fototransistor conectado em
uma configuração emissor comum para operar como chave. Considere que o latch
tenha sido levado antes para o estado 0 ao abrir SW1 momentaneamente e descreva o
que acontece se o feixe de luz for interrompido por um momento.
Na presença de luz o
fototransistor saturado vo≈ 0 V → S = 0
fototransistor fica saturado:
S = 0 → mantém Q = 0 ;
Latch com Portas NOR
S=R=0 Latch com portas NOR
S R Q
Na ausência de luz luz 0 0 Não muda
o fototransistor 1 0 1
entra em corte : 0 1 0
1 1 Inválida
S = 1 → Q =1
↖ chave normalmente fechada→R = 0
Fototransistor
Figura 5.12
Solução
luz +5V fototransistor saturado vo= 5V → S = 1
Fototransistor
Latch Portas NAND fototransistor saturado vo≈ 0 V
→S=1
Latch Portas NAND R +
S R Q
vo
-
ou
+
1 1 Não muda +5V vo
S Q Alarme
0 1 1 -
1 0 0 R Q R
0 0 Inválida R
11
5.9- Latch D (Latch Transparente) Latch D
EN D Q
0 x Q0 (Não muda ) símbolo do Latch D
1 0 0
D 1 1 1
D
D D
1
1 1 Latch D
EN D Q
entrada de controle
1 0 X Q0
1 D D
D D
D Latch NAND
13
Em circuitos reais, leva tempo para uma onda de pulso mudar de um nível para
outro.
tempo de subida (tr) → tempo que a amplitude leva para aumentar de 10% a 90% de
seu valor final em uma transição de BAIXO para ALTO em pulso positivo
tempo de descida (tf) → tempo que a amplitude leva para cair de 90% a 10% de seu
valor máximo em uma transição de ALTO para BAIXO em um pulso positivo
tr tf ↖
↗
tr → tempo que a amplitude leva tf → tempo que a amplitude leva
para aumentar de 10% a 90% de seu para cair de 90% a 10% de seu
valor final valor máximo.
14
Um pulso também tem duração (largura) (tw).
Largura - tw
15
5.5- Sinais de Clock e Flip-Flops com Clock
16
Sistemas assíncronos e síncronos
17
Flip-flops com clock
FFs com clock mudam de estado em uma das transições do sinal de clock. As entradas
de clock são denominadas por CLK, CK, ou CP. Na maioria dos FFs com clock a entrada
CLK é disparada na transição do clock; isso é indicado, no símbolo do FF, por um
pequeno triângulo na entrada de CLK . Isso diferencia os FFs com clock dos latches que
são disparados por níveis.
apenas um triângulo na entrada um círculo e um triângulo na entrada
de CLK indica que a entrada é de CLK indica que a entrada é ativada
ativada por transição de subida. por transição de descida.
CLK CLK
( 0 ns tH 10 ns )
( 5 ns tS 50 ns ) 19
5.6- Flip-Flop S-R com Clock
Flip-Flop S-R com clock disparado pela borda de subida de um sinal do clock.
Set
S
CLK
R
Reset
As entradas S e R são ativas ALTA (não tem círculo nos pinos de entrada)
As entradas S e R controlam o estado do FF, mas ele não responde a estas entradas até
a ocorrência da transição de subida do sinal do clock.
20
Formas de ondas da operação de um Flip-Flop SR com clock disparado pela borda de
subida do pulso de clock.
S R CLK Q Q tS tH
0 1 X 0 1
1 1
0 0 0 1 mantém o estado 1
1 0 1 0 0
0 0 1 0 mantém o estado
1 1 Ambíguo
1
0 0 0
tem círculo
e triângulo
As entradas S e R são ativas ALTA (não tem círculo nos pinos de entrada)
Tanto os FFs disparados por transição de subida quanto os de descida são usados em
sistemas digitais.
22
5.7-Flip-Flop J-K com Clock
• Muito mais versátil do que o flip-flop SR, já que não tem estado ambíguo.
• Tem a capacidade de fazer tudo o que o FF SR faz, além de operar em modo de
comutação.
↑
Modo de comutação
23
Flip-flop JK com clock disparado por borda de descida do clock.
25
Problema 5.11- Aplique as formas de onda J, K e CLK. Determine a forma de onda da
saída Q.
Figura 5.24
Considere inicialmente Q = 1
t tH
s
Figura 5.23
↓ ↓ ↓ ↓ ↓
Q 1
26
Problema 5.12 – (a) Mostre como um FF J-K pode operar como um FF T. Desenhe a forma
de onda na saída Q para um sinal de clock aplicado . Se a frequência do sinal de clock for
de 10kHz , determine a frequência da saída Q.
+5V
CLK
J Q
CLK CLK
Q
f CLK 10kHz
Q fQ 5kHz
K 2 2
(a) QFFJK↑
(b) QFFJK↓
28
5.8- Flip-Flop D com Clock
Flip-flop D acionado em transições positivas do clock
D CLK Q Q
0 0 1
1 1 0
tS tH
tS tS → é o tempo mínimo que o
tS tH dado deve ser colocado na
entrada antes da transição ativa
do CLK. ( 5 ns tS 50 ns )
29
Implementação de um flip-flop D
O mesmo pode ser feito para converter um flip-flop S-R para um flip-flop D.
O FF D é útil para transferência de dados em paralelo.
30
Transferência de dados em paralelo
D CLK Q Q
0 0 1
1 1 0
31
Problema 5.14- Um FF D algumas vezes é usado para atrasar uma forma de onda
binária, de modo que a informação binária aparece na saída um certo tempo depois de
aparecer na entrada D. (a) Determine a forma de onda de saída Q mostrada na Fig.
5.82 e compare com a entrada. Observe que o atraso de tempo em relação à entrada
é de um período de tempo. (b) Como pode ser obtido um atraso de tempo
correspondente de dois períodos do clock?
tH = 0
(a) Solução
D0
CLK
Q 0
CLK CLK
Q Q
CLK
D .0
CLK
Q1 0.
Q2 0.
↗
↖
← Fig. 5.32(a)
←
As entradas assíncronas são entradas
de sobreposição.
Problema 5.20 e 5.21 35
Problema 5.20- Determine a forma de onda da saída Q do FF, mostrado na Fig. 5.85.
Considere inicialmente Q=0.
J K CLK Q
0 0 ↓ Qo
Qinicial = 0 0 1 ↓ 0
1 0 ↓ 1
J=K=1 1 1 ↓ Qo
Fig. 5.85
estado inativo do PRE e CLR → 1
Solução:
36
Problema 5.21- Aplique as formas de onda CLK, PRE e CLR, mostradas na Fig. 5.32, em
um FF D. Determine a forma de onda da saída Q.
Qinicial = 0
D =1
1
Fig. 5.32
Solução:
37
5.11- Considerações sobre Temporização em Flip-Flops
Principais parâmetros designados pelos fabricantes de CIs:
tS → tempo de setup (preparação) e tH → tempo de hold (manutenção )
tS - é o tempo mínimo que o dado deve ser mantido estável antes da transição ativa do
sinal de clock ( 5 ns tS 50 ns )
tH - é o tempo mínimo que o dado deve ser mantido estável após da transição ativa do
sinal de clock ( 0 ns tH 10 ns )
Após CLK
Antes do CLK
38
Tempo de atraso de propagação (tPLH e tPHL) - Sempre que um sinal muda de estado na
saída, existe um atraso de tempo a partir do instante em que o sinal na entrada é
aplicado até o instante em que a saída comuta de estado.
Esses atrasos são medidos entre os pontos de 50% da amplitude das formas de onda de
entrada e saída.
t PLH t PHL
tP → tempo de atraso de propagação tP
2
saída saída
Tempos de duração do pulso de clock nos níveis ALTO e BAIXO - ALTO [tW (H)] e BAIXO
[tW (L)] - tempo mínimo de duração entre as mudanças ALTO e BAIXO , ver Fig. (a)
Largura de pulsos assíncronos ativos [tW (L)] - largura mínima de duração que a
entrada PRESET ou CLEAR tem de ser mantida no estado ativo. Fig. (b) mostra o
tempo tW (L) para uma entrada assíncrona ativa em nível BAIXO.
41
5.12- Problemas Potenciais de Temporização em Circuitos com FFs
Quando a saída de um FF é conectada à entrada de outro FF e ambos são acionados pelo
mesmo relógio, existe um potencial problema de temporização. Como Q1 muda de estado
na descida do clock, a entrada J2 mudará de estado nesta mesma descida. Isso pode levar
a uma resposta imprevisível de Q2. Para isso não ocorrer deve-se ter tP de Q1 maior que tH
de Q2 . FFs de borda mais recentes tem 0 ≤ tH ≤ 5 ns , sendo que a maioria tem tH = 0.
tH (tempo de hold)- é o Q1 J2
tempo mínimo que o dado, Q2
na entrada, deve ser
mantido estável após a
transição ativa do sinal de
clock. t PLH t PHL
tP
tp – tempo de atraso de 2
propagação (tPLH e tPHL) - Q1
existe um atraso de tempo a (J2) tP Q1 tHQ2 tH ≈ 0
partir do instante em que o
sinal na entrada é aplicado Q2
até o instante em que a
saída comuta de estado.
tPQ2
Q2 vai responder adequadamente ao nível aplicado na entrada J2 , anterior à borda de
descida de CLK, desde que tP Q1 tH Q2 42
5.14- Sincronização de Flip-Flops
• A maioria dos sistemas são síncronos, portanto a maioria dos sinais muda de estado
em sincronismo com as transições do clock.
• Operações síncronas e assíncronas muitas vezes são combinadas, frequentemente
por meio de entradas realizadas pelos operadores humanos.
• A natureza aleatória das entradas assíncronas podem resultar em resultados
imprevisíveis.
Exemplo 5.12
Figura 5.37
43
Flip –Flop D é usado para sincronizar os efeitos da entrada A assíncrona.
↖
CLOCK
↗
Figura 5.37
Figura 5.38
Problema neste circuito – como o sinal A pode chegar ao nível ALTO a qualquer
momento , ele pode violar os parâmetros de tempo de setup do flip-flop ( tS ).
44
5.14 - Detectando uma sequência de entrada
Flip-flop D com clock usado para responder a uma determinada sequência de entradas
Figura 5.39
Para funcionar corretamente, A deve ser ALTO, antes de B, por pelo menos um intervalo
de tempo igual ao tempo de setup ( tS ) do FF.
45
Problema 5.26
Resposta:
(a) supondo tp = 0
tp → tempo de atraso de propagação
(b) fazer
A
sequência de entradas: (c) fazer
B 1º o sinal A
2º o sinal B
X 3º o sinal C
C
Y
46
5.16 – Armazenamento e Transferência de Dados
47
Transferência síncrona de dados
Entradas CLK são usados para executar a transferência.
Figura 5.40- Operação de transferência síncrona de dados realizada por diversos tipos de FFs com clock.
Problema 5.27
Figura 5.42
49
5.17- Transferência Serial de Dados: Registradores de Deslocamento
Figura 5.43
52
Respostas:
(a)
X0
não é
necessário o
INVERSO, X0
porque temos X 0
X3 X2 X1 X0 = 1011
(b) 1 2 3 4 5 6 7 8
CLK
X3
X2
X1
X0
53
Transferência serial entre registradores
54
A transferência completa dos três bits de dados exige três pulsos de deslocamento.
Na borda de descida de cada pulso, cada FF assume o valor armazenado no FF à sua
esquerda, antes do pulso.
D=0
Figura 5.44
56
Resposta Prob. 5.29:
57
5.18- DIVISÃO DE FREQUÊNCIA E CONTAGEM
Flip-flops J-K conectados para formar um contador binário de três bits (módulo 8).
O circuito da Fig. 5.45 foi desenhado conforme a convenção, com as entradas do lado
esquerdo e as saídas do lado direito.
FF Q2 é o MSB FF Q0 é LSB
↓ ↓
Clock
Fig. 5.45 – diagrama de circuito desenhado conforme a convenção, com o fluxo de sinal
indo da esquerda para a direita, com as entradas do lado esquerdo e as saídas do lado
direito.
58
Outra forma de desenhar a Fig. 5.45
O diagrama de circuito abaixo não seguiu a convenção, as entradas estão do lado direito
e as saídas do lado esquerdo . Usa-se essa configuração porque facilita a compreensão
do funcionamento do circuito.
FF Q2 é o MSB FF Q0 é o LSB
↓ ↓
Fig. 5.45
TQ0
LSB
TQ1
TQ2
MSB
011 59
Divisor de frequência
• Cada FF divide a frequência de entrada pela metade.
• A saída de cada FF é uma forma de onda quadrada com ciclo de trabalho (CT) de 50%.
• A frequência de saída de Q2 é 1/8 da frequência de entrada (Clock)
• Um quarto FF faria uma divisão por 16
• Usando N FFs , a frequência do último FF seria igual 1/2N da frequência de entrada.
Essa aplicação com FF é conhecida como divisor de frequência.
f
f QN 1 CLK
2N
f CLK
TQ0 f Q0
LSB 2
TQ1 f Q0 f
f Q1 CLK
2 4
TQ2
fQ f
MSB f Q2 1 CLK
tQ2H = 4 TCLK
2 8
TQ2 = 8 TCLK
Ciclo de trabalho (CT)
tQ 2 H 4TCLK CT = 50%
CT x100% CT x100%
TQ 2 8TCLK
60
Operação de contagem – contador binário
61
Diagrama de transição de estados
ou Diagrama de estados
62
Módulo do contador
Um contador com 3 FFs tem 23 = 8 estados diferentes (000 a 111). Dizemos que é um
contador de módulo 8
Se N FFs estão conectados como a Fig. 5.45, o contador terá módulo igual a 2N . Esse
contador contará de 0 até 2N – 1 antes de retornar ao estado 0.
f clock f clock
f FFMSB N
2 módulo
módulo 2 N para um contador que conta de 0 a 2N -1
TCLK
1 2 3 4
tQH CLK
CT x100%
TQ
Q TQH
TQ
CT → ciclo de trabalho
64
Determinando a contagem de um contador
Onde:
N → pulsos de clock
M → módulo do contador
N M
R Q CI → contagem inicial
CP → contagem parcial
CF → contagem final
CP = R + CI R → resto
Q → quociente
65
CP → valor parcial da contagem
N M N → pulsos de clock
CF → valor final da contagem
R Q M → módulo do contador
CI → contagem inicial R → resto
CP = R + CI Q → quociente
13 / 8 → Q = 1 e R = 5
CP = R + CI = 5 + 4 = 9 > 8
CP > M → CF = CP - M = 9 – 8 = 1 → CF = 1 → Q2Q1Q0 = 0012
66
Problemas: 5.30 - cont ...
(c) Conecte um quarto FF JK ( Q 3 ) na Fig. 5.45 e desenhe o diagrama de transição de
estados para esse contador de 4 bits. Se a frequência de clock de entrada for de 80 MHz,
como será a forma (valor da frequência) de onda em Q 3 ?
FFMSB
+5V +5V +5V +5V
Q3 K 1 Q2 K 1 Q1 K 1 Q0 K 1
CLR CLR CLR CLR
módulo 2 N
Diagrama de estados (desenhe 16 círculos)
f clock (mostrando os estados em binário estão dentro de círculos)
f FFMSB
2N módulo 2 N 24 16
80M
f Q3 4 500kHz Módulo = 16 → corresponde a 16 estados de
2 0000 a 1111
Q2 K 1 Q1 K 1 Q0 K 1
CLR CLR CLR
68
5.19- APLICAÇÃO EM MICROCOMPUTADOR
Dados
69
5.20- Dispositivos Schmitt-Trigger
O Schimitt trigger é um elemento lógico especial projetado para receber sinais com
transições lentas e produzir saídas com transições livres de oscilações.
A saída do inversor
comum produz
oscilações , enquanto o
sinal passa pela faixa de
tensão indeterminada
Figura 5.49(a)
70
Resposta de um INVERSOR com entrada Schmitt-trigger a uma entrada de tempo de
transição lento .
Símbolo de entrada Schmitt-trigger
VT+
VT+ ↘
Dois Faixa
Limiares VT- inválida
↗
VT-
A saída não muda do nível
ALTO para o BAIXO até que
a entrada ultrapasse a
tensão de disparo VT+ e só
mudará para o nível ALTO
quando a entrada cair
abaixo de VT- .
Figura 5.49(b)
71
5.21- Multivibrador Monoestável
RT CT ↖
sem 1 sem 1
Símbolo do ↘ ↘ Q
Q
redisparável OS
OS
T ou T
Q tp Q
tp
RT CT ↖
73
Ondas típicas de um monoestável não redisparável
1
Borda de subidas nos pontos a, b, c , e irão acionar o sistema operacional para seu
estado quase estável por um tempo tp , após o qual automaticamente retorna ao
estado estável.
Borda de subidas nos pontos d , f não têm efeito sobre o monoestável, pois esse já
foi disparado. Ele tem de retornar para o estado estável (Q = 0) antes de ser disparado.
A duração do pulso de saída do monoestável é sempre a mesma, independentemente
da duração dos pulsos de entrada. O tempo tP depende apenas de RT , CT e dos circuitos
internos do monoestável. Onde tp = 0,693 RTCT 74
Ondas típicas de um monoestável redisparável
tp = 2ms
75
Resposta comparativa de um monoestável não redisparável com outro
redisparável com um tempo tp = 2 ms.
1 Q
↘ ↘ OS
T
2 ms 2 ms tp Q
2 ms 2 ms
1 ms
Q
OS
T
tp = 2 ms.
tp Q
76
Monoestável não redisparável 74121.
1
Figura 5.52
OS
↖
Contém portas lógicas internas para permitir que as entradas A1 , A2 e B acionem o
monoestável não redisparável .
A entrada B é uma entrada Schmitt-trigger que permite um disparo confiável do
monoestável com sinais de transição lenta.
Pinos RINT, REXT/CINT e CEXT conectam um resistor e um capacitor externos, para
conseguir um pulso de saída com duração desejada tp ≈ 0,7 RTCT .
O multivibrador monoestável recebe esse nome porque tem apenas um estado estável.
Os monoestável são suscetíveis a falsos disparos devido a ruídos espúrios.
77
Problema 5.41
78
Problema 5.42
sem 1
Símbolo do
Q
redisparável
OS
T
9
tp Q
79
Problema 5.43
(a) Que condições de entrada são necessárias para o monoestável da Fig. 5.52 ser
disparado por um sinal na entrada B?
(b) Que condições de entrada são necessárias para o monoestável da Fig. 5.52 ser
disparado por um sinal na entrada A1?
CEXT
Figura 5.52
Solução:
(a) Colocar nível BAIXO em A1 ou A2 e aplicar uma transição positiva em B.
80
5.22- Circuitos Geradores de Clock
0,8
f
RC
vC 7 R2
C vout
LED
Como vout = nível ALTO o capacitor começa a carregar e vC cresce até VT+ → entrada
do INVERSOR ALTA → saída → vout = nível BAIXO → LED apagado
+5V
R1
14
1 2
vC 7 R2
C vout
LED
Como vout = nível BAIXO o capacitor começa a descarregar e vC decresce até VT- →
entrada do INVERSOR BAIXA→ saída → vout = nível ALTO → LED aceso
82
+5V
R1
14
1 2
vC 7 R2
C vout
LED
Como vout = nível ALTO o capacitor começa a carregar novamente vC cresce até VT+ →
entrada do INVERSOR ALTA → saída → vout = nível BAIXO → LED apagado.
+5V
R1
14
1 2
vC 7 R2
C vout
LED
83
Problema 5.45
84
Esses são os exercícios mínimos recomendados do Capítulo 5
Lista de Exercícios do Capítulo 5 - 11ª Edição Lista de Exercícios do Capítulo 5 – 10ª Edição
SEÇÃO EXEMPLOS PROBLEMAS SEÇÃO EXEMPLOS PROBLEMAS
Introdução Introdução
5.1 1, 2 1, 2, 3 5.1 1, 2 1, 2, 3
5.2 3, 4 4, 5 5.2 3, 4 4, 5
5.4 7 5.4 7
5.5 7 5.5 7
5.6 8, 9 5.6 8, 9
5.7 11, 12, 13 5.7 11, 12, 13
5.8 14, 15, 16 5.8 14, 15, 16
5.9 8 17, 18, 19 5.9 8 17, 18, 19
5.10 9 20, 21, 22 5.10 9 20, 21, 22
5.11 10 23 5.12 10 23
5.12 11 5.13 11
5.13 5.14
5.14 12 25 5.15 12 25
5.15 26 5.16 26
5.16 27 5.17 27
5.17 13 28, 29 5.18 13 28, 29
5.18 14, 15 30, 31, 32, 33, 34, 35 5.19 14, 15 30, 31, 32, 33, 34, 35
5.19 16 36, 37, 38, 39 5.20 16 36, 37, 38, 39
5.20 5.21
5.21 40, 41, 42, 43, 44 5.22 40, 41, 42, 43, 44
5.22 Oscilador 45 5.23 Oscilador Schmitt- 45
Schmitt-trigger trigger
----------------------------------------------------------------------
85