FUNDAÇÃO DE ENSINO “EURÍPIDES SOARES DA ROCHA”

UNIVEM
BACHARELADO EM CIÊNCIA DA COMPUTAÇÃO

LABORATÓRIO DE CIRCUITOS DIGITAIS

Trabalho 02
Circuitos Sequenciais – Autômatos 2

João Vitor Oliveira

Júlia Kimura silva
Luis Fernando de Freitas
Wagner Mafra dos Santos

09/10/2018
1- Sintetize, projete, implemente e simule um circuito seqüencial síncrono que reconheça tanto
uma seqüência de no mínimo quatro uns consecutivos, quanto uma seqüência de um mínimo de
quatro zeros consecutivos, em uma cadeia qualquer de caracteres, utilizando Flip-Flop JK.

a- Síntese do grafo dirigido que modela o autômato solicitado;

b- O grafo dirigido em forma de tabela e as funções de estímulos das entradas de todos o flip-
flops necessários para implementar o circuito;

ESTADOS FUNÇÕES DE
Decimal
ANTERIOR POSTERIOR ESTÍMULO
Q2 Q1 Q0 E Q2 Q1 Q0 J2 K2 J1 K1 J0 K0 S
0 0 0 0 1 0 0 1 X 0 X 0 X 0
0
0 0 0 1 0 0 1 0 X 0 X 1 X 0
0 0 1 0 1 0 0 1 X 1 X X 1 0
1
0 0 1 1 0 1 0 0 X 1 X X 1 0
0 1 0 0 1 0 0 1 X X 1 0 X 0
2
0 1 0 1 0 1 1 0 X X 0 1 X 0
0 1 1 0 1 0 0 1 X X 1 X 1 0
3
0 1 1 1 0 1 1 0 X X 0 X 0 1
1 0 0 0 1 0 1 X 0 0 X 1 X 0
4
1 0 0 1 0 0 1 X 1 0 X 1 X 0
1 0 1 0 1 1 0 X 0 1 X X 1 0
5
1 0 1 1 0 0 1 X 1 0 X X 0 0
1 1 0 0 1 1 0 X 0 X 0 0 X 1
6
1 1 0 1 0 0 1 X 1 X 1 1 X 0

c- Os mapas de karnaugh de todas as expressões de estímulos e d- As expressões mínimas das

funções de estímulos de todos os flip-flops;
 S
Q
2

0 0 1 0
0 0 0 0 E

Q 0 1 X 0
0
0 0 X 0
Q
1

E’.Q2.Q1 + E.Q1.Q0

J2 K2
Q Q
2 2

1 1 X X X X 0 0
0 0 X X E X X 1 1 E
Q
0 0 0 X X Q X X X 1
0
1 1 X X X X X 0
Q Q
1 1

E’ E

J1 K1
Q Q
2 2

0 X X 0 X 1 0 X
0 X X 0 E X 0 1 X E

Q 1 X X 0 Q
0 X 0 X X
0
0 X X 1 X 1 X X
Q Q
1 1

Q2’.Q0.E + Q2.Q0.E’ Q2’.Q1.E’ + Q2.E

J0
Q Q
2 2

0 0 0 1 X X X X
1 1 1 1 E X X X X E

Q X X X X Q
0 1 0 X 0
0
X X X X 1 1 X 1
Q Q
1 1

E + Q2.Q1’ E’ + Q2’.Q1’

e- O circuito sintetizado no software Project Manager;

f- A simulação do circuito projetado com a respectiva descrição.

Simulação:

0 – Estado 1: Borda de subida do clock; Entrada em 1 e Saída em 0;

1 – Estado 2: Borda de subida do clock; Entrada em 1 e Saída em 0;

2 – Estado 3: Borda de subida do clock; Entrada em 1 e Saída em 0;

3 – Estado 3: Borda de subida do clock; Entrada em 1 e Saída em 1; Entra 1 e mantém o estado;

4 – Estado 4: Borda de subida do clock; Entrada em 0 e Saída em 0; Muda a entrada e Estado;

5 – Estado 5: Borda de subida do clock; Entrada em 0 e Saída em 0;

6 – Estado 6: Borda de subida do clock; Entrada em 0 e Saída em 0;

7 – Estado 3: Borda de subida do clock; Entrada em 0 e Saída em 1; Entra 0 e mantém o estado;

2- Sintetizar, projetar, implementar e validar um autômato que reconheça paridade par em

todos os bytes de um arquivo binário.

a- Síntese do grafo dirigido que modela o autômato solicitado;

b- O grafo dirigido em forma de tabela e as funções de estímulos das entradas de todos o flip-
flops necessários para implementar o circuito;

ESTADOS
Decimal
ANTERIOR POSTERIOR
D0 E Q0 s
0 0 0 1
0
0 1 1 0
1 0 1 0
1
1 1 0 0

c- Os mapas de karnaugh de todas as expressões de estímulos e d- As expressões mínimas das

funções de estímulos de todos os flip-flops;

D0 Q0
0 1
E 1 0

Q0’.E + Q0.E’

D0 Q
1 0
E 0 1

Q’.E’ + Q.E

e- O circuito sintetizado no software Project Manager;

f- A simulação do circuito projetado com a respectiva descrição.
3- Mostre a síntese e o projeto de um circuito seqüencial síncrono para o autômato que
reconheça o caracter “Group Separator” (GS) do código ASCII (American Standart Code for
Information Interchange), utilizando Flip-Flop do tipo JK. O caracter GS é representado pela
palavra 0011101(2) no referido código.

a- Síntese do grafo dirigido que modela o autômato solicitado;

b- O grafo dirigido em forma de tabela e as funções de estímulos das entradas de todos o flip-
flops necessários para implementar o circuito;

ESTADOS FUNÇÕES DE ESTÍMULO

Decimal
ANTERIOR POSTERIOR
Q2 Q1 Q0 E Q2 Q1 Q0 S J2 K2 J1 K1 J0 K0
0 0 0 0 0 0 1 0 0 X 0 X 1 X
0
0 0 0 1 0 0 0 0 0 X 0 X 0 X
0 0 1 0 0 1 0 0 0 X 1 X X 1
1
0 0 1 1 0 0 0 0 0 X 0 X X 1
0 1 0 0 0 1 0 0 0 X X 0 0 X
2
0 1 0 1 0 1 1 0 0 X X 0 1 X
0 1 1 0 0 0 1 0 0 X X 1 X 0
3
0 1 1 1 1 0 0 0 1 X X 1 X 1
1 0 0 0 0 0 1 0 X 1 0 X 1 X
4
1 0 0 1 1 0 1 0 X 0 0 X 1 X
1 0 1 0 1 1 0 0 X 0 1 X X 1
5
1 0 1 1 0 0 0 0 X 1 0 X X 1
1 1 0 0 0 0 1 0 X 1 X 1 1 X
6
1 1 0 1 0 0 0 0 X 1 X 1 0 X
c- Os mapas de karnaugh de todas as expressões de estímulos e d- As expressões mínimas das
funções de estímulos de todos os flip-flops;

J2 K2
Q Q
2 2

0 0 X X X X 1 1
0 0 X X E X X 1 0 E

Q 0 1 X X Q X X X 1
0 0
0 0 X X X X X 0
Q Q
1 1

Q1.Q0.E Q1 + Q0’.E’ + Q0.E

J1 K1
Q Q
2 2

0 X X 0 X 0 1 X
0 X X 0 E X 0 1 X E
Q
0 0 X X 0 Q 0 1 X X
0
1 X X 1 X 1 X X
Q Q
1 1

Q0.E’ Q2 + Q0

J0 K0
Q Q
2 2

1 0 1 1 X X X 1
0 1 0 1 E X X X 1 E

Q X X X X Q 1 1 X 1
0 0
X X X X 1 0 X 1
Q Q
1 1

Q2.Q1’ + Q2.Q0’ + E’ + Q1’.Q0’.E’ + Q1’+ Q1.E

Q2’.Q1.E
e- O circuito sintetizado no software Project Manager;

f- A simulação do circuito projetado com a respectiva descrição.

Simulação:

0 – Estado 1: Borda de subida do clock; Entrada em 0 e Saída em 0;

1 – Estado 2: Borda de subida do clock; Entrada em 0 e Saída em 0;

2 – Estado 3: Borda de subida do clock; Entrada em 1 e Saída em 0;

3 – Estado 4: Borda de subida do clock; Entrada em 1 e Saída em 0;

4 – Estado 5: Borda de subida do clock; Entrada em 1 e Saída em 0;

5 – Estado 6: Borda de subida do clock; Entrada em 1 e Saída em 0;

6 – Estado 7: Borda de subida do clock; Entrada em 0 e Saída em 0;

7 – Estado 8: Borda de subida do clock; Entrada em 0 e Saída em 0;

4- Mostre a síntese e o projeto de um circuito seqüencial síncrono para o autômato que

reconheça o caracter “File Separator (FS)”, do código ASCII (American Standart Code for
Information Interchange), utilizando Flip-Flop do tipo D. O caracter CR é representado pela
palavra 0011100(2).

a- Síntese do grafo dirigido que modela o autômato solicitado;

b- O grafo dirigido em forma de tabela e as funções de estímulos das entradas de todos o flip-
flops necessários para implementar o circuito;

ESTADOS
Decimal
ANTERIOR POSTERIOR
Q2 Q1 Q0 E Q2 Q1 Q0 S
0 0 0 0 0 0 1 0
0
0 0 0 1 0 0 0 0
0 0 1 0 0 1 0 0
1
0 0 1 1 0 0 0 0
0 1 0 0 0 1 0 0
2
0 1 0 1 0 1 1 0
0 1 1 0 0 0 1 0
3
0 1 1 1 1 0 0 0
1 0 0 0 0 0 1 0
4
1 0 0 1 1 0 1 0
1 0 1 0 1 1 0 0
5
1 0 1 1 0 0 0 0
1 1 0 0 0 0 1 0
6
1 1 0 1 0 0 0 0
c- Os mapas de karnaugh de todas as expressões de estímulos e d- As expressões mínimas das
funções de estímulos de todos os flip-flops;

D2 D1
Q Q
2 2

0 0 0 0 0 1 1 0
0 0 0 1 E 0 1 0 0 E

Q 0 1 X 0 Q 0 1 X 0
0 0
0 0 X 1 1 0 X 1
Q Q
1 1

Q1.Q0.E + Q2.Q0.E + Q2.Q1’Q0’.E Q2.Q1’.E + Q2’.Q1.Q0’ + Q1’.Q0.E’

D0
Q
2

1 0 0 1
0 1 X 1 E

Q 0 0 X 0
0
0 1 X 0
Q
1

Q1’.Q0’.E + Q1.Q0.E’ + Q2’.Q1.Q0’.E

e- O circuito sintetizado no software Project Manager;

f- A simulação do circuito projetado com a respectiva descrição.

Simulação:

0 – Estado 1: Borda de subida do clock; Entrada em 0 e Saída em 0;

1 – Estado 2: Borda de subida do clock; Entrada em 0 e Saída em 0;

2 – Estado 3: Borda de subida do clock; Entrada em 1 e Saída em 0;

3 – Estado 4: Borda de subida do clock; Entrada em 1 e Saída em 0;

4 – Estado 5: Borda de subida do clock; Entrada em 1 e Saída em 0;

5 – Estado 6: Borda de subida do clock; Entrada em 0 e Saída em 0;

6 – Estado 7: Borda de subida do clock; Entrada em 0 e Saída em 1;