lOMoARcPSD|34579991

Prova - Circuitos Digitais - Solução

Circuítos Digitais (Universidade Federal de Santa Maria)

A Studocu não é patrocinada ou endossada por nenhuma faculdade ou universidade

Baixado por Philipp Hass (philipphass2014@gmail.com)
 lOMoARcPSD|34579991

Ministério da Educação
Universidade Federal de Santa Maria
Departamento de Eletrônica e Computação

Acadêmico(a): RA:
Curso Engenharia Elétrica Período: 16 de outubro de 2017
Disciplina ELC 1112 – Circuitos Digitais II Valor da Avaliação
Professor Marcos H. Maruo
Avaliação escrita 35% da nota final
1) Considere que um projeto digital requer um circuito contador em código Gray de mó-
dulo 8 para funcionar corretamente. A sequência (periódica) em código Gray com módulo 8
é 0, 1, 3, 2, 6, 7, 5, 4 devendo reciclar novamente para zero após o dígito 4. Projete um circuito
digital, utilizando flip-flops tipo JK, que reproduza a sequência em código Gray com módulo 8.

i) (0,5) Determine o diagrama de transição de estados;

A sequência indicada tem módulo-8 portanto o número mínimo de Flip-flops no projeto é
⌈log2 8⌉ = 3. A contagem envolve algarismos entre 0 e 7 portanto a contagem pode ser co-
dificada diretamente nos estados do contador com o diagrama de transição de estados abaixo

ii) (1,0) Determine a tabela de ativação;

Baseado no diagrama de transição de estados determinado anteriormente
e na tabela de ativação do flip-flop tipo JK, a tabela de ativação é
Estado Atual Estado Futuro Ativação
E2 [n] E1 [n] E0 [n] E2 [n + 1] E1 [n + 1] E0 [n + 1] J2 K2 J1 K1 J0 K0
0 0 0 0 0 1 0 X 0 X 1 X
0 0 1 0 1 1 0 X 1 X X 0
0 1 0 1 1 0 1 X X 0 0 X
0 1 1 0 1 0 0 X X 0 X 1
1 0 0 0 0 0 X 1 0 X 0 X
1 0 1 1 0 0 X 0 0 X X 1
1 1 0 1 1 1 X 0 X 0 1 X
1 1 1 1 0 1 X 0 X 1 X 0

Baixado por Philipp Hass (philipphass2014@gmail.com)

 lOMoARcPSD|34579991

iii) (0,5) Simplifique a lógica combinacional das funções de ativação.

A simplificação da lógica combinacional exige a determinação das funções lógicas referentes aos
sinais J2 , K2 , J1 , K1 , J0 e K0 . Utilizando mapas de Karnaugh-Vuit, as funções resultantes são

E1 [n] E0 [n] E1 [n] E0 [n]

00 01 11 10 00 01 11 10
E2 [n] E2 [n]
0 0 0 0 1 0 X X 0 0

1 X X X X 1 X X 1 0

J2 = E1 [n] · E0 [n] K1 = E0 [n] · E2 [n]

E1 [n] E0 [n] E1 [n] E0 [n]

00 01 11 10 00 01 11 10
E2 [n] E2 [n]
0 X X X X 0 1 X X 0

1 1 0 0 0 1 0 X X 1

K2 = E1 [n] · E0 [n] J0 = E1 [n] · E2 [n] + E1 [n] · E2 [n]

= E1 [n] ⊕ E2 [n]

E1 [n] E0 [n] = E1 [n] ⊕ E2 [n]

00 01 11 10
E2 [n]
0 0 1 X X
E1 [n] E0 [n]
00 01 11 10
1 0 0 X X E2 [n]
0 X 0 1 X

1 X 1 0 X
J1 = E0 [n] · E2 [n]

K0 = E1 [n] · E2 [n] + E1 [n] · E2 [n]

= E1 [n] ⊕ E2 [n]

O circuito requer 3 flip-flops tipo JK, 4 portas AND de duas entradas e 2 portas XOR de duas
entradas. O funcionamento do circuito pode ser verificado no arquivo prova201702q1.hds em
anexo.

2) Considere a sequência de números inteiros 7, 5, 5, 3, 0, 4, 4, 0, 6, 2, 1. Projete um circuito

digital utilizando flip-flops tipo JK que reproduza essa sequência periodicamente. A tabela de
ativação do flip-flop JK está indicada na Tabela 3.

Baixado por Philipp Hass (philipphass2014@gmail.com)

 lOMoARcPSD|34579991

i) (0,5) Defina e codifique os estados do circuito. Desenhe o diagrama de transição de estados;

O gerador de sequência tem módulo 11 portanto são necessários ⌈log2 11⌉ = 4 flip-flops. Os
algarismos da contagem variam entre 0 e 7. Observando que as repetições de algarismos da
sequência ocorrem no máximo uma vez, não é necessário um transcodificador. Utilizando um bit
adicional na posição mais significativa, uma das possíveis codificações de estado possíveis é

em que a saída do contador é produzida utilizando os 3 bits menos significativos.

ii) (1,0) Construa a tabela de ativação do circuito;

Baseado no diagrama de transição de estados determinado anteriormente e na tabela de ativação
do flip-flop tipo JK, a tabela de ativação resultante é
Estado Atual Estado Futuro Ativação
E3 [n] E2 [n] E1 [n] E0 [n] E3 [n + 1] E2 [n + 1] E1 [n + 1] E0 [n + 1] J3 K3 J2 K2 J1 K1 J0 K0
0 0 0 0 0 1 0 0 0 X 1 X 0 X 0 X
0 0 0 1 0 1 1 1 0 X 1 X 1 X 1 X
0 0 1 0 0 0 0 1 0 X 0 X X 1 X 0
0 0 1 1 0 0 0 0 0 X 0 X X 1 X 1
0 1 0 0 1 1 0 0 1 X X 0 0 X 0 X
0 1 0 1 1 1 0 1 1 X X 0 0 X X 0
0 1 1 0 0 0 1 0 0 X X 1 X 0 0 X
0 1 1 1 0 1 0 1 0 X X 0 X 1 X 0
1 0 0 0 0 1 1 0 X 1 1 X 1 X 0 X
1 0 0 1 X X X X X X X X X X X X
1 0 1 0 X X X X X X X X X X X X
1 0 1 1 X X X X X X X X X X X X
1 1 0 0 1 0 0 0 X 0 X 1 0 X 0 X
1 1 0 1 0 0 1 1 X 1 X 1 1 X X 0
1 1 1 0 X X X X X X X X X X X X
1 1 1 1 X X X X X X X X X X X X

iii) (0,5) Determine a lógica combinacional das entradas de controle dos flip-flops.

Baixado por Philipp Hass (philipphass2014@gmail.com)

 lOMoARcPSD|34579991

A simplificação da lógica combinacional exige a determinação das funções lógicas referentes aos
sinais J3 , K3 , J2 , K2 , J1 , K1 , J0 e K0 . Utilizando mapas de Karnaugh-Vuit, as funções resultantes
são

E1 [n] E0 [n] E1 [n] E0 [n]

00 01 11 10 00 01 11 10
E3 [n] E2 [n] E3 [n] E2 [n]
00 0 0 0 0 00 X X X X

01 1 1 0 0 01 0 0 0 1

11 X X X X 11 1 1 X X

10 X X X X 10 X X X X

J3 = ·E2 [n] · E1 [n] K2 = E1 [n] · E0 [n] + E3 [n]

E1 [n] E0 [n] E1 [n] E0 [n]

00 01 11 10 00 01 11 10
E3 [n] E2 [n] E3 [n] E2 [n]
00 X X X X 00 0 1 X X

01 X X X X 01 0 0 X X

11 0 1 X X 11 0 1 X X

10 1 X X X 10 1 X X X

K3 = E0 [n] + E2 [n] J1 = E3 [n] · E2 [n] + E2 [n] · E0 [n]

+ E3 [n] · E0 [n]

E1 [n] E0 [n]
00 01 11 10
E3 [n] E2 [n] E1 [n] E0 [n]
00 1 1 0 0 00 01 11 10
E3 [n] E2 [n]
01 X X X X 00 X X 1 1

11 X X X X 01 X X 1 0

10 1 X X X 11 X X X X

10 X X X X

J2 = E1 [n]
K1 = E0 [n] + E2 [n]

Baixado por Philipp Hass (philipphass2014@gmail.com)

 lOMoARcPSD|34579991

E1 [n] E0 [n] E1 [n] E0 [n]

00 01 11 10 00 01 11 10
E3 [n] E2 [n] E3 [n] E2 [n]
00 0 X X 1 00 X 0 1 X

01 0 X X 0 01 X 0 0 X

11 0 X X X 11 X 0 X X

10 0 X X X 10 X X X X

J0 = E2 [n] · E1 [n] K0 = E2 [n] · E1 [n]

O circuito requer 4 flip-flops tipo JK, 7 portas AND de duas entradas, 3 portas OR de duas
entradas e 1 porta OR de três entradas. O funcionamento do circuito pode ser verificado no
arquivo prova201702q3.hds em anexo.

Epílogo: Verificação do comportamento nos estados não utilizados

Verificando a Tabela de Transição de estados após a determinação da lógica combinacional, a
tabela resultante (omitindo os estados com estado futuro determinados) é
Estado Atual Estado Futuro Ativação
E3 [n] E2 [n] E1 [n] E0 [n] E3 [n + 1] E2 [n + 1] E1 [n + 1] E0 [n + 1] J3 K3 J2 K2 J1 K1 J0 K0
1 0 0 1 0 1 1 1 0 1 1 1 1 1 0 0
1 0 1 0 0 0 0 1 0 1 0 1 1 1 1 1
1 0 1 1 0 0 0 0 0 1 0 1 1 1 1 1
1 1 1 0 1 0 1 0 0 0 0 1 0 0 0 0
1 1 1 1 0 0 0 1 0 1 0 1 1 1 0 0
Os estados futuros de 1001, 1010, 1011 e 1111 são estados válidos utilizados pelo gerador de
sequência. O estado futuro do estado 1110 é o estado 1010 cujo estado futuro é um estado
válido. Portanto, o circuito é capaz de retornar a um estado válido mesmo que ele tenha sido
inicializado em um estado inválido.

3) Considere a tabela de estados descrita na Tabela 1.

Estado atual Estado Futuro (i = 0) Estado Futuro (i = 1) Saída (o)

a e d 0
b c g 1
c d e 1
d a c 0
e c a 1
f h g 1
g f d 0
dh h b 1

Tabela 1: Tabela de estados da Questão 3

i) (1,0) Utilize uma tabela de implicação ou o método das partições para identificar estados
equivalentes;

Baixado por Philipp Hass (philipphass2014@gmail.com)

 lOMoARcPSD|34579991

Iniciando a tabela de implicação a partir da tabela de estados

b X
c X c=d; g=c
d a=e; c=d X X
e X a=g c=d; a=e X
f X c=h d=h; d=e X c=h; a=g
g e=f; d=g X X a=f; c=d X X
h X c=h; b=g d=h; e=b X c=h; a=b b=h; b=g X
a b c d e f g
Após a primeira iteração (9 eliminações)
b X
c X X
d X X X
e X a=g X X
f X c=h X X c=h; a=g
g e=f; d=g X X X X X
h X X X X X X X
a b c d e f g
Após a segunda iteração (3 eliminações)
b X
c X X
d X X X
e X a=g X X
f X X X X X
g X X X X X X
h X X X X X X X
a b c d e f g
Após a terceira iteração (1 eliminação)
b X
c X X
d X X X
e X X X X
f X X X X X
g X X X X X X
h X X X X X X X
a b c d e f g
O processo é interrompido por não haver mais possibilidade de encontrar estados iguais ou
equivalentes.

ii) (0,5) Construa a tabela de estados;

Baixado por Philipp Hass (philipphass2014@gmail.com)

 lOMoARcPSD|34579991

Como não foram encontrados estados iguais ou equivalentes, a tabela de estados do circuito é
Estado atual Estado Futuro (i = 0) Estado Futuro (i = 1) Saída (o)
a e d 0
b c g 1
c d e 1
d a c 0
e c a 1
f h g 1
g f d 0
h h b 1

iii) (1,0) Construa a tabela de ativação do circuito. Considere que o circuito utiliza flip-flops
tipo D;
Escolhendo (arbitrariamente) a seguinte codificação de estados
Codificação
Estado
E2 [n] E1 [n] E0 [n]
a 0 0 0
b 0 0 1
c 0 1 0
d 0 1 1
e 1 0 0
f 1 0 1
g 1 1 0
h 1 1 1
a tabela de ativação é
Estado Atual Entrada Estado Futuro Ativação Saída
E2 [n] E1 [n] E0 [n] i E2 [n + 1] E1 [n + 1] E0 [n + 1] D2 D1 D0 o
0 0 0 0 1 0 0 1 0 0 0
0 0 0 1 0 1 1 0 1 1 0
0 0 1 0 0 1 0 0 1 0 1
0 0 1 1 1 1 0 1 1 0 1
0 1 0 0 0 1 1 0 1 1 1
0 1 0 1 1 0 0 1 0 0 1
0 1 1 0 0 0 0 0 0 0 0
0 1 1 1 0 1 0 0 1 0 0
1 0 0 0 0 1 0 0 1 0 1
1 0 0 1 0 0 0 0 0 0 1
1 0 1 0 1 1 1 1 1 1 1
1 0 1 1 1 1 0 1 1 0 1
1 1 0 0 1 0 1 1 0 1 0
1 1 0 1 0 1 1 0 1 1 0
1 1 1 0 1 1 1 1 1 1 1
1 1 1 1 0 0 1 0 0 1 1

iv) (0,5) Determine a lógica combinacional das entradas de controle dos flip-flops.

Baixado por Philipp Hass (philipphass2014@gmail.com)

 lOMoARcPSD|34579991

E0 [n] i E0 [n] i
00 01 11 10 00 01 11 10
E2 [n] E1 [n] E2 [n] E1 [n]
00 1 0 1 0 00 0 1 0 0

01 0 1 0 0 01 1 0 0 0

11 1 0 0 1 11 1 1 1 1

10 0 0 1 1 10 0 0 0 1

D2 = E2 [n] · E1 [n] · E0 [n] · i D0 = E1 [n] · E0 [n] · i

+ E2 [n] · E1 [n] · E0 [n] · i + E2 [n] · E1 [n]

+ E1 [n] · E0 · i + E2 [n] · E1 [n] · E0 [n] · i

+ E2 [n] · E1 [n] · i + E2 [n] · E1 [n] · E0 [n] · i

E0 [n] i E0 [n] i
00 01 11 10 00 01 11 10
E2 [n] E1 [n] E2 [n] E1 [n]
00 0 1 1 1 00 0 0 1 1

01 1 0 1 0 01 1 1 0 0

11 0 1 0 1 11 0 0 1 1

10 1 0 1 1 10 1 1 1 1

D1 = E2 [n] · E1 [n] K0 = E2 [n] · E1 [n]

+ E2 [n] · E1 [n] · i + E2 [n] · E1 [n]

+ E2 [n] · E0 [n] · i + E2 [n] · E0 [n]

+ E2 [n] · E1 [n] · E0 [n] · i + E2 [n] · E1 [n] · E0 [n]

+ E2 [n] · E1 [n] · E0 [n] · i

+ E2 [n] · E0 [n] · i
+ E2 [n] · E1 [n] · i

4) Projete uma máquina de estados finita de Mealy que detecte a sequência binária “1110”
utilizando flip-flops tipo D na memória de estado. Quando a sequência correta é detectada a
máquina de estados deve produzir um nível lógico baixo em sua saída. Do contrário, a máquina
deve produzir um nível alto em sua saída. Devido a restrições orçamentárias, você pode utilizar
no máximo dois flip-flops no projeto.

i) (1,0) Desenhe o diagrama de transição de estados;

Baixado por Philipp Hass (philipphass2014@gmail.com)

 lOMoARcPSD|34579991

ii) (0,5) Utilize uma tabela de implicação ou o método das partições para identificar estados
equivalentes;
Gerando a tabela de estados a partir do diagrama de transição de estados
Estado atual Estado Futuro (i = 0) Estado Futuro (i = 1) Saída (i = 0) Saída (i = 1)
0 acertos 0 acertos 1 acerto 1 1
1 acertos 0 acertos 2 acertos 1 1
2 acertos 0 acertos 3 acertos 1 1
3 acertos 4 acertos 3 acertos 0 1
4 acertos 0 acertos 1 acerto 1 1
De onde conclui-se que os estados “0 acertos” e “4 acertos” são iguais. Eliminando o estado “4
acertos”, a tabela resultante é
Estado atual Estado Futuro (i = 0) Estado Futuro (i = 1) Saída (i = 0) Saída (i = 1)
0 acertos 0 acertos 1 acerto 1 1
1 acertos 0 acertos 2 acertos 1 1
2 acertos 0 acertos 3 acertos 1 1
3 acertos 0 acertos 3 acertos 0 1
Iniciando a tabela de implicação
1 acerto 1 acerto = 2 acertos
2 acertos 1 acerto = 3 acertos 2 acertos = 3 acertos
3 acertos X X X
0 acertos 1 acerto 2 acertos
Após a primeira iteração (2 eliminações)
1 acerto 1 acerto = 2 acertos
2 acertos X X
3 acertos X X X
0 acertos 1 acerto 2 acertos
Após a segunda iteração (1 eliminação)
1 acerto X
2 acertos X X
3 acertos X X X
0 acertos 1 acerto 2 acertos
O processo é interrompido pois não é possível realizar mais eliminações.

iii) (1,0) Construa a tabela de ativação do circuito;

Baixado por Philipp Hass (philipphass2014@gmail.com)

 lOMoARcPSD|34579991

Utilizando a codificação
Codificação
Estado
E1 [n] E0 [n]
0 Acertos 0 0
1 Acerto 0 1
2 Acertos 1 0
3 Acertos 1 1
a tabela de ativação resultante é
Estado Atual Entrada Estado Futuro Ativação Saída
E1 [n] E0 [n] i E1 [n + 1] E0 [n + 1] D1 D0 o
0 0 0 0 0 0 0 1
0 0 1 0 1 0 1 1
0 1 0 0 0 0 0 1
0 1 1 1 0 1 0 1
1 0 0 0 0 0 0 1
1 0 1 1 1 1 1 1
1 1 0 0 0 0 0 0
1 1 1 1 1 1 1 1

iv) (0,5) Determine os circuitos combinacionais que geram os sinais de controle dos flip flops e
o sinal de saída.

E0 [n] i E0 [n] i
00 01 11 10 00 01 11 10
E1 [n] E1 [n]
0 0 0 1 0 0 0 1 0 0

1 0 1 1 0 1 0 1 1 0

D1 = E0 [n] · i + E1 [n] · i D0 = E0 [n] · i + E1 [n] · i

E0 [n] i
00 01 11 10
E1 [n]
0 1 1 1 1

1 1 1 1 0

o = E1 [n] + i + E0 [n]

Baixado por Philipp Hass (philipphass2014@gmail.com)

 lOMoARcPSD|34579991

Tabela 2: Tabela de ativação do flip-flop tipo JK

Qk Qk+1 J K
0 0 0 X
0 1 1 X
1 0 X 1
1 1 X 0

Tabela 3: Tabela de ativação do flip-flop tipo D

Qk Qk+1 D
0 0 0
0 1 1
1 0 0
1 1 1

Baixado por Philipp Hass (philipphass2014@gmail.com)