06/12/2019

Módulo 6025

Circuitos Combinatórios

25 Horas

0.1 Apresentação

Sérgio Caetano
Eng.º Eletrotécnico

Manutenção Industrial Elétrica/Instrumentação

Email: sergio.ingles.caetano@gmail.com

1
 06/12/2019

0.2 Objetivos

Interpretar o funcionamento e implementar:

• Codificadores / descodificadores,

• Multiplexers / desmultiplexers,

• Comparadores,

• Somadores/subtratores.

Pré-requisitos: Conhecimentos de Sistemas Digitais

0.3 Conteúdos

 Introdução à eletrónica digital e às portas lógicas

elementares. Mapas de Karnaugh. Expressões e
circuitos lógicos.

 Introdução aos codificadores / descodificadores.

Estudo e implementação do descodificador
BCD/7segmentos (com recurso a portas lógicas)

 Estudo e implementação de multiplexers /

desmultiplexers (com recurso a portas lógicas)

 Estudo do CI comparador

 Estudo do CI somador
4

2
 06/12/2019

0.4 Sistema de Avaliação

 Avaliação contínua em cada sessão de formação

 Prova de avaliação escrita

1. Eletrónica Digital

A eletrónica pode ser analógica ou digital.

A analógica trata vários sinais de tensão e de corrente,
onde os vários componentes tratam esses sinais e geraram
uma saída adequada a cada situação.
(fontes de alimentação, filtros de sinal, circuitos ligados à acústica, etc.)

A eletrónica digital trata apenas dois níveis de sinal e faz

combinações de entradas e saídas de acordo com sua
lógica. Os circuitos digitais podem fazer conversões,
contagens, armazenamento ou até processamento.

3
 06/12/2019

1.1 Eletrónica Digital – Níveis Lógicos

Na eletrónica digital há apenas dois níveis de sinal:

• Nível lógico alto (high), presença de tensão (+5V TTL)
• Nível lógico baixo (low), ausencia de tensão (0V)

Os níveis são representados pelos números 1 e 0.

(dois dígitos  “digital”)

Para um estudo mais completo da eletrónica digital é

imperativo ter conhecimento no sistema de numeração
binário.

1.2 Eletrónica Digital – Conversões Base

4
 06/12/2019

2 Portas Lógicas Elementares

3. Circuitos Digitais

10

5
 06/12/2019

3.1 Circuitos Digitais – Mapas de Karnaugh

A
0
B
0
C
0
D
0
Y1
1
Y1=?
0 0 0 1 1
0 0 1 0 1
0 0 1 1 1 C D
0 1 0 0 1
00 01 11 10
A B
0
0
1
1
0
1
1
0
1
0
00 1 1 1 1
0
1
1
0
1
0
1
0
1
1
01 1 1 1 0
1
1
0
0
0
1
1
0
0
0
11 0 0 1 1
1
1
0
1
1
0
1
0
1
0 10 1 0 1 0
1 1 0 1 0
1 1 1 0 1
1 1 1 1 1
Y1=A.B+C.D+A.C+A.B.C+B.C.D

11

4. Circuitos Combinatórios

Os circuitos lógicos podem ser circuitos combinatórios ou circuitos

sequenciais.

Os circuitos combinatórios são aqueles em que o estado das saídas

dependem apenas do estado presente nas suas entradas.

Nos circuitos sequenciais as saídas, alem de depender o estado

pressente nas entradas, depende da sequência passada.

12

6
 06/12/2019

5. Codificadores (Exemplo: 8entrada / 3saídas)

Um codificador é um circuito combinatório formado por 2n entrada

e n saídas (outro → binário).
Quando uma entrada adota um determinado valor lógico (0 ou 1,
conforme as propriedades do circuito), as saídas representam em
binário o número de ordem da entrada que adote o valor ativo.
Entradas Saídas
D7 D6 D5 D4 D3 D2 D1 D0 Y2 Y1 Y0
Expressões booleanas de saída
0 0 0 0 0 0 0 1 0 0 0
0 0 0 0 0 0 1 0 0 0 1 𝑌 = 𝐷 +𝐷 +𝐷 +𝐷
0 0 0 0 0 1 0 0 0 1 0 𝑌 =𝐷 +𝐷 +𝐷 +𝐷
0 0 0 0 1 0 0 0 0 1 1 𝑌 = 𝐷 +𝐷 +𝐷 +𝐷
0 0 0 1 0 0 0 0 1 0 0
0 0 1 0 0 0 0 0 1 0 1
0 1 0 0 0 0 0 0 1 1 0
1 0 0 0 0 0 0 0 1 1 1
Problemas:
1) Apresenta o mesmo resultado quer D0 seja 0 ou 1.
2) Várias entradas ativas em simultâneo  saída com código sem significado

13

5. Codificador com Prioridade

Os codificadores podem ser prioritários.
A saída será correspondente à entrada ativa de maior prioridade
(se se carregar simultaneamente nas teclas 4 e 5, o valor à saída
será, por exemplo, a de maior valor, a tecla 5 [1012]). A prioridade
também se pode estabelecer à entrada de menor valor.
Exemplo:
Codificador de quatro entradas e prioridade ao maior valor

Entradas Saídas
Na primeira linha da tabela de verdade
D3 D2 D1 D0 Y1 Y0 pode verificar-se que, estando D3 ativa,
1 X X X 1 1 o valor das restantes entradas é
0 1 X X 1 0 indiferente, uma vez que se trata de um
0 0 1 X 0 1 codificador de prioridade elevada, e as
0 0 0 1 0 0
saídas indicam o valor mais elevado, ou
seja o “3” [11].

14

7
 06/12/2019

5.1 Codificador com prioridade ao maior valor

Recorrendo aos Mapas de Karnaugh para obter expressões lógicas
das saídas.

Entradas Saídas
D3 D2 D1 D0 Y1 Y0
1 X X X 1 1
0 1 X X 1 0
0 0 1 X 0 1
0 0 0 1 0 0

15

5.2 Codificador com prioridade ao menor valor

Entradas Saídas
a3 a2 a1 a0 S1 S0
X X X 1 0 0
X X 1 0 0 1
X 1 0 0 1 0
1 0 0 0 1 1

S0  a0 a1  a0 a2a3  a0 (a1  a2a3 )

S1  a0 a1a2  a0 a1a3  a0 a1(a2  a3 )

16

8
 06/12/2019

5.3 Codificador de prioridade 74LS148

Codificador com oito linhas de entrada e três de saída e com validação de entrada.
Todas as entradas e as saídas são ativas ao nível baixo.
Atribui prioridade às entradas de maior valor.
Possui uma entrada de enable, 𝑬𝑰
Com o enable ativo (𝐸𝐼 = 0):
A saída 𝑬𝑶, “Enable Output” é ativada (nível baixo) quando nenhuma das entradas
é ativada. Usa-se para ligar a 𝐸𝐼 “Enable input” de outro “148”.
A saída 𝑮𝑺 é ativada (nível baixo) quando pelo menos uma das entradas for ativada
(nível baixo).

17

6. Descodificador
Os descodificadores realizam a função inversa dos codificadores.
Convertem código binário noutra forma de representação. (binário → outro).

Exemplo de tabela de verdade (saídas ativas a zero)

a1 a0
a1 a0 S3 S2 S1 S0
0 0 1 1 1 0
1 1
0 1 1 1 0 1
1 0 1 0 1 1
& S0
1 1 0 1 1 1
& S1

Sendo a1a0 = 10, a que corresponde o decimal & S2

2, então é ativada a saída 2, (S2 = 0)
& S3

18

9
 06/12/2019

6.1 Descodificador 74LS138

BIN/OCT

Descodificador tem saídas ativas baixas e 3 entradas de A 1

0
1
habilitação (“Enable”). B 2
4 2
C
Para habilitar as saídas, a função EN (“Enable”) deve ser 1: 𝐺1 = 3
4
1; 𝐺̅ 2𝐴 = 0; 𝐺̅ 2𝐵 = 0 G1 5
𝐺̅ 2A
EN 6
&
Entradas Saídas 𝐺̅ 2B 7

G1 𝐺̅ 2A 𝐺̅ 2B C B A 7 6 5 4 3 2 1 0
0 X X X X X 1 1 1 1 1 1 1 1 BIN/OCT
X 1 X X X X 1 1 1 1 1 1 1 1 A 1
X X 1 X X X 1 1 1 1 1 1 1 1 B 2
C 4
1 0 0 0 0 0 1 1 1 1 1 1 1 0 “1”
D
1 0 0 0 0 1 1 1 1 1 1 1 0 1
1 0 0 0 1 0 1 1 1 1 1 0 1 1 EN
&
1 0 0 0 1 1 1 1 1 1 0 1 1 1
1 0 0 1 0 0 1 1 1 0 1 1 1 1
1 0 0 1 0 1 1 1 0 1 1 1 1 1 BIN/OCT

1 0 0 1 1 0 1 0 1 1 1 1 1 1 1
2
1 0 0 1 1 1 0 1 1 1 1 1 1 1 4

Descodificadores em cascata 𝐸𝑁 &

EN

Descodificador de 4 para 16 “0”

19

6.2 Descodificador BCD/7Segmentos

Este circuito converte o código BCD no código de 7 segmentos. Destina-se a alimentar
visualizadores (displays) de leds de 7 segmentos

Entradas Saídas
Dec. D C B A a b c d e f g
0 0 0 0 0 1 1 1 1 1 1 0
1 0 0 0 1 0 1 1 0 0 0 0 a = D + B + C.A + C.A
2 0 0 1 0 1 1 0 1 1 0 1
3 0 0 1 1 1 1 1 1 0 0 1 b = D.C + C.B + D.B.A + D.B.A
4 0 1 0 0 0 1 1 0 0 1 1
c = D.C + C.B + D.A
5 0 1 0 1 1 0 1 1 0 1 1
6 0 1 1 0 1 0 1 1 1 1 1 d = D + C.A + C.B.A + C.B + B.A
7 0 1 1 1 1 1 1 0 0 0 0
8 1 0 0 0 1 1 1 1 1 1 1
e = D.C + C.A + B.A + D.B
9 1 0 0 1 1 1 1 0 0 1 1 f = D + B.A + C.B + C.A
Para valores superiores a 9 o display deverá apresentar letra E (Erro) g = D + C.B + C.B + B.A

20

10
 06/12/2019

6.2 Descodificador BCD/7Segmentos 74LS47

Entrada de teste dos segmentos 𝐿𝑇 (Lamp Test).
Entrada, 𝑅𝐵𝐼, que permite apagar todos os segmentos quando a entrada em BCD é 0. Este comando
pode ser transmitido aos dígitos mais à esquerda através da saída 𝑅𝐵𝑂.
O mesmo terminal pode ser usado como entrada, 𝐵𝐼, Blankig Input, para provocar o apagamento do
display, independentemente do nível das outras entradas.
DECIMAL ENTRADAS SAÍDAS
OU
FUNÇÃO D C B A H a b c d e f g
0 H H L L L L H ON ON ON ON ON ON OFF
1 H X L L L H H OFF ON ON OFF OFF OFF OFF
2 H X L L H L H ON ON OFF ON ON OFF ON
3 H X L L H H H ON ON ON ON OFF OFF ON Saídas
4 H X L H L L H OFF ON ON OFF OFF ON ON
5 H X L H L H H ON OFF ON ON OFF ON ON ativas
6 H X L H H L H OFF OFF ON ON ON ON ON baixas
7 H X L H H H H ON ON ON OFF OFF OFF OFF
8 H X H L L L H ON ON ON ON ON ON ON
9 H X H L L H H ON ON ON OFF OFF ON ON
10 H X H L H L H OFF OFF OFF ON ON OFF ON
11 H X H L H H H OF OFF ON ON OFF OFF ON
12 H X H H L L H OFF ON OFF OFF OFF ON ON
13 H X H H L H H ON OFF OFF ON OFF ON ON
14 H X H H H L H OFF OFF OFF ON ON ON ON
15 H X H H H H H OFF OFF OFF OFF OFF OFF OFF
X X X X X X L OFF OFF OFF OFF OFF OFF OFF

H L L L L L L OFF OFF OFF OFF OFF OFF OFF

L X X X X X H ON ON ON ON ON ON ON

21

6.2 Descodificador BCD/7Segmentos 74LS47

Saídas
ativas
baixas

22

11
 06/12/2019

7. Multiplexador (MUX)

Os MULTIPLEXADORES (MULTIPLEXER) são

dispositivos que têm a função de selecionar uma
de entre N entradas e enviá-la por uma única saída.

23

7.1 Aplicação Multiplexador

Os multiplexadores apresentam diversas aplicações, entre as quais podemos
destacar o endereçamento de dados, conversão paralelo-série, geradores de forma
de ondas e geradores de funções.
Suponhamos que temos uma função f dependente de três variáveis C, B e A, sendo:

f  C BA  C BA  CB A  CBA

f  C BA  C BA  CB A  CBA   m ( 2,3,5,6)

Para implementar a função basta assegurar

que as entradas 2, 3, 5 e 6 tenham o valor
lógico 1 e as restantes o valor lógico 0 para que
na saída Y do multiplexador tenhamos a
função f, pois para cada uma das hipóteses de
CBA a saída dá-nos o correspondente valor
lógico introduzido na entrada de sinal

24

12
 06/12/2019

8. Desmultiplexador (DEMUX)

Este circuito executa a função inversa do

MULTIPLEXADOR, isto é, recebe dados pela
entrada e distribui-os por várias saídas.

25

9. Comparadores de igualdade

Os comparadores comparam dois números entre si e podem ser só de igualdade ou

de grandeza

A porta XOR (OU exclusivo) pode funcionar como um comparador de igualdade de 1 bit

Comparador de
igualdade de 1 bit

Comparador de
igualdade de 4 bits

26

13
 06/12/2019

10. Comparador de Grandeza

Comparador de grandeza de 2 bit

Mapa de Karnaugh para a saída X

X  B1A1  B0 A 1A 0  B1B0 A 0
Y=?
Z=?

27

10.1 Comparador 7485

É um comparador de dois números de 4 bit cada.

Possui 3 entradas de cascata (<, = e >) que permitem

comparar números com mais que 4 bit.

Se quisermos comparar dois números de 8 bit

usamos dois 7485: um para os quatro bits menos
significativos (low) e outro para os 4 bits mais
significativos (high).
Se o comparador dos bits mais significativos der
uma igualdade, é necessário conhecer o
resultado da comparação dos 4 bits menos
significativos para apresentar a relação de
grandeza correta.

A ligação em cascata deve ser efetuada como na

figura seguinte

28

14
 06/12/2019

11. Circuito Meio Somador (half-adder)

Comecemos por estudar um circuito designado por meio-somador (half-adder) e que
executa a adição de dois números, B e A, de um bit cada.
O meio-somador não tem em conta o transporte (carry) da operação anterior, ao
contrário do somador-completo.

B A Co S
0 0 0 0
0 1 0 1
1 0 0 1
1 1 1 0

29

12. Circuito Somador Completo (full-adder)

Para representar o somador completo de um bit básico poderemos utilizar o símbolo
Existem diversos C.I. que incluem circuitos somadores.
P
Um dos mais utilizados é o 74LS283, somador completo de 4 bits. 
Q
Este circuito efetua a soma binária de dois números de 4 bits Ci Co
(P = P3 P2 P1 P0 e Q = Q3 Q2 Q1 Q0).
C.I. é constituído por quatro full-adders em que Co do primeiro
full-adder é ligada à Ci do segundo e assim sucessivamente.

1 0 0 1 1 1 1 1

1 1 1
1 0 0 1 0

Exemplo >> S = P+Q S=1011+0111(2) S=10010(2)

30

15
 06/12/2019

Módulo 6025
Circuitos Combinatórios
25H

 FIM 

obrigado

31

16