CONTADORES SÍNCRONOS

• Neste tipo de contador o clock é conectado a todos

os flip-flops, fazendo com que eles atuem em
sincronismo. Portanto, deve-se verificar o
comportamento das entradas dos flip-flops JK para
garantir o funcionamento do circuito.

• Relembrando: podemos ter 4 casos para a saída

do FF-JK

Derig Almeida Vidal, MSc.

Mestre em Computação Aplicada, Engenheiro
de Produção e Tecnólogo em Automática

Prof. Derig Almeida Vidal, MSc.

CONTADORES SÍNCRONOS CONTADORES SÍNCRONOS

• Para implementar um contador síncrono, devemos
obter uma tabela com a sequência desejada e os
estados das entradas para cada valor da
sequência.

• Tendo a tabela, realiza-se a obtenção de

expressões simplificadas para determinar o circuito
combinacional que controla as entradas dos flip-
flops.

Prof. Derig Almeida Vidal, MSc. Prof. Derig Almeida Vidal, MSc.

Derig Almeida Vidal, MSc 1

 CONTADOR SÍNCRONO GERADOR DE CÓDIGO CONTADOR SÍNCRONO GERADOR DE CÓDIGO
BINÁRIO DE 4 BITS BINÁRIO DE 4 BITS
• Para cada bit um flip-flop JK • Supondo que ao ligarmos o contador ele assuma o
mestre-escravo. estado inicial:

• A tabela apresenta a sequência

proposta que as saídas dos FF
devem assumir em função da
• Após o 1º pulso ele deve passar para o estado
presença de pulsos de clock.
seguinte:

• Devemos estudar, para cada

caso, o comportamento das
entradas J e K dos FF e levantar o
circuito necessário para a
sequência.
Prof. Derig Almeida Vidal, MSc. Prof. Derig Almeida Vidal, MSc.

CONTADOR SÍNCRONO GERADOR DE CÓDIGO CONTADOR SÍNCRONO GERADOR DE CÓDIGO BINÁRIO DE 4 BITS
BINÁRIO DE 4 BITS • Sob a presença do 2º pulso de clock, temos:
• Sob a presença do 1º pulso de clock, temos:
Q3: estava em 0, deve passar para 0, logo, antes do 2º pulso

Q3: estava em 0, deve passar para 0, logo, antes do 1º de ck, devemos ter as seguintes entradas para o FF: J3 = 0 e
pulso de ck, devemos ter as seguintes entradas para o FF: K3 = X.
J3 = 0 e K3 = X (J=O e K=X -> Qa=0 passa para Qf=0).
Q2: caso análogo a Q3, logo J2=0 e K2=X.

Q2: caso análogo a Q3, logo J2=0 e K2=X.
Q1: estava em 0, deve passar para 1, logo, antes do 2º pulso

Q1: idem, logo, J1=0 e K1=X. de ck, devemos ter as seguintes entradas para o FF: J1 = 1 e
K1 = X.

Q0: estava em 0, deve passar para 1, logo, antes do 1º
pulso de ck, devemos ter as seguintes entradas para o FF:
Q0: estava em 1, deve passar para 0, logo, antes do 2º pulso
J0 = 1 e K0 = X (J=1 e K=X -> Qa=0 passa para Qf=1). de ck, devemos ter as seguintes entradas para o FF: J0 = X e
K0 = 1.
Descida do pulso de
Descida do pulso de clock Q3 Q2 Q1 Q0 J3 K3 J2 K2 J1 K1 J0 K0 Q3 Q2 Q1 Q0 J3 K3 J2 K2 J1 K1 J0 K0
clock
1ª 0 0 0 0 0 X 0 X 0 X 1 X 1ª 0 0 0 0 0 X 0 X 0 X 1 X
0 0 0 1 2ª 0 0 0 1 0 X 0 X 1 X X 1
0 0 1 0
Prof. Derig Almeida Vidal, MSc. Prof. Derig Almeida Vidal, MSc.

Derig Almeida Vidal, MSc 2

 CONTADOR SÍNCRONO GERADOR DE CÓDIGO BINÁRIO DE 4 BITS CONTADOR SÍNCRONO GERADOR DE CÓDIGO BINÁRIO DE 4 BITS
• Sob a presença do 3º pulso de clock, temos:
• Utilizando o mesmo procedimento para os demais teremos:

Q3: vai de 0 para 0 -> J3 = 0 e K3 = X.
Descida do pulso

Q2: vai de 0 para 0 -> J2=0 e K2=X. de clock
Q3 Q2 Q1 Q0 J3 K 3 J2 K 2 J1 K 1 J0 K 0

Q1: vai de 1 para 1 -> J1 = X e K1 = 0. 1ª 0 0 0 0 0 X 0 X 0 X 1 X

2ª 0 0 0 1 0 X 0 X 1 X X 1

Q0: vai de 0 para 1 -> J0 = 1 e K0 = X. 3ª 0 0 1 0 0 X 0 X X 0 1 X
4ª 0 0 1 1 0 X 1 X X 1 X 1
5ª 0 1 0 0 0 X X 0 0 X 1 X
Descida do pulso de clock Q3 Q2 Q1 Q0 J3 K3 J2 K2 J1 K1 J0 K0
6ª 0 1 0 1 0 X X 0 1 X X 1
7ª 0 1 1 0 0 X X 0 X 0 1 X
1ª 0 0 0 0 0 X 0 X 0 X 1 X
8ª 0 1 1 1 1 X X 1 X 1 X 1
2ª 0 0 0 1 0 X 0 X 1 X X 1
9ª 1 0 0 0 X 0 0 X 0 X 1 X
3ª 0 0 1 0 0 X 0 X X 0 1 X
10ª 1 0 0 1 X 0 0 X 1 X X 1
0 0 1 1
11ª 1 0 1 0 X 0 0 X X 0 1 X
12ª 1 0 1 1 X 0 1 X X 1 X 1
13ª 1 1 0 0 X 0 X 0 0 X 1 X
14ª 1 1 0 1 X 0 X 0 1 X X 1
15ª 1 1 1 0 X 0 X 0 X 0 1 X
16ª 1 1 1 1 X 1 X 1 X 1 X 1
Prof. Derig Almeida Vidal, MSc. Prof. Derig Almeida Vidal, MSc.

CONTADOR SÍNCRONO GERADOR DE CÓDIGO BINÁRIO DE 4 BITS CONTADOR SÍNCRONO GERADOR DE CÓDIGO BINÁRIO DE 4 BITS
• Utilizando os diagramas de Veitch-Karnaugh: • Utilizando os diagramas de Veitch-Karnaugh:

Prof. Derig Almeida Vidal, MSc. Prof. Derig Almeida Vidal, MSc.

Derig Almeida Vidal, MSc 3

 CONTADOR SÍNCRONO GERADOR DE CÓDIGO BINÁRIO DE 4 BITS
• O circuito completo obtido é:
CONTADOR DE DÉCADA
Q3 Q2 Q1 Q0

0 0 0 0 0

1 0 0 0 1

2 0 0 1 0

3 0 0 1 1

4 0 1 0 0

5 0 1 0 1

6 0 1 1 0

7 0 1 1 1

8 1 0 0 0

9 1 0 0 1

Prof. Derig Almeida Vidal, MSc. Prof. Derig Almeida Vidal, MSc.

CONTADOR DE DÉCADA
CONTADOR DE DÉCADA J3 /Q1 Q1 K3 /Q1 Q1

Q3 Q2 Q1 Q0 J3 K3 J2 K2 J1 K1 J0 K0 0 0 0 0 /Q2 X X X X /Q2
/Q3 /Q3
0 0 0 0 0 0 X 0 X 0 X 1 X 0 0 1 0 X X X X
Q2 Q2
X X X X X X X X
1 0 0 0 1 0 X 0 X 1 X X 1 Q3 Q3
X X X X /Q2 0 1 X X /Q2
2 0 0 1 0 0 X 0 X X 0 1 X
/Q0 Q0 /Q0 /Q0 Q0 /Q0
3 0 0 1 1 0 X 1 X X 1 X 1
J3 = Q0 . Q1 . Q2 K3 = Q0
4 0 1 0 0 0 X X 0 0 X 1 X J2 /Q1 Q1 K2 /Q1 Q1
5 0 1 0 1 0 X X 0 1 X X 1 0 0 1 0 /Q2 X X X X /Q2
/Q3 /Q3
6 0 1 1 0 0 X X 0 X 0 1 X X X X X 0 0 1 0
Q2 Q2
X X X X X X X X
7 0 1 1 1 1 X X 1 X 1 X 1 Q3
0 0 X X /Q2 Q3
X X X X /Q2
8 1 0 0 0 X 0 0 X 0 X 1 X
/Q0 Q0 /Q0 /Q0 Q0 /Q0
9 1 0 0 1 X 1 0 X 0 X X 1
J2 = Q0 . Q1 K2 = Q0 . Q1
Prof. Derig Almeida Vidal, MSc. Prof. Derig Almeida Vidal, MSc.

Derig Almeida Vidal, MSc 4

 CONTADOR DE DÉCADA
J1 /Q1 Q1 K1 /Q1 Q1 CONTADOR DE DÉCADA
/Q3
0 1 X X /Q2
/Q3
X X 1 0 /Q2 • Circuito obtido:
0 1 X X X X 1 0
Q2 Q2
X X X X X X X X
Q3 Q3
0 0 X X /Q2 X X X X /Q2

/Q0 Q0 /Q0 /Q0 Q0 /Q0

J1 = Q0 . /Q3 K1 = Q0

J0 /Q1 Q1 K0 /Q1 Q1
1 X X 1 /Q2 X 1 1 X /Q2
/Q3 /Q3
1 X X 1 X 1 1 X
Q2 Q2
X X X X X X X X
Q3 Q3
1 X X X /Q2 X 1 X X /Q2

/Q0 Q0 /Q0 /Q0 Q0 /Q0

J0 = 1 K0 = 1 Prof. Derig Almeida Vidal, MSc. Prof. Derig Almeida Vidal, MSc.

CONTADOR GERADOR DE UMA SEQUÊNCIA Estados Q3 Q2 Q1 Q0 J3 K 3 J2 K 2 J1 K 1 J0 K 0

CONTADOR
QUALQUER 0
1
0 0 0 0
0 0 0 1
0 X 0 X 0 X 1 X
0 X 0 X 1 X X 1 GERADOR DE
• Deve-se proceder da mesma forma que no exemplo
2 0 0 1 0 0 X 0 X X 0 1 X
3 0 0 1 1 0 X 1 X X 1 X 1 UMA SEQUÊNCIA
anterior, porém os estados que não fazem parte da 10
4
1 0 1 0
0 1 0 0
O estado 3 antecede o 10
0 X 0 X 0 X 1 X QUALQUER
contagem devem ser considerados irrelevantes ou 5
6
0 1 0 1
0 1 1 0
0 X 0 X 1 X X 1
0 X 0 X X 0 1 X
encadeados até o início da sequência. Assim, na pior das 7
8
0 1 1 1
1 0 0 0
1 X X 1 X 1 X 1
X 0 0 X 0 X 1 X
hipóteses, o circuito inicia em 4 e demora 10 ciclos de 9
11
1 0 0 1
1 0 1 1
X 0 0 X 1 X X 0
O estado 9 antecede o 11
clock para entrar no contador. 10
13
1 0 1 0
1 1 0 1
X 0 1 X X 1 1 X
O estado 10 antecede 0 13

Diagrama de estados com uso do reset

1 2 11
12
1 0 1 1
1 1 0 0
X 0 1 X X 1 X 1
X 0 X 0 1 X 0 X
1 2
0 3 14 1 1 1 0 O estado 12 antecede o 11
0 3
13 1 1 0 1 X 1 X 1 0 X X 1
13 10 0
14
0 0 0 0
1 1 1 0
O estado 13 antecede o 0
X 0 X 0 X 0 1 X
13 10
15 1 1 1 1 X 1 X 1 X 1 X 1
Diagrama de estados para inicialização aleatória 0 0 0 0 0 O estado 15 antecede o 0

4 5 6 7 8 1 2
0 3
9 11 12 14 15 13 10
Prof. Derig Almeida Vidal, MSc. Prof. Derig Almeida Vidal, MSc.

Derig Almeida Vidal, MSc 5

 CONTADOR GERADOR DE UMA SEQUÊNCIA QUALQUER CONTADOR GERADOR DE UMA SEQUÊNCIA QUALQUER
J3 /Q1 Q1 K3 /Q1 Q1 J1 /Q1 Q1 K1 /Q1 Q1
0 0 1 0 /Q2 X X X X /Q2 0 1 X X /Q2 /Q2
/Q3 /Q3 /Q3 /Q3
0 0 1 0 X X X X 0 1 X X
Q2 Q2 Q2 Q2
X X X X 0 1 1 0 1 0 X X
Q3 Q3 Q3 Q3
X X X X /Q2 0 0 0 0 /Q2 0 1 X X /Q2 /Q2

/Q0 Q0 /Q0 /Q0 Q0 /Q0 /Q0 Q0 /Q0 /Q0 Q0 /Q0

J2 /Q1 Q1 K2 /Q1 Q1 J0 /Q1 Q1 K0 /Q1 Q1

/Q2 /Q2 /Q2 /Q2
/Q3 /Q3 /Q3 /Q3
Q2 Q2 Q2 Q2
Q3 Q3 Q3 Q3
/Q2 /Q2 /Q2 /Q2

/Q0 Q0 /Q0 /Q0 Q0 /Q0 /Q0 Q0 /Q0 /Q0 Q0 /Q0

Prof. Derig Almeida Vidal, MSc. Prof. Derig Almeida Vidal, MSc.

CONTADOR GERADOR DE UMA SEQUÊNCIA

CONTADOR EM ANEL (RING COUNTER)
QUALQUER
• Possui uma saída em nível lógico alto a cada ciclo
de clock.
Q3 Q2 Q1 Q0 J3 K3 J2 K2 J1 K1 J0 K0

0 0 0 1 0 X 0 X 1 X X 1
2
0 0 1 0 0 X 1 X X 1 0 X
1 4
0 1 0 0 1 X X 1 0 X 0 X
8
1 0 0 0 X 1 0 X 0 X 1 X

Prof. Derig Almeida Vidal, MSc. Prof. Derig Almeida Vidal, MSc.

Derig Almeida Vidal, MSc 6

 CONTADOR JOHNSON EXERCÍCIOS
1. Elabore um contador assíncrono de 0 a 810. Para
Clock Q4 Q3 Q2 Q1 Q0
• Usado para gerar a sequência do essas questões, implemente a tabela verdade do
1º
2º
0
0
0
0
0
0
0
0
0
1
código Johnson, conforme a circuito, analise e crie o circuito de controle. Simule no
3º 0 0 0 1 1 tabela. Proteus.
4º 0 0 1 1 1
5º 0 1 1 1 1 2. Altere o circuito obtido no exercício anterior, colocando
6º 1 1 1 1 1
uma entrada clear no contador para utilização externa.
7º 1 1 1 1 0
8º 1 1 1 0 0 3. Desenhe um contador assíncrono de 1 a 1210. O
9º 1 1 0 0 0
circuito deve possuir uma entrada para estabelecer o
10º 1 0 0 0 0
11º 0 0 0 0 0
caso inicial, através do nível 0 aplicado.
4. Elabore um contador assíncrono de 910 a 0. O circuito
deve possuir um terminal que, quando aterrado,
estabeleça o caso inicial (910).
5. Idem ao exercício anterior, para um contador de 1810 a
0.
Prof. Derig Almeida Vidal, MSc. Prof. Derig Almeida Vidal, MSc.

BIBLIOGRAFIA
• CAPUANO, Francisco Gabriel; IDOETA, I. V .
Elementos de eletrônica digital. São Paulo: Érica,
2007.

• Matheus Ribeiro. ELETRÔNICA DIGITAL. Circuitos

contadores.

Prof. Derig Almeida Vidal, MSc.

Derig Almeida Vidal, MSc 7