Engenharia Elétrica

Sistemas Digitais
5º Semestre
Prof. Giancarlo Michelino Gaeta Lopes
Aula Prática 4
Lógica sequencial
 Flip-flop JK

É o modelo de flip-flip mais comum;

Entrada Preset: faz com que a saída se torne 1. Ativa
em nível baixo;
Entrada Clear: faz com que a saída se torne 0. Ativa
em nível baixo;

J PR Q

CLK

K CLR Q

Fonte: elaborada pelo autor.

 Flip-Flop JK

Funcionamento:
 Quando J = K = 0, mantem o estado da saída;
 Quando J = 0 e K = 1, saída igual a 0;
 Quando J = 1 e K = 1, saída igual a 1;
 Quando J = K = 1, inverte o estado da saída;

J PR Q

CLK

K CLR Q

Fonte: elaborada pelo autor.

 Flip-Flop JK

Alteração nas saídas somente

em uma borda do clock;
Utilizar a tabela verdade do flip- J PR Q

flop nos projetos; CLK

K CLR Q

Fonte: elaborada pelo autor.

 Contadores

Síncronos: mesmo sinal de clock para todos os flip-

flops;
Assíncronos: sinal de clock apenas no primeiro flip-
flop, nos outros a entrada clock é ligada na saída do
anterior;
Podem realizar contagens, estabelecer sequências,
dividir frequências, gerar formas de onda...
Podem ser montados com
diversos tipos de flip-flops, mas
o convencional é utilizar o
flip-flop JK;
 Procedimento 1

Contador síncrono de 4 bits:

 Análise de como deve ser a combinação das
entradas J e K para se obter a saída desejada;
 Montagem de tabela verdade do contador a
partir da tabela verdade do flip-flop JK;
 Analisar a sequência de contagem para
determinar a ligação das entradas dos flip-flops;
 Consideração inicial do circuito
com as quatro saídas em nível
baixo;
 Procedimento 1

Analisar cada caso da tabela,

observando o estado futuro
para preencher o atual;
Fonte das tabelas: elaborada pelo autor.
 Procedimento 1

Montada a tabela verdade, deve se obter um

circuito combinacional para cada uma das entradas;
Cada entrada J e K de cada um dos flip-flops deve
ser analisada separadamente  total de 8 circuitos
combinacionais;
Preferencialmente utilizar mapas de Karnaugh, pois
as tabelas verdade possuem várias condições de
“don’t care” (X);
 Procedimento 1

Analisando as entradas do flip-flops

 J3 e K3:
J 3  K 3  Q 2  Q1  Q0

J 2  K 2  Q1  Q0

 J2 e K2:

Fonte das imagens: elaborada pelo autor.

 Procedimento 1

Analisando as entradas do flip-flops

 J1 e K1:
J1  K 1  Q0

J0  K0  1

 J0 e K0:

Fonte das imagens: elaborada pelo autor.

 Procedimento 1
Q0 Q1 Q2 Q3
Clock

1 J PR Q J PR Q J PR Q J PR Q

CLK CLK CLK CLK

K CLR Q K CLR Q K CLR Q K CLR Q

Clear

Fonte: elaborada pelo autor.

Circuito final para o contador

síncrono de 4 bits;
Realizar a montagem dele em
protoboard, ligando LEDs nas
saídas dos flip-flops;
 Circuitos integrados para a montagem

Fonte: https://images.app.goo.gl/qg5BLiY4m4YMcVyJ9

Fonte: https://images.app.goo.gl/NHzqfe6A9jv7dsCs9
 Procedimento 2

Projete um contador de década BCD que conta de 0

(0000) até 9 (1001);
Utilizando contador assíncrono o projeto é mais
simples;
Gerar condição de reinicio na contagem por meio
de lógica combinacional;
 Procedimento 2

Contador de década BCD:

 Contagem normal até 9;
 Quando chegar a 10 (1010), deve ser aplicado um
pulso de clear para a contagem retornar a 0;
 Porta AND ou NAND pode ser utilizada
dependendo do flip-flop;
 Utilizar também as saídas
complementares dos flip-flops
para montar a lógica;
 Procedimento 2
Q0 Q1 Q2 Q3

J PR Q J PR Q J PR Q J PR Q

Clock CLK CLK CLK CLK

K CLR Q K CLR Q K CLR Q K CLR Q

Fonte: elaborada pelo autor.

Realizar a montagem do circuito

em protoboard, ligando LEDs nas
saídas dos flip-flops;
 Circuitos integrados para a montagem

Fonte: https://images.app.goo.gl/myrbZYDbG4mfYiu5A

Fonte: https://images.app.goo.gl/NHzqfe6A9jv7dsCs9