Departamento de Sistemas

Eletrônicos

Sistemas Digitais

Flip-Flops D e T
Aplicações

Katsuhiro
 Flip-Flop D (Data ou Delay)

Flip-flop D acionado pela Flip-flop D acionado pela

borda de subida do clock. borda de descida do clock.

D CLK Qn+1 D CLK Qn+1

0  0 0  0
1  1 1  1

J K CLK Qn+1 Circuito equivalente com FF-JK

0 0  Qn
0 1  0
1 0  1
1 1  Qn
Exemplos de Diagrama de Tempo do Flip-Flop D

CLK

CLK

Q
 Flip-flop D com Preset e Clear

Representação do flip-flop D com as entradas assíncronas

Preset e Clear e a tabela verdade.

PR CLR D CLK Qn+1

0 0 x x ?
0 1 x x 1
1 0 x x 0
1 1 0 / 0
1 1 1 / 1

' x ' representa uma condição irrelevante.

 Diagrama de tempo do FF-D com Preset e Clear

CLK

PR

CLR

Q
 Registrador de dados

Os dados presentes nas entradas dos flip-flops D3D2D1D0 são

transferidos (registrados) para as saídas Q3Q2Q1Q0 no instante em que os
flip-flops forem acionados e são mantidos até o próximo acionamento.
Exemplo: Registrador de 4 bits.

D3 D2 D1 D0 CLK Q3 Q2 Q1 Q0
1 0 1 1  1 0 1 1
0 1 0 0  0 1 0 0
1 0 0 1  1 0 0 1
1 1 1 0  1 1 1 0
0 0 1 0  0 0 1 0
0 1 1 1  0 1 1 1
 Registrador de deslocamento (shift register)

O bit armazenado em cada um dos flip-flops D é deslocado uma

posição para a direita a cada acionamento. O flip-flop mais à esquerda
recebe um bit de entrada Din.
Exemplo: Registrador de deslocamento de 4 bits.

Din CLK Q3 Q2 Q1 Q0
- - 0 0 0 0
1  1 0 0 0
0  0 1 0 0
1  1 0 1 0
1  1 1 0 1
1  1 1 1 0
0  0 1 1 1
1  1 0 1 1
0  0 1 0 1
 Conversor série-paralelo

Exemplo: Conversor série-paralelo de 4 bits.

Os dados entram serialmente, bit a bit, na entrada serial Din e, após 4

pulsos de clock, obtém-se paralelamente o dado de 4 bits Q3Q2Q1Q0.

Saída paralela

Entrada serial
 Conversor paralelo-série

Exemplo: Conversor paralelo-série de 4 bits.

Quando ENABLE=1, os 4 bits P3P2P1P0 são transferidos paralelamente
para Q3Q2Q1Q0 por meio dos PRs. Quando ENABLE=0, PR=1 e o registrador
de deslocamento funciona normalmente, deslocando os dados serialmente.
Entrada paralela

Saída serial
 Contador assíncrono com FF-D

A condição de comutação necessária para a implementação de

contadores assíncronos pode ser obtida conectando à entrada D a saída Q.

Temos as seguintes situações:

 Contador assíncrono

Exemplo: Contador assíncrono crescente de 4 bits.

Exemplo: Contador assíncrono decrescente de 4 bits.

 Contador assíncrono

Exemplo: Contador assíncrono crescente de 1 a 10.

 Contador assíncrono

Exemplo: Contador assíncrono decrescente de 12 a 2.

 Flip-Flop T (Toggle)

Flip-flop T acionado pela Flip-flop T acionado pela

borda de subida do clock. borda de descida do clock.

T CLK Qn+1 T CLK Qn+1

0  Qn 0  Qn
1  Qn 1  Qn

J K CLK Qn+1 Circuito equivalente com FF-JK

0 0  Qn
0 1  0
1 0  1
1 1  Qn
Exemplos de Diagrama de Tempo do Flip-Flop T

CLK

CLK

Q
 Flip-flop T com Preset e Clear

Representação do flip-flop T com as entradas assíncronas

Preset e Clear e a tabela verdade.

PR CLR T CLK Qn+1

0 0 x x ?
0 1 x x 1
1 0 x x 0
1 1 0 / Qn
1 1 1 / Qn

' x ' representa uma condição irrelevante.

 Diagrama de tempo do FF-T com Preset e Clear

CLK

PR

CLR

Q
 Contador assíncrono

Exemplo: Contador assíncrono crescente de 4 bits.

Exemplo: Contador assíncrono decrescente de 4 bits.

 Contador assíncrono módulo n

Exemplo: Contador assíncrono de década: conta de 0 a 9 (módulo 10).

CLK Q3 Q2 Q1 Q0
- 0 0 0 0
 0 0 0 1
 0 0 1 0
 0 0 1 1
 0 1 0 0
 0 1 0 1
 0 1 1 0
 0 1 1 1
 1 0 0 0
 1 0 0 1
 1 0 1 0
 1 0 1 1
 1 1 0 0
 1 1 0 1
 Contador assíncrono módulo n

Exemplo: Contador assíncrono de 1 a 5 (módulo 5).

CLK Q2 Q1 Q0
- 0 0 0
 0 0 1
 0 1 0
 0 1 1
 1 0 0
 1 0 1
 1 1 0
 1 1 1