lOMoARcPSD|34579991

Lista III Circuitos Sequenciais

Circuítos Digitais (Universidade Federal de Santa Maria)

A Studocu não é patrocinada ou endossada por nenhuma faculdade ou universidade

Baixado por Philipp Hass (philipphass2014@gmail.com)
 lOMoARcPSD|34579991

CIRCUITOS DIGITAIS
LISTA III - CIRCUITOS SEQUENCIAIS

(!) Considere que todos os flip-flops possuem uma entrada de clock sempre oscilando, a
menos que seja dito o contrário.

(!) Exercícios marcados com “*” são recomendados para o curso de Engenharia de
Computação.

(!) FF é a abreviação para flip-flop.

1. * Defina as expressões: tempo de hold e tempo de setup em um flip-flop.

2. Defina a expressão: “Disparado por borda”.
3. Qual a maior vantagem na transferência serial sobre a paralela? Explique como é
possível converter uma transmissão serial em paralela e vice-versa.
4. * Descreva sucintamente como funciona um dispositivo Schmitt-Trigger.
5. A partir dos circuitos abaixo, desenhe a forma de onda na saída indicada em
cada questão. Considere que o latch é sensível ao nível alto e os FFs são
sensíveis à borda de subida do clock. FF é a saída “Q” do flip-flop. Todos os
circuitos foram “resetados” antes do começo da simulação.
A) Um flip-flop D e um latch D.

B) Um flip-flop D do circuito abaixo:

Página 1 de 7

Baixado por Philipp Hass (philipphass2014@gmail.com)

 lOMoARcPSD|34579991

C) Um flip-flop D e uma saída X.

D) Um flip-flop D e uma saída X.

Página 2 de 7

Baixado por Philipp Hass (philipphass2014@gmail.com)

 lOMoARcPSD|34579991

6. * Considere o flip-flop D abaixo, construído com portas NAND e responda:

A) Ele possui um tempo de setup de 20 ns e um tempo de hold de 5 ns. Por

quanto tempo as entradas devem ficar estáveis antes da transição ativa do
clock? O que acontecerá se isso não for respeitado?
B) O circuito acima é sensível à borda de subida ou descida do clock? Como é
possível tornar ele sensível a outra borda?
C) O que acontecerá se as portas NAND forem substituídas por portas NOR?
D) Qual parte armazena o bit 0? Qual parte armazena o bit 1?

7. Com relação a um circuito contador construído a partir de FFs no qual um FF

mais à direita (bit LSB) alimenta o clock do FF à sua esquerda, responda:
A) Quantos FFs serão necessários para contar de 0 a 1023?
B) Determine a frequência de saída do último FF se a frequência do clock de
entrada são 2 MHz. Considere o número de FFs encontrados na letra A.
C) Determine a frequência de operação do último FF se a frequência do clock
de entrada são 2 MHz. Considere o número de FFs encontrados na letra A.
D) Qual o módulo do contador?
OBS: módulo do contador é definido como 2n, onde n é o número de FFs.
E) Se o valor da contagem começar em 0, qual valor ele apresentará após 520
pulsos? E 2060 pulsos?
F) Partindo do 0, quanto tempo o contador demorará para retornar a 0? Assuma
a frequência do clock determinada na letra B.
G) Como se pode contar até 1000, retornando a zero após esse valor?

8. Suponha que determinado circuito contador possua um frequência de clock de

entrada de 256 MHz e um frequência de saída do último FF de 2 MHz.
Determine o módulo da contagem.

Página 3 de 7

Baixado por Philipp Hass (philipphass2014@gmail.com)

 lOMoARcPSD|34579991

9. Um FF D algumas vezes é usado para atrasar uma forma de onda binária, de

modo que a informação binária aparece na saída certo tempo depois de aparecer
na entrada D. Como é possível atrasar a onda por 2 períodos de clock? E „n’
períodos?

10. De que modo é possível ativar uma flag chamada “Ready” para avisar que o
registrador de deslocamento enviou completamente o seu dado?

11. Usando registradores, projete um circuito que armazena os quatro valores

anteriores vistos em uma entrada “V” de 8 bits. O circuito deve ter uma saída
“Data” de 8 bits que pode ler o dado de qualquer registrador. O valor a ser lido é
controlado pela entrada “S” de 2 bits.

12. Projete um registrador de 4 bits que possui uma saída “DATA” de 4 bits, uma
entrada “I” de 4 bits e uma entrada de controle “S” de 2 bits. Ele deve possuir o
seguinte comportamento:
 Quando S = 0, o registrador mantém seu valor.
 Quando S = 1, o registrador carrega a entrada I.
 Quando S = 2, o registrador triplica seu valor.
 Quando S = 3, o registrador divide por 4 o seu valor.

13. A) Projete um acumulador de ‘2n’ bits. O circuito terá uma entrada I de ‘n’ bits.
A cada ciclo de clock, o valor da entrada I será somado ao acumulado. A
resposta será mostrada na saída Z de ‘2n’ bits. Existem duas outras entradas de 1
bit chamadas “Start” e “Stop”. A primeira indica quando começar as somas e a
segunda indica quando parar as somas. Use quaisquer circuitos combinacionais e
registradores necessários.
OBS: Considere números sem sinal.
B) Defina ‘n’ para que a cada ciclo o acumulador incremente em 88 unidades.
Considere ‘n’ como o número mínimo de bits possível.
C) Quantos ciclos seu circuito levará para efetuar a multiplicação de 25 * 6? E
de 6 * 25?
Dica: 3 * 2 = 3 + 3 = 2 + 2 + 2
D) Acumulando 40 a cada ciclo de clock, quantos ciclos serão necessários para
que o acumulador “estoure”? Considere ‘n’ como o número mínimo de bits
possível.

14. A partir do circuito abaixo, dê as saídas para cada valor de entrada no circuito.
Considere que o circuito foi “resetado” antes do inicio da simulação. Assuma
também que a cada nova linha da tabela, um ciclo de clock ocorre e, que este
ciclo de clock ocorre um pouco antes da troca dos valores de seleção dos
multiplexadores (isto influenciará no valor existente em cada registrador). Por

Página 4 de 7

Baixado por Philipp Hass (philipphass2014@gmail.com)

 lOMoARcPSD|34579991

exemplo, da linha 0 para a linha 1, houve um ciclo de clock. Da linha 1 para a

linha 4, ocorreram 3 ciclos de clock.
OBS: O sinal de clock foi abstraído do esquemático, mas ele está funcionando.

valores em hexadecimal

OpA OpB Data

0 0
2 0
1 2
0 2
2 1

15. A partir do circuito abaixo, dê o valor em hexadecimal nos registradores de

deslocamento R1, R2 e R3 após 7 ciclos de clock. Considere que há conexões de
clock em todos os registradores e no flip-flop.

Valores iniciais:
R1: 0xAD R2: 0x5E R3: 0x00

Página 5 de 7

Baixado por Philipp Hass (philipphass2014@gmail.com)

 lOMoARcPSD|34579991

16. * Crie um gerador de valores pseudo-aleatórios a partir da expressão abaixo:

x4 + x3 + 1
17. Defina “memória flash”. Indique quais suas vantagens em relação às memórias
EEPROM.

18. Uma dada memória tem capacidade de 2K x 32. Responda:

A) Quantas palavras ela armazena?
B) Qual o número de bits por palavra?
C) Quantas células de memória ela contém?
D) Qual a largura do barramento de endereço?
E) Ela é maior, menor ou igual a uma memória que possui 12 bits de endereço e
palavras de 16 bits.

19. Considere uma máquina de estados que opera segundo o grafo abaixo. Complete
as formas de onda de currentState (estado atual) e das saídas X e Done.
Considere que o circuito foi “resetado” antes do início da simulação.

Página 6 de 7

Baixado por Philipp Hass (philipphass2014@gmail.com)

 lOMoARcPSD|34579991

20. Considere o grafo abaixo que descreve o comportamento de uma máquina de

estados. Complete as formas de onda de currentState e das saídas X e Y.
Considere que o circuito foi “resetado” antes do início da simulação.

21. O que aconteceria se na aresta de S3 para S2, fosse trocada a condição existente
por A.!B? Descreva o comportamento do circuito levando em conta essa
modificação.

Página 7 de 7

Baixado por Philipp Hass (philipphass2014@gmail.com)