Fontes Chaveadas - Cap.

11

Circuitos Integrados Dedicados

J. A. Pomilio

11. CIRCUITOS INTEGRADOS DEDICADOS AO ACIONAMENTO E CONTROLE DE FONTES CHAVEADAS

Nos ltimos 20 anos, uma variedade de circuitos integrados dedicados ao controle de fontes chaveadas foi desenvolvida. Os controladores que operam no modo tenso (controlando o valor mdio da tenso de sada) ainda dominam o mercado, embora diversos permitam operao no modo corrente (controlando a corrente sobre o elemento indutivo do circuito). O mtodo de controle mais utilizado o de Modulao por Largura de Pulso, embora existam circuitos que operam com Modulao em Freqncia. Alguns CIs possuem apenas 1 sada, enquanto outros fornecem 2 sadas deslocadas de 180 eltricos entre si. Alm disso, a maioria possui um amplificador de erro e uma referncia interna, permitindo a implementao da malha de controle. A tabela 11.I indica algumas caractersticas de diferentes circuitos. TABELA 11.I Classificao e exemplos de circuitos integrados para fontes chaveadas Modo Tenso Modo Tenso com Latch Modo Corrente

Osc.

S R I

Tcnica de controle (esquemtico)

Osc. vc

MLP

Osc. vc MLP

S Q R

Ref.

Sada nica Sada dupla Caracterstica

MC34060 TL494/594 Baixo custo

MPC1600 UC1842 SG3525/26/27 UC1846 Limite digital de Especial para Flycorrente. back. Boa imunidade a Inerente rudo compensao da tenso de entrada

Formas de onda

As caractersticas especficas de cada CI variam em funo da aplicao, do grau de desempenho esperado, das protees implementadas, etc. Em linhas gerais pode-se dizer que os atuais CIs possuem as seguintes caractersticas: oscilador programvel (freqncia fixa at 500kHz) sinal MLP linear, com ciclo de trabalho de 0 a 100% amplificador de erro integrado referncia de tenso integrada tempo morto ajustvel
http://www.dsce.fee.unicamp.br/~antenor 11-1

Fontes Chaveadas - Cap. 11

Circuitos Integrados Dedicados

J. A. Pomilio

11.1

inibio por subtenso elevada corrente de sada no acionador (100 a 200mA) opo por sada simples ou dupla "soft start" limitao digital de corrente capacidade de sincronizao com outros osciladores Tcnicas de isolao de sistemas com reguladores chaveados

A implementao de uma fonte de tenso desacoplada da rede deve prever a capacidade de oferecer na sada uma tenso com boa regulao. Uma outra caracterstica deve ser a isolao entre entrada e sada, de modo a proteger o usurio de choques devido fuga de corrente e ao elevado potencial da entrada. A figura 11.1 indica 2 possibilidades de implementao de fontes de alimentao isoladas, podendo-se notar os diferentes "terras".
T1 Vi (ac) Retificador de entrada e filtros Elementos de Chaveamento Retificador e Filtro de Sada T2 Amplif. de erro e Controlador MLP Vo

T1 Vi (ac) Retificador de entrada e filtros Elementos de Chaveamento Retificador e Filtro de Sada Vo Ampl. erro

Ref Controlador MLP Isolador tico

Figura 11.1 Algumas alternativas para isolao do circuito de controle e acionamento Na primeira figura, o circuito de controle est no mesmo potencial da sada, ficando a isolao por conta dos transformadores T1 (de potncia) e T2 (de acionamento). J na figura (b) o circuito de controle est no potencial da entrada e a isolao feita pelo transformador T1 (potncia) e por um isolador tico, o qual realimenta o sinal de erro da sada.

http://www.dsce.fee.unicamp.br/~antenor

11-2

Fontes Chaveadas - Cap. 11

Circuitos Integrados Dedicados

J. A. Pomilio

11.2

TL494 A figura 11.2 mostra o diagrama interno do CI TL494.

Modo de controle da sada 6 5 R C 13 Vcc

. .

Oscilador FF Comparador com tempo morto CK Q Q

. .
Referncia Vcc Vref

Q1

. .

0,12V 0,7mA

+ 0,7V

+ 1 -

. .
3

+ MLP + 2-

.
GND

Q2

Amplif. de erro

12

7 1 2 15 16 14

5V

Figura 11.2 Diagrama interno do CI TL494 O TL494 possui 2 sadas, com deslocamento de 180 eltricos, de modo a ser possvel o acionamento de uma topologia tipo push-pull. Caso ambas sadas sejam conectadas em paralelo, tem-se um acionamento para um conversor de uma nica chave. A onda dente de serra utilizada para gerar o sinal MLP vem de um oscilador interno cuja freqncia determinada por um par RC conectado externamente. O sinal MLP obtido pela comparao da tenso sobre o capacitor (dente de serra) com o sinal proveniente de um dos sinais de controle. A cada subida do sinal MLP altera-se o estado do flip-flop, de modo a selecionar uma das sadas a cada perodo do oscilador. Uma operao lgica entre o sinal MLP e as sadas do FF, enviada s sadas. Alm disso, um sinal de controle de modo de sada (pino 13) faz com que, quando em nvel alto, as sadas sejam adequadas a um conversor push-pull. Quando em nvel baixo, ambas as sadas variam simultaneamente, uma vez que os sinais do FF ficam inibidos. O sinal MLP depende ainda de um comparador que determina o tempo morto, ou seja, uma largura de pulso mxima em cada perodo, o que garante um intervalo de tempo em que ambas as sadas esto desligadas. Em uma topologia push-pull ou em ponte isto impede a conduo simultnea de ambas as chaves, o que colocaria em curto-circuito a fonte. Uma tenso interna de 120mV associada entrada de tempo morto garante um valor mnimo de cerca de 4%, limitando assim o ciclo de trabalho mximo a 96%. Um potencial mais elevado conectado a este pino (4), aumenta o tempo morto, numa faixa de variao de 0 a 3,3V (tempo morto de 100%). A regulao da tenso de sada usualmente feita por meio dos amplificadores de erro, com o sinal de realimentao disponvel no pino 3. Os 2 amplificadores de erro podem ser usados para fazer a realimentao de tenso e limitar a corrente pelo circuito. As sadas dos amplificadores esto conectadas de modo a que o sinal na entrada do comparador MLP (pino 3) seja determinado pelo amplificador que apresentar a tenso mais elevada, o que leva

http://www.dsce.fee.unicamp.br/~antenor

11-3

Fontes Chaveadas - Cap. 11

Circuitos Integrados Dedicados

J. A. Pomilio

menor largura de pulso nas sadas. A tenso neste pino encontra-se entre 0,5 e 3,5V. dispe de uma fonte de referncia interna de 5V 11.3 UC1840

O CI

A famlia dos circuitos integrados UC1840 (Unitrode) foi desenvolvida especialmente para uso no lado da entrada em conversores fly-back ou forward. A figura 11.3 mostra o diagrama de blocos do circuito.
11: Vin (sensor) Ger. Rampa 10: Rampa

Clock Rt/Ct : 9 Osc.

Drive Latch Compensao: 1 R Ent. inv: 17 Amp Ent. NI: 18 Start/sub-tenso: 2 200uA Histerese Fonte S Start latch Reset: 5 3V(int.) Comp. + S Reset Latch R Parada ext.: 4 Comp. + R S Erro Latch + Comp. R 40V Interna 3V (int.) + + Comp. 5V +Comp. + MLP + S Latch MLP

15: Vin (fonte)

14: Polarizao do driver 12: sada MLP

16: Ref. de 5V

13: GND 8: Partida suave ou limitador de largur

6: Limiar de limite de corrente

sobre-tenso: 3

Comp. +

+ Comp. 400mV

7: sensor de corrente

Figura 11.3 Diagrama de blocos interno do UC1840 O integrado oferece as seguintes caractersticas: . operao em freqncia fixa, ajustvel por um par RC externo . gerador de rampa com inclinao varivel de modo a manter um produto (Volt x segundo) constante, possibilitando regulao de tenso mesmo em malha aberta, minimizando ou at eliminando a necessidade de controle por realimentao . auto-inicializao de funcionamento . referncia de tenso interna, com proteo de sobre-tenso . proteo contra sobre e subtenso, incluindo desligamento e religamento programvel . acionador de sada nico, para alta corrente, otimizado para rpido desligamento da chave de potncia Um circuito tpico de aplicao mostrado na figura 11.4.

http://www.dsce.fee.unicamp.br/~antenor

11-4

Fontes Chaveadas - Cap. 11

Entrada cc

Circuitos Integrados Dedicados

J. A. Pomilio

Rr Entrada ca Vref R4 Rt Vref 9 Osc. Ct R1 Rf Cf 1 17 14 R5 Vref 18 2 sub-tenso 6 sobre-tenso 3 Limite corrente 4 Remoto Reset 5 Partida Suave 13 8 7 Ampl. Erro PWM 12 Vref R6 R2 Drive Rb +Vin Cr 16 +Vin 15 11 Ger. Rampa 10

Rin N1

N3

Cin

N4

N2

N5

Cd

Rd R8

R3 Stop

R7 Rs Rcs

UC1804

Cs

Rdc

Figura 11.4 UC1840 acionando conversor fly-back. No incio da operao, e antes que a tenso no pino 2 atinja 3V, o comparador de partida/subtenso (UV) puxa uma corrente de 200uA, causando uma queda de tenso adicional em R1. Ao mesmo tempo o transistor de sada est inibido, fazendo com que a nica corrente por Rin seja devido ao "start-up". O transistor de partida lenta est conduzindo, mantendo o capacitor Cs descarregado. Enquanto a tenso de controle permanecer abaixo do limite de partida (determinado pelos resistores R4 e R5), o latch de partida no monitora subtenso. Atingido o limite, o comparador de partida/UV elimina os 200uA, setando o FF de partida para monitorar a subtenso. Alm disso, ativa o transistor de sada para alimentar a chave de potncia, desliga o transistor de partida lenta, permitindo a carga de Cs (via Rs) e o aumento gradativo da largura de pulso. O pino 8 pode ser usado tanto para partida lenta quanto para limitar o mximo ciclo de trabalho, bem como uma entrada de inibio do sinal MLP. A largura de pulso pode variar de 0 a 90%, podendo o valor mximo ser limitado por um divisor de tenso colocado no pino 8 (Rdc). Quando se deseja uma rampa constante, Rr deve ser conectado referncia interna de 5V. Quando se quiser uma operao com o produto (Volt x segundo) fixo, Rr deve ser ligado linha de alimentao CC. A inclinao da rampa ser dada por:
dv V ( linha ) = dt R R C R

(11.1)

http://www.dsce.fee.unicamp.br/~antenor

11-5

Fontes Chaveadas - Cap. 11

Circuitos Integrados Dedicados

J. A. Pomilio

Seu valor mximo de 4,2V e o mnimo de 0,7V. A freqncia determinada por RT (entre 1k e 100k) e CT (entre 300pF e 100nF). A parte MLP do integrado formada pelo oscilador, pelo gerador de rampa, pelo amplificador de erro, pelo comparador MLP, pelo FF de latch e pelo transistor de sada. O amplificador de erro um operacional convencional, com uma tenso de modo comum entre 1 e (Vin-2)V. Assim, qualquer das entradas pode ser conectada referncia de 5V. A outra entrada deve monitorar a tenso de sada (ou a de entrada). O comparador MLP possui entradas para o gerador de rampa, o amplificador de erro, o circuito de partida lenta e o limitador de corrente. sada deste comparador tem-se um pulso que se inicia ao final do pulso de clock do oscilador e termina quando a rampa cruza o menor dos trs sinais de entrada citados. A durao do sinal do oscilador determina a mxima durao possvel para o pulso MLP. O FF assegura a existncia de apenas 1 pulso por perodo. O transistor de sada capaz de fornecer 200mA, podendo acionar diretamente transistores MOSFET ou bipolares. Circuitos auxiliares para permitir deteco de sobre-tenso, parada e acionamento comandados externamente tambm esto presentes. Limitao de corrente e desligamento em caso de sobre-corrente so implementados com comparadores de diferentes limiares. Na ocorrncia de uma sobrecarga, estes comparadores estreitam o sinal MLP, ao mesmo tempo em que ligam o transistor de partida lenta, descarregando Cs, assegurando um reincio de operao adequado, quando cessar a falha. 11.4 UC1524A

O circuito integrado UC1524A uma verso melhorada dos primeiros controladores MLP, o SG1524. O diagrama de blocos est mostrado na figura 11.5. Um gerador de onda dente de serra tem sua freqncia determinada por um par RC conectado externamente. O limite usual de 500kHz. A rampa gerada tem uma excurso de aproximadamente 2,5V. O comparador MLP tem uma entrada (positiva) proveniente deste gerador de rampa e a outra pode ser fornecida pelo amplificador de erro da tenso de sada ou pelo limitador de corrente da sada.. O integrado possui um fonte interna de referncia de 5V, +1%. Desta forma, tal tenso pode ser usada no amplificador de erro como referncia direta para sadas de 5V. Caso a sada seja de maior valor, usa-se um divisor de tenso. O amplificador de erro do tipo transcondutncia, ou seja, apresenta uma elevada impedncia de sada, comportando-se como uma fonte de corrente. O compensador pode ser utilizado tanto entre a sada (pino 9) e a entrada inversora ou entre a sada e o terra. O amplificador limitador de corrente pode ser usado no modo linear ou com limitao pulso a pulso. Sua tenso de limiar de 200mV. Um sensor de subtenso inibe o funcionamento dos circuitos internos, exceto a referncia, at que a tenso de entrada (Vin, pino 15) seja superior a 8V. O sinal do oscilador aciona um flip-flop de modo a selecionar a qual das sadas ser enviado o sinal MLP. Este sinal passa por um latch, de modo a garantir um nico pulso por ciclo, podendo ainda ser inibido pela entrada de shutdown (pino 10), o qual atua em 200ns. A sada dupla permite o acionamento de uma topologia push-pull. Os transistores podem fornecer 200mA, suportando 60V, podendo ser paralelados. A figura 11.6 mostra um conversor implementado com este CI.

http://www.dsce.fee.unicamp.br/~antenor

11-6

Fontes Chaveadas - Cap. 11

Circuitos Integrados Dedicados

J. A. Pomilio

Vin

15

.
Subtenso

+ 5V Referncia Para circuitos internos FlipFlop

16

Vref

Osc. Rt Ct

3 6 7

Osc.

Compensao 9 Inv. N. Inv. 1 2 4

200mV

Ampl. Erro + +

. . . .
Clock + -

PWM S Latch

. . .

12 11 13 14

Ca Ea Cb Eb

GND

. .

Shutdown 1k 10k 10

Limite de corrente

Figura 11.5 Diagrama de blocos interno do UC1524A

Figura 11.6 Conversor forward usando UC1524A.

http://www.dsce.fee.unicamp.br/~antenor

11-7

Fontes Chaveadas - Cap. 11

Circuitos Integrados Dedicados

J. A. Pomilio

Quando a alimentao ligada, a partida possibilitada pelo capacitor C2, o qual se carrega via R1. O enrolamento N2 assume a alimentao quando se atinge a operao em regime. A realimentao da tenso de sada fornecida por um circuito composto pelo transistor Q3 e transformador T2, o qual permite amostrar a sada de 5V a uma freqncia de 40kHz. A cada ciclo, a tenso de sada transferida de N1 para N2 (em T2), onde o retificador D1 carrega o capacitor de 20nF, fornecendo um sinal mdio proporcional sada. O diodo D2 (conectado referncia interna de 5V) usado para compensar em termos de temperatura o efeito de D1. D3 realiza uma limitao do ciclo de trabalho. Um sensor resistivo usado para limitar, a cada ciclo, a corrente pelo enrolamento N1 de T1. O compensador utilizado, basicamente do tipo PI, conectado ao pino 9. 11.5 UC1846

Este CI, mostrado na figura 11.7, adequado ao controle no modo corrente [11.1]. Possui uma fonte interna de referncia de 5,1V +1%, usada tambm para alimentar circuitos de baixo consumo. Um gerador de rampa, com freqncia fixa, determinada por um par RC conectado externamente (pinos 9 e 8), pode produzir um sinal de 1MHz. Um sinal de sincronismo fornecido no pino 10. O sinal de sada do oscilador tem um tempo baixo mnimo, o qual inibe ambas as sadas durante um intervalo, garantindo um tempo morto mnimo. A durao deste intervalo depende tambm do resistor e do capacitor do oscilador, sendo coincidente com o intervalo de diminuio da tenso da onda dente de serra.
Vin

15

.
Subtenso Osc.

+ 5,1 V Referncia

Sinc. Rt Ct 3

10 9 8 X3 +

T Clock

Q FF Q

Comp. PWM + 0,5 mA

.
S R Q S

. .. .

. . .
+ Comp. 350mV

2 13

Vref Vc

Sada 11 A

14 12

Sada B GND

4 Sensor de corrente 0,5V Ampl. Erro 6 5 +

. .

Limite de Corrente Shutdown

16 6k

7 Compensao

Figura 11.7 Diagrama de blocos do UC1846

http://www.dsce.fee.unicamp.br/~antenor

11-8

Fontes Chaveadas - Cap. 11

Circuitos Integrados Dedicados

J. A. Pomilio

O amplificador de erro admite tenses na entrada entre 0 e (Vin-2)V. Sua sada, comparada com a corrente (caracterstica de operao no modo corrente), definindo a largura do pulso. Diferentes mtodos de se observar a corrente podem ser usados. O mtodo resistivo o mais simples, embora em geral, para reduzir a dissipao de potncia, tenha-se uma tenso reduzida. Um filtro RC recomendado para eliminar rudos esprios, os quais poderiam alterar o comportamento da largura do pulso de maneira errada. Um acoplamento via transformador permite isolao e aumento de eficincia, embora aumente a complexidade e o custo do sistema. A figura 11.8 mostra algumas possibilidades de medida da corrente.

Rs
X3

Sada

+ 3 X3 4 (a)

Rs

+ 4 - 3

(c)

X3

+ 3 X3 4 Spike

Cf

Rs

+ 4 - 3

Trafo de corrente (d)

(b)

Figura 11.8 Mtodos para medio da corrente pelo transistor O CI permite ainda um limitador de corrente, atravs de uma limitao do mximo valor do erro de tenso, cujo valor pode ser estabelecido pelo usurio, atravs do pino 1. Este mesmo pino, pela colocao de um par RC pode ser usado para partida suave. Uma funo de inibio do funcionamento do CI (impedindo a sadas dos pulsos) pode ser feita atravs do pino 16 (shutdown), por meio da aplicao de uma tenso superior a 350mV. Subtenso detectada, atravs da medida da tenso Vin (pino 15), inibindo a sada dos pulsos. Os transistores de sada podem fornecer 100mA contnuos ou 400mA de pico. A figura 11.9 mostra um conversor push-pull utilizando o UC1846. Note-se que no existe nenhuma implementao visando impedir o desbalanceamento de corrente entre os enrolamentos, o que levaria saturao do ncleo. Tal funo naturalmente realizada pela operao no modo corrente, pois, caso o ncleo entrasse em saturao, a corrente cresceria muito rapidamente, o que implicaria numa reduo na largura do pulso, diminuindo a tenso aplicada numa das polaridades.

http://www.dsce.fee.unicamp.br/~antenor

11-9

Fontes Chaveadas - Cap. 11

Circuitos Integrados Dedicados

J. A. Pomilio

Figura 11.9 Conversor push-pull usando o UC1846 11.6 GP605

O GP605 [11.2] utiliza modulao em freqncia ao invs de MLP. O pulso mantido com largura constante enquanto a freqncia varia dentro de uma faixa determinada por um capacitor (freqncia mnima) e por um resistor (freqncia mxima). A figura 11.10 mostra seu diagrama de blocos.
OLRD 2 7 4 OL 16 Sobrecarga Shutdown sncrono 12 Soft-start Vcc GND

RSD

Sobretenso Subtenso Remoto

Soft-start

UV/OV VCO R C Ton Seq.

15 13 14 11 9 8 10 FF 6 5 Out B GND Out A VCO Monoestvel 5V 3 Vref

Figura 11.10 Diagrama de blocos do GP605

http://www.dsce.fee.unicamp.br/~antenor

11-10

Fontes Chaveadas - Cap. 11

Circuitos Integrados Dedicados

J. A. Pomilio

A realimentao de tenso controla a freqncia do sinal nas duas sadas complementares, as quais tem capacidade de acionamento direto de MOSFETs. Estas sadas podem ser conectadas de modo a atuarem conjuntamente, fornecendo uma sada com o dobro da freqncia. A freqncia de operao vai at 2MHz. O CI inclui ainda funes auxiliares como partida suave, desligamento remoto, fonte interna de 5V, protees contra subtenso, sobre-tenso e sobre-carga, . Em caso de desligamento (comandado ou por sobre-carga) o sistema se reinicializa sozinho quando a causa da parada deixa de existir. O atraso na volta ao funcionamento determinado por um par RC conectado ao pino 2, o qual passa a atuar quando a sobre-carga (monitorada pelo pino 16) deixa de existir. A largura do pulso tambm determinada por um par RC conectado em paralelo e ligados ao pino 9. A durao do pulso deve ser tal que, na mxima freqncia de operao, seja possvel haver um tempo desligado mnimo de cerca de 300ns, necessrio para a correta operao do CI. O capacitor conectado ao pino 11 controla a mnima freqncia do VCO. J o resistor ligado ao pino 14 determina a mxima freqncia. Seu mnimo valor 10k. A partida lenta feita atravs de um capacitor conectado ao pino 12. A entrada do VCO projetada para utilizar diretamente um opto-acoplador cujo diodo esteja referenciado sada. A faixa de operao linear entre 1,1 e 6,5V. A proteo contra sub e sobre-tenso feita por um comparador com janela. Na ocorrncia de falha inibe-se a sada de pulsos, at que a falha cesse. Uma aplicao tpica em conversor ressonante (meia ponte), com carga em paralelo, mostrada na figura 11.11.

Figura 11.11 Conversor ressonante (meia-ponte) usando GP605

http://www.dsce.fee.unicamp.br/~antenor

11-11

Fontes Chaveadas - Cap. 11

Circuitos Integrados Dedicados

J. A. Pomilio

A partida feita aproveitando-se a prpria alimentao CC, a qual substituda atravs de um enrolamento auxiliar do transformador principal. R6 deve ser elevado o suficiente para produzir baixas perdas. O acionamento de um dos transistores feito diretamente, enquanto para o outro necessria isolao, o que feito por T3. A sobre-carga detectada por um transformador de corrente, conectado em srie com o primrio de T1. Do secundrio vai a informao para o pino 16. A referncia dada por uma fonte estabilizada e ajustvel (U4), sendo que o compensador implementado no potencial da sada. A informao transferida para o potencial da entrada pelo opto-acoplador, diretamente para a entrada do VCO. 11.7 Referncias bibliogrficas

[11.1] Linear/Switchmode Voltage Regulator Handbook, Motorola Inc., 4 Ed., 1989, USA [11.2] Product Catalog, Gennum Corporation, Canada, 1989.

http://www.dsce.fee.unicamp.br/~antenor

11-12