Álgebra de Boole –

Operações Básicas
1.Introdução

Como mencionado nas aulas anteriores, os sistemas lógicos digitais operam de

modo binário, onde cada intervalo predefinido do sinal de saída ou entrada (tensão
ou corrente), tem o valor 0 ou 1. Esta característica dos sistemas digitais nos permite
utilizar o que denominamos de álgebra booleana, como uma ferramenta de análise
e projeto de circuitos digitais.
A álgebra de Boole (ou booleana) foi desenvolvida pelo matemático inglês
George Boole em 1954, quando foi publicada na obra intitulada Uma investigação
das leis do pensamento. A álgebra booleana é uma ferramenta matemática
relativamente simples que nos permite descrever a relação entre as saídas de um
circuito lógico e suas entradas através de uma equação (expressão booleana).
Apesar de simples e muito útil no mundo digital, apenas em 1938 o engenheiro
americano Claude Elwood Shannon utilizou as teorias da álgebra de Boole para a
solução de problemas de circuitos de telefonia com relés, praticamente introduzindo
na área tecnológica o campo da eletrônica digital. Esse ramo da eletrônica emprega
em seus sistemas um pequeno grupo de circuitos básicos conhecidos como portas
lógicas, com as quais é possível implementar as expressões geradas pela álgebra
booleana.
A álgebra booleana possui três operações ou funções lógicas básicas, que serão
apresentadas nesta aula: OR (OU), AND (E) e NOT (NÃO).

2. Funções Lógicas

Nas funções lógicas, temos apenas dois estados distintos: o estado 0 (zero) e o
1 (um). Em um determinado sistema digital, o estado 0 pode representar qualquer
tensão dentro da faixa de 0 a 0,8V, enquanto o estado 1 pode representar qualquer
tensão no intervalo de 2 a 5V, sendo que o intervalo de 0,8 a 2V é considerado um
estado indefinido (e não deve ocorrer em situações normais, como será visto mais
futuramente no curso).
Ao longo desta disciplina, usaremos letras como símbolos para representar as
variáveis lógicas. Assim, a letra A poderá representar a entrada ou saída em um
circuito digital, e num determinado instante teremos A = 1 ou A = 0.
 2.1. Função OR (OU)

A função OR gera um resultado igual a 1 sempre que qualquer uma das

possíveis entradas for 1. Caso contrário, o resultado ou saída (X) é 0. A expressão
booleana para a função OR é: X = A + B (lê-se “X é igual a A ou B).
Já a porta OR é um circuito lógico com duas ou mais entradas, cuja saída é
igual à combinação OR das entradas. A tabela verdade, que é utilizada para
descrever as relações entre as entradas e saídas em um circuito lógico, é mostrada
na Figura 1 (a), para o caso de um circuito com duas entradas. Já a Figura 1 (b) mostra
o símbolo lógico utilizado para a porta OR.
Outra forma de assimilar o conceito da porta OR é por meio do circuito
elétrico mostrado na Figura 2, onde X representa uma lâmpada, que é ligada, caso
uma das duas chaves (A ou B), ou ambas, seja acionada (ou seja, assume o chamado
nível lógico 1). Em outras palavras, a porta OR opera de modo que sua saída terá
nível lógico ALTO se a entrada A ou B ou ambas forem nível lógico 1, enquanto a
saída terá nível lógico BAIXO apenas se todas as entradas forem nível 0. É evidente
que esta mesma ideia é estendida para quando houver mais de duas entradas.

Figura 1 – (a) Tabela verdade da função OR; e (b) símbolo para a porta OR

Figura 2 – Circuito elétrico associado à porta OR

Como um exemplo de uma aplicação da porta OR, a Figura 3 mostra um

sistema de alarme em uma indústria química. Neste sistema, os transdutores
convertem as grandezas medidas (temperatura ou pressão) no processo químico em
um valor de tensão proporcional VT ou VP. Este valor é então comparado um valor
de referência VTR ou VPR), que quando ultrapassado, envia o nível lógico 1 à saída do

2
comparador. Assim, caso a temperatura OU a pressão ultrapassem um valor
aceitável de referência, o alarme é acionado e o processo químico deve ser
interrompido. Este exemplo de aplicação real ficará mais claro na disciplina de
Automação, onde será possível implementar estas funções em Controladores
Lógicos Programáveis (CLP ou PLC, do inglês Programmable logic controller).

Figura 3 – Exemplo de aplicação de uma porta OR em sistema industrial

2.2. Função AND (E)

A função AND é similar à multiplicação, e sua expressão booleana é: X=A•B•C

(lê-se A e B e C). Perceba que o sinal (•) representa a operação booleana AND e não
uma multiplicação, apesar de ser similar. Muitas vezes, este sinal é omitido e a
expressão torna-se simplesmente: X=ABC.
A Figura 4(a) mostra, por meio da tabela verdade, o que acontece quando
duas entradas lógicas, A e B, são combinadas usando a operação AND para gerar a
saída x. Note que a saída será 1 somente quando A e B forem iguais a 1. Para
qualquer outro caso, a saída será 0. Já a Figura 4(b) ilustra o símbolo utilizado para
representar a porta AND.

Figura 4 – (a) Tabela verdade da função AND; e (b) símbolo para a porta AND

3
 Assim como na função OR, a AND também possui um circuito elétrico
associado, conforme ilustra a Figura 5. Note que neste caso, a lâmpada somente será
ligada se ambas as chaves estiverem fechadas (ou em nível lógico 1 ou ALTO),
enquanto a saída terá nível lógico BAIXO (ou zero), caso uma das chaves esteja em
nível BAIXO também.

Figura 5 – Circuito elétrico associado à porta AND

Exemplo 1: Determine a saída x da porta da Figura 6 para as formas de onda

de entrada A e B dadas. Tente fazer este exemplo antes de olhar a solução que está
no final desta aula.

Figura 6 – Referente ao Exemplo 1

2.3. Função NOT (NÃO)

A função NOT é aquela que inverte ou complementa o estado da variável de

entrada, ou seja, se a variável estiver em 0, a saída vai para 1, e se estiver em 1, a
saída vai para 0. Além disso, esta inversão pode ser realizada sobre uma única
entrada.
A expressão booleana é expressa da seguinte forma: 𝑋 = 𝐴̅ (lê-se “x é igual
a A negado” ou “x é igual ao complemento de A” ou informalmente “x é igual a A

4
barrado ou A barra”). A tabela verdade mostrada na Figura 7(a) esclarece um pouco
mais sobre a função NOT, enquanto a Figura 7(b) mostra o símbolo usado para a
porta, mais comumente conhecido como INVERSOR. A Figura 7(c) mostra como o
inversor afeta um sinal de entrada.
O circuito elétrico associado à esta função é mostrado na Figura 8, onde nota-
se que a lâmpada será ligada somente quando a chave A estiver aberta (nível zero).
Caso contrário, a lâmpada estará desligada, pois com a chave A em nível 1, a corrente
deixa de passar pela lâmpada.

Figura 7 – (a) Tabela verdade; (b) símbolo; e (c) exemplo de forma de onda da função NOT

Figura 8– Circuito elétrico associado à porta NOT

Além dessas três principais funções estudadas até aqui nesta aula, existem
outras que são derivadas delas e que serão abordadas nas seções a seguir.

2.4. Função NÃO E, NE ou NAND

Esta função é uma composição da função AND com a função NOT, ou seja, é
a função AND invertida. Sua função booleana é 𝑋 = 𝐴 ⋅ 𝐵, onde o traço indica que
temos a inversão do produto 𝐴 ⋅ 𝐵.
O símbolo para a porta NAND é mostrado na Figura 9(a) e é o mesmo que o
da porta AND, exceto pelo pequeno círculo na saída que indica a operação de
inversão e é equivalente ao circuito da Figura 9(b). A tabela verdade da porta NAND
é mostrada na Figura 9 (c).

5
 Figura 9 – (a) símbolo para aporta NAND; (b) circuito equivalente; e tabela verdade da
função NAND

2.5. Função NÃO OU, NOU ou NOR

Analogamente à função NAND, a função NOR é a composição da função NÃO

com a função OU, ou seja, a função NOR é o inverso da função OU. Sua expressão
booleana é representada da seguinte forma: 𝑋 = 𝐴 + 𝐵.
A Figura 10(a) ilustra o símbolo da função NOR e a Figura 10(b) traz seu
circuito equivalente. Já a Figura 10 (c) apresenta a tabela verdade, onde deixa claro
a inversão com a função OR.

Figura 10– (a) símbolo para aporta NOR; (b) circuito equivalente; e tabela verdade da função
NOR

6
 Anexo - Solução dos exemplos desta aula
Solução do Exemplo 1: Veja na figura abaixo a solução e note que a saída x
terá nível ALTO (1) somente quando A e B estiverem em nível ALTO ao mesmo
tempo. Da mesma forma, a saída x é zero (nível BAIXO) sempre que A ou B forem
zero em algum instante.

7
 Circuitos Lógicos e
Expressões Booleanas
1. Introdução

Todo circuito lógico executa uma expressão booleana e, por mais complexo
que seja, é formado pela interligação das portas lógicas básicas descritas na aula
anterior. Dessa forma, é possível obter a expressão booleana que é executada por
um circuito lógico qualquer.
Nesta aula, alguns exemplos utilizando as portas AND, OR, NOT, NOR e NAND
serão detalhados.

2. Expressões Booleanas Obtidas de Circuitos Lógicos

Considere o circuito da Figura 1, que possui 3 entradas (A, B e C) e uma única

saída (x). Utilizando as expressões booleanas para cada porta, podemos facilmente
determinar a expressão de saída.
Note que a saída da porta AND é dada por A∙B. Perceba agora que a saída da
porta AND é conectada em uma das entradas da porta OR e que dessa forma a saída
da porta OR será a combinação de suas duas entradas: A∙B e C. Consequentemente
a saída x é dada por: x = A∙B + C.

Figura 11 – Circuito Lógico e suas expressões booleanas

Sempre que houver uma operação AND e OR, a operação AND é realizada
primeiro, a menos que exista parênteses na expressão. Neste caso, a operação entre
parênteses é realizada primeiro. Assim, temos a mesma lógica que na álgebra
convencional. Para ilustrar, considere o circuito mostrado na Figura 2. Observe que
neste caso, o uso dos parênteses indica que a operação OR é realizada antes e, a
seguir, a operação AND.

Figura 12 – Exemplo de utilização de parênteses em um circuito lógico

8
 2.1. Circuitos com Inversores

Sempre que um INVERSOR estiver presente em um circuito lógico, a

expressão para a saída do INVERSOR é igual a expressão de entrada com uma barra
sobre ela, conforme pode ser observado na Figura 3.
Na Figura 3(a) somente a entrada A é invertida e por isso, na saída x, a barra
está somente sobre esta entrada. Já a Figura 3(b), o inversor está na saída da porta
OR, e por isso a expressão completa A+B está com a barra sobre ela.

Figura 13 – Circuitos com Inversores

Exemplo 1: Determine a saída x do circuito lógico mostrado na Figura 4, que

possui 4 entradas (A, B, C e D).
DICA: Encontre as saídas S1, S2, S3 e S4 nesta ordem. Lembrem-se dos
parênteses nas expressões, quando necessário. As respostas dos exemplos estão no
anexo no final desta aula.

Figura 14 – Circuito lógico referente ao Exemplo 1

Exemplo 2: Determine a saída x do circuito lógico mostrado na Figura 5.

Figura 15 - Circuito lógico referente ao Exemplo 2

9
 3. Avaliando as saídas dos circuitos lógicos

Muitas vezes, é interessante conhecer o nível lógico da saída para

determinada combinação da entrada. Este procedimento é importante,
principalmente, na detecção de erros. Em geral, ao analisar uma expressão
booleana, existem algumas regras que devem ser seguidas:
- Primeiro, realize as inversões dos termos simples;
- Em seguida, realize as operações dentro dos parênteses;
- Realize as operações AND antes das OR;
- Se uma expressão inteira tiver uma barra sobre, realize a operação indicada
pela expressão e, em seguida, inverta o resultado.
Por exemplo, se for desejado verificar a saída x para as entradas A = 0, B = 1,
C = 1 e D = 1. Neste caso, a solução passo a passo seria:

̅̅̅̅̅̅̅̅̅̅
𝑥 = 𝐴̅𝐵𝐶(𝐴 + 𝐷) = 0̅ . 1 . 1 . ̅̅̅̅̅̅̅̅̅̅
(0 + 1) = 1 . 1 . 1 . ̅̅̅̅̅̅̅̅̅̅
(0 + 1) = 1 . 1 . 1 . ̅̅̅̅
(1) = 1 . 1 . 1 . 0 = 0

Além de encontrar a saída para uma determinada combinação de entrada,

pode-se também determinar as saídas (inclusive as intermediárias de um circuito
lógico) para todas as combinações de entrada possíveis. Para isso, devemos recorrer
à tabela-verdade.
A Figura 6 (a) ilustra um circuito lógico e as suas saídas, denominadas u, v, w
e x, enquanto a Figura 6(b) traz a tabela verdade completa. É evidente que esta
tabela teve que ser construída passo a passo, iniciando pela saída u (que é
simplesmente o inverso da entrada A). Em seguida foram preenchidas as colunas v,
w e x, consecutivamente.

10
 Figura 16 – Análise de um circuito lógico usando tabela-verdade

Com essa tabela-verdade, é possível verificar o possível erro, caso a saída x

não esteja correta em determinado instante. O procedimento geral seria testar o
circuito em todas as combinações de entradas e assim verificar em qual saída
intermediária estava o erro para poder corrigir.

Exercício 1: Analise a operação do Exemplo 1, criando uma tabela verdade

que mostre o estado lógico em cada nó do circuito, ou seja, relacione as entradas A,
B, C e D, com as saídas S1, S2, S3, S4 e x.

4. Implementando Circuitos a partir de Expressões Booleanas

Em alguns casos será interessante obter o circuito lógico conhecendo-se

somente a expressão lógica booleana. Suponha que desejemos conhecer um
circuito cuja saída seja dada pela seguinte expressão booleana: 𝑦 = 𝐴𝐶 + 𝐵𝐶̄ +
𝐴̄𝐵𝐶. Tal expressão possui três termos conectados por uma expressão ou porta OR.
Isso nos leva ao primeiro esboço do circuito lógico, conforme ilustrado na Figura 7(a)
que traz a porta lógica OR de 3 entradas.

11
 Mas as três entradas da porta OR mostram um produto lógico AND, com
entradas com e sem inversores. A Figura 7(b) mostra estas novas 3 portas AND para
as entradas da porta OR, além de dois inversores.

Figura 17 – Circuito lógico a partir de uma expressão booleana

Exemplo 3: Desenhe o diagrama do circuito que implemente a expressão:

𝑥 = 𝐴𝐵 + 𝐵̄𝐶.
Solução: Esta expressão indica que os termos 𝐴𝐵e 𝐵̄𝐶 são entradas de uma
porta OR, e cada um destes termos pode ser gerado por uma porta AND. O resultado
é mostrado na Figura 8.

Figura 18 – Circuito lógico referente ao Exemplo 3.

Exercício 2: Desenhe o diagrama do circuito que implemente a expressão:

𝑥 = (𝐴 + 𝐵)(𝐵̄ + 𝐶) . Solução no anexo desta aula.

12
 Anexo - Solução dos exemplos e
exercícios desta aula
Solução do exemplo 1:

Solução do exemplo 2:

Solução do Exercício 1:

A B C D S1 S2 S3 S4 x
0 0 0 0 1 0 0 1 0
0 0 0 1 1 0 1 0 0
0 0 1 0 1 0 0 1 0
0 0 1 1 1 0 1 0 0
0 1 0 0 1 0 0 1 0
0 1 0 1 1 0 1 0 0
0 1 1 0 1 1 0 1 1
0 1 1 1 1 1 1 0 0
1 0 0 0 0 0 1 0 0
1 0 0 1 0 0 1 0 0
1 0 1 0 0 0 1 0 0
1 0 1 1 0 0 1 0 0
1 1 0 0 0 0 1 0 0
1 1 0 1 0 0 1 0 0
1 1 1 0 0 0 1 0 0
1 1 1 1 0 0 1 0 0

13
 Solução do Exercício 2:

Essa expressão mostra que os termos (𝐴 + 𝐵) 𝑒 (𝐵̅ + 𝐶) são entradas de

uma porta AND, e cada um deles é gerado por portas OR independentes. O
resultado é mostrado na figura abaixo.

14
 Teoremas Booleanos

1.Introdução

Na aula anterior, trabalhamos com circuitos lógicos sem nos preocuparmos

com simplificações. Na prática, porém, estes circuitos obtidos admitem geralmente
simplificações. Para isso, os teoremas booleanos serão fundamentais.

2. Teoremas Booleanos

Como vimos anteriormente, as variáveis booleanas são representadas através

de letras, podendo assumir apenas dois valores distintos: 0 ou 1.
O primeiro grupo de teoremas é apresentado na Figura 1. Em cada teorema,
x é uma variável lógica que pode ser 0 ou 1. Para cada teorema é apresentado um
circuito lógico que demonstra sua validade.

Figura 19 – Teoremas de uma única variável

Relembre as portas lógicas estudadas nas aulas anteriores e analise os oito

teoremas de uma única variável x apresentados na Figura 1. É fácil verificar cada um
deles.
Vale ressaltar que x pode também representar uma expressão que contém
mais de uma variável. Por exemplo, a expressão 𝐴𝐵 (𝐴𝐵) aplicada ao teorema (4),
𝑥 = 𝐴𝐵. Assim, podemos dizer que 𝐴𝐵 (𝐴𝐵) = 0. A mesma ideia pode ser aplicada
no uso de qualquer um desses teoremas.

15
 2.1. Teoremas com mais de uma variável
Os teoremas apresentados a seguir envolvem mais de uma variável:

(9) 𝑥+𝑦 =𝑦+𝑥

(10) 𝑥∙𝑦=𝑦∙𝑥
(11) 𝑥 + (𝑦 + 𝑧) = (𝑥 + 𝑦) + 𝑧
(12) 𝑥 ∙ (𝑦 ∙ 𝑧) = (𝑥 ∙ 𝑦) ∙ 𝑧
(13) 𝑥 ∙ (𝑦 + 𝑧) = 𝑥 ∙ 𝑦 + 𝑥 ∙ 𝑧
(14) 𝑥+𝑥∙𝑦 =𝑥
(15a) 𝑥 + 𝑥̅ ∙ 𝑦 = 𝑥 + 𝑦
(15b) 𝑥̅ + 𝑥 ∙ 𝑦 = 𝑥̅ + 𝑦

Os teoremas (9) e (10) são chamadas leis comutativas. Já os teoremas (11) e

(12) são chamadas leis associativas, enquanto o teorema (13) é a lei distributiva.
Neste último caso, nota-se que podemos colocar uma variável comum em evidência.
Além disso, os teoremas de (9) a (13) são fáceis de lembrar, pois são idênticos à
álgebra convencional.

Exemplo 1: Simplifique a expressão: 𝑦 = 𝐴𝐵𝐷 + 𝐴𝐵𝐷

Solução: Colocando-se em evidência as variáveis comuns, 𝐴𝐵, usando o
teorema (13), tem-se:𝑦 = 𝐴𝐵(𝐷 + 𝐷)
Usando o teorema (8), o termo em parênteses é equivalente a 1. Assim:
𝑦 = 𝐴𝐵 ⋅ 1 ou, usando o teorema (2): 𝑦 = 𝐴𝐵

Exemplo 2: Simplifique a expressão: 𝑧 = (𝐴 + 𝐵)(𝐴 + 𝐵)

A resposta deste exemplo está no anexo no final desta aula.

3. Teoremas de DeMorgan

Os teoremas do matemático DeMorgan são muito utilizados na prática, em

simplificações de expressões booleanas nas quais um produto ou soma de variáveis
aparecem barrados.

3.1. 1º Teorema de DeMorgan

O complemento da soma é igual ao produto dos complementos:

(16) ̅̅̅̅̅̅̅
(𝑥 + 𝑦) = 𝑥̅ ∙ 𝑦̅

Pode ainda ser estendido para mais de duas variáveis:

16
 ̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
(𝑥 + 𝑦 + 𝑤 + ⋯ + 𝑧) = 𝑥̅ ∙ 𝑦̅ ∙ 𝑤
̅ ∙ … ∙ 𝑧̅

3.2. 2º Teorema de DeMorgan

O complemento do produto é igual à soma dos complementos.

(17) ̅̅̅̅̅̅̅̅
(𝑥 ∙ 𝑦) = 𝑥̅ + 𝑦̅

Também pode ser estendido para mais de duas variáveis:

̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅̅
(𝑥 ∙ 𝑦 ∙ 𝑤 ∙ … ∙ 𝑧) = 𝑥̅ + 𝑦̅ + 𝑤
̅ + ⋯ + 𝑧̅

Exemplo 3: Simplifique a expressão 𝑧 = (𝐴 + 𝐶) ⋅ (𝐵 + 𝐷) para que tenha

apenas variáveis simples invertidas.
Solução: Usando o teorema (17), e considerando (𝐴 + 𝐶) como x e (𝐵 + 𝐷)
como y, temos:
𝑧 = (𝐴 + 𝐶) + (𝐵 + 𝐷)

Agora é possível simplificar os termos entre parênteses mais uma vez

utilizando o teorema de DeMorgan. Dessa forma, tem-se:

𝑧 = (𝐴̅ ⋅ 𝐶) + (𝐵 ⋅ 𝐷
̅)

Cancelando as duplas inversões, temos:

𝑧 = 𝐴𝐶 + 𝐵𝐷

4. Simbologia no padrão IEE para Portas Lógicas

Antes de encerrar esta aula, é importante deixar registrado que as portas

lógicas apresentadas até o momento possuem um padrão diferente, quando estão
no padrão IEEE (Instituto de Engenheiros Eletricistas e Eletrônicos, do inglês Institute
of Electrical and Electronic Engineers). E é este padrão que muitas vezes é
encontrado na programação de CLPs (Controladores Lógicos Programáveis), que
será foco de estudo em disciplinas posteriores a esta. A Figura 2 traz a relação entre
as portas lógicas tradicionais e as de padrão IEEE.

17
 Figura 20 – Símbolos lógicos-padrão: (a) tradicional; (b) IEEE

18
 Anexo - Solução dos Exemplos e Exercícios
desta aula
Solução do Exemplo 2:

A expressão pode ser expandida, multiplicando-se os termos:

𝑧 = 𝐴⋅𝐴+𝐴⋅𝐵+𝐵⋅𝐴+𝐵⋅𝐵

Aplicando agora o teorema (4), o termo 𝐴 ⋅ 𝐴 = 0 . Além disso, 𝐵 ⋅ 𝐵 = 𝐵

(teorema (13)). Assim:
𝑧 = 0 + 𝐴 ⋅ 𝐵 + 𝐵 ⋅ 𝐴 + 𝐵 = 𝐴𝐵 + 𝐴𝐵 + 𝐵

Colocando-se em evidência a variável B (teorema 13), temos:

𝑧 = 𝐵(𝐴 + 𝐴 + 1)

Finalmente, usando-se os teoremas (2) e (6), temos:

𝑧=𝐵

19
Circuitos Lógicos Combinacionais

1.Introdução

Nas aulas anteriores, estudamos o funcionamento de diversas portas lógicas

e usamos a álgebra booleana para descrever e analisar circuitos feitos a partir da
combinação de portas lógicas. Esses circuitos podem ser classificados como
combinacionais porque, em qualquer instante de tempo, o nível lógico da saída do
circuito depende da combinação dos níveis lógicos presentes nas entradas.
Portanto, estes circuitos não possuem a característica de memória. Estes circuitos
podem ser projetados de forma simples e uma das preocupações do projeto é a
simplificação dos circuitos, visando minimizar a quantidade de portas lógicas do
circuito. Dois métodos serão abordados para a simplificação: a álgebra de Boole e a
técnica de mapeamento (Mapa de Karnaugh).

2. Simplificação Algébrica de Expressões Booleanas

Até o momento, os circuitos lógicos foram tratados sem a preocupação da

simplificação, o que na prática deve ser realizado visando minimizar a quantidade
de portas lógicas do circuito. Utilizando os conceitos da álgebra de Boole já
estudados, é possível simplificar expressões e consequentemente circuitos.
Infelizmente, nem sempre é óbvio qual teorema deve ser aplicado para se obter o
resultado mais simplificado. Assim, as simplificações algébricas são, muitas vezes,
um processo de tentativa e erro. Entretanto, com a experiência, podem-se obter
resultados razoavelmente bons. Os exemplos a seguir deixaram o método mais
claro.

Exemplo 1: Simplifique o circuito lógico mostrado na Figura 1.

Fonte: Tocci, 2011.

Figura 21 – Circuito Lógico referente ao Exemplo 1

20
 Solução: O primeiro passo é determinar a expressão para a saída, usando a
metodologia apresentada nas aulas anteriores. O resultado é:

𝑧 = ABC + AB ̅̅̅̅
̅ ∙ (A
̅C̅)

Neste ponto, devemos utilizar os teoremas abordados para realizar as devidas

simplificações. Uma dica é iniciar quebrando todos os sinais de inversão possíveis
usando os teoremas de DeMorgan e então multiplicar todos os termos. Assim:

𝑧 ̅ + C̅ )
̅ ∙ (A
= ABC + AB [Teorema (17)]
̅ ∙ (A + C)
= ABC + AB [cancela inversões duplas]
̅A + AB
= ABC + AB ̅C [multiplica]
̅ + AB
= ABC + AB ̅C [A ∙ A = A]

Agora, com a expressão na forma de soma de produtos, devemos procurar

por variáveis comuns entre os termos, ou seja:

̅) + AB
𝑧 = AC ∙ (B + B ̅
̅
𝑧 = AC ∙ (1) + AB
𝑧 = AC + AB ̅

Este resultado não pode ser mais simplificado. A implementação do novo

circuito, após a simplificação, é mostrada na Figura 2.

Figura 22 – Circuito Lógico Simplificado referente ao Exemplo 1

̅C + ABC̅.
Exemplo 2: Simplifique a expressão 𝑧 = ABC + AB
Solução: Os primeiros dois termos na expressão têm o produto AB em
comum. Logo:

𝑧 = AB ∙ (C + C̅) + AB
̅C
= AB ∙ (1) + AB̅C
= AB + AB ̅C

Fatorando a variável A:

̅C)
𝑧 = A ∙ (B + B

Aplicando o teorema (15):

𝑧 = A ∙ (B + C)

21
 𝑧 = 𝐴𝐵 + 𝐴𝐶

Exemplo 3: Simplifique 𝑧 = 𝐴𝐶( 𝐴𝐵𝐷) + 𝐴𝐵𝐶𝐷 + 𝐴𝐵𝐶

Solução: A resposta deste exemplo está no anexo no final desta aula.

3. Projeto de Circuitos Lógicos Combinacionais

Quando o nível de saída desejado de um circuito lógico é dado para todas as

condições de entrada possíveis, pode-se apresentar todos os resultados em uma
tabela-verdade. O circuito resultante pode então ser implementado usando portas
lógicas. Mas é importante, em termos práticos de projeto, que este circuito seja o
mais simplificado possível.
Esses são os passos para o projeto de circuitos lógicos:
1. Analise o problema e construa a tabela-verdade;
2. Escreva o termo AND para cada saída igual a 1;
3. Escreva a expressão da soma de produtos para a saída;
4. Simplifique a expressão de saída, se possível;
5. Implemente o circuito final, com a expressão simplificada.

O exemplo a seguir ilustra o procedimento completo de projeto.

Exemplo 4: Projete um circuito lógico com três entradas A, B e C, cuja saída

será nível ALTO apenas quando a maioria das entradas for nível ALTO.
Solução:
Passo 1: Inicialmente devemos construir a tabela verdade com as opções de
entrada e definições de saída de acordo com as diretrizes do problema.
Passo 2: agora devemos escrever o termo AND para cada saída igual a 1. Estes
primeiros passos são ilustrados na Tabela-Verdade da Figura 3.

A B C x
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1 ̅ BC
A
1 0 0 0
1 0 1 1 ̅C
AB
1 1 0 1 ABC̅
1 1 1 1 ABC
Figura 23 – Tabela verdade do exemplo 4

Passo 3: Escrever a expressão da doma de produtos para a saída:

̅ BC + AB
𝑥=A ̅C + ABC̅ + ABC

22
 Passo 4: Simplificar a expressão de saída. Neste passo usaremos um novo
artifício de simplificação, que é acrescentando o termo ABC mais duas vezes, o que
não altera a expressão visto que ABC + ABC + ABC = ABC. Isso ajuda no agrupamento
de termos e simplificação. Assim:

̅BC + ABC + AB
𝑥=A ̅C + ABC + ABC̅ + ABC

Fatorando os termos apropriados:

̅ + A) + AC(B
𝑥 = BC(A ̅ + B) + AB(C̅ + C)

Visto que cada termo entre parênteses é igual a 1, temos, finalmente:

𝑥 = BC + AC + AB

Passo 5: Implementar o circuito lógico a partir da expressão final. Nota-se que

a soma de produtos nos leva a um grupo de portas AND ligadas por uma porta OR,
conforme ilustrado na Figura 4.

Figura 24 – Circuito Lógico implementado no Exemplo 4

Exemplo 5: A Figura 5 mostra um conversor analógico-digital que está

monitorando a tensão de uma bateria de 12 V de uma espaçonave em órbita. A saída
do conversor é um número binário de quatro bits, que corresponde à tensão da
bateria em degraus de 1 V, sendo A o mais significativo. As saídas binárias do
conversor são ligadas em um circuito digital que deve produzir nível ALTO sempre
que o valor binário for maior que 01102 = 610, ou seja, quando a tensão da bateria
for maior que 6 V. Projete este circuito lógico.

23
 Figura 25 – Exemplo 5

Solução: A resposta deste exemplo está no anexo no final desta aula. Tente
fazer antes de ver a resposta final. Tire dúvidas com o monitor/tutor.

24
 Anexo - Solução dos exemplos e exercícios desta
aula
Solução do exemplo 3:
Inicialmente use o Teorema de DeMorgan:

̅C(B
𝑧=A ̅+D
̅ + A) + A
̅ BC̅D
̅ + AB
̅C

Multiplicando-se os termos:

̅CA + A
𝑧=A ̅CB
̅+A
̅CD
̅+A
̅ BC̅D
̅ + AB
̅C

̅∙A=0
Visto que A

̅CB
𝑧=A ̅+A
̅CD
̅+A
̅ BC̅D
̅ + AB
̅C

Esta é a forma de soma de produtos desejada. Agora é procurar o maior

fator em comum. Assim:

̅C(A
𝑧=B ̅ + A) + A
̅D̅ (C + BC̅)

Sabendo que:

̅+A=1
A
e
C + BC̅ = C + B

Temos:

̅C + A
𝑧=B ̅D̅ (C + B)

Este mesmo resultado poderia ser obtido também com outras escolhas.

25
 Solução do exemplo 5:
A tabela verdade e o circuito final são mostrados nas figuras seguintes. A
simplificação da expressão não é uma tarefa fácil, mas fica como desafio.

26
 Simplificação de Circuitos Lógicos
Combinacionais pelo Mapa de Karnaugh
1.Introdução

Quando são utilizados os teoremas de Boole para simplificação de expressões

lógicas não se pode afirmar, em vários casos, que a equação resultante está na sua
forma minimizada. O Mapa de Karnaugh é um método gráfico usado para simplificar
totalmente uma equação lógica ou para converter uma tabela-verdade no circuito
lógico correspondente, de maneira simples, rápida e metódica.

2. Simplificação de Expressões Booleanas através dos Mapas de Veitch-

Karnaugh

O mapa de Karnaugh ou Mapa K, assim como uma tabela-verdade, é um meio

de mostrar a relação entre as entradas lógicas e saída desejada. A Figura 1 mostra
três exemplos de mapas K, para duas, três e quatro variáveis. Cada linha da tabela-
verdade possui uma região definida no mapa ou diagrama de Karnaugh. Essas
regiões são os locais onde devem ser colocados os valores que a expressão assume
(0 ou 1) nas diferentes possibilidades. Observe que de uma posição para outra no
mapa, apenas uma variável muda de estado.
A expressão simplificada para as saídas X pode ser encontrada combinando
adequadamente os quadros do mapa K que contêm 1. Este processo é denominado
agrupamento.
Os agrupamentos devem ser realizados considerando os grupos de 1s
adjacentes, que podem resultar em pares (dois 1s adjacentes), quadras (quatro 1s
adjacentes) ou octetos (oito 1s adjacentes). As simplificações resultantes são:
- Um termo isolado não admite simplificação;
- Um par elimina uma variável e seu complemento;
- Uma quadra elimina duas variáveis e seus complementos;
- Um octeto elimina três variáveis e seus complementos.
A Figura 2 ilustra o agrupamento de pares. A Figura 2(a) mostra um mapa que
contém um par de 1s adjacentes verticalmente; o primeiro representa 𝐴𝐵𝐶 e o
segundo, 𝐴𝐵𝐶. Observe que nesses dois termos a variável A aparece na forma
normal e complementada, enquanto B e 𝐶 aparecem inalteradas. Esses dois termos
podem ser agrupados resultando na eliminação de A. Isso é facilmente demonstrado
pelos teoremas estudados até o momento:

27
 𝑋 =A̅BC̅ + ABC̅
= BC̅(A
̅ + A)
= BC(1) = BC̅
̅

Esse mesmo princípio permanece válido para qualquer par de 1s adjacentes

na vertical ou horizontal. A Figura 2(b) mostra um exemplo de 1s agrupados na
horizontal. Outro exemplo é ilustrado na Figura 2(c), que mostra que num mapa K
as linhas superiores e inferiores são consideradas adjacentes, bem como as colunas
da esquerda e direita, conforme ilustra a Figura 2(d) ao formar o par que resulta em
𝐴𝐵𝐷.

28
Figura 26 – Mapas de Karnaugh e tabelas-verdade para (a) duas, (b) três e (c) quatro
variáveis

29
 Figura 27 – Exemplo de agrupamento de pares de 1s adjacentes e as simplificações
resultantes

2.1. Agrupamento de quadras e octetos

A Figura 3 mostra vários exemplos de quadras ou quartetos. Na parte (a)

desta figura, os quatro 1s são adjacentes verticalmente, e na parte (b),
horizontalmente. Na parte (c) ocorre um agrupamento formando um quadrado e
nas partes (d) e (e) agrupamento nas extremidades, como se o mapa pudesse ser
enrolado.
A Figura 4 traz vários exemplos de agrupamento de octetos (oito 1s
adjacentes). Perceba que o agrupamento dos oito quadros de 1s na Figura 4(a)
mostra apenas a variável B, pois ela é a única que se mantém inalterada nos oito
quadros. O raciocínio é o mesmo para os demais agrupamentos.
Da mesma forma que no agrupamento de pares, no quarteto e octeto os
termos resultantes conterão apenas as variáveis que não alteram a forma
considerando todos os 1s agrupados. Note ainda que no quarteto, duas variáveis
são eliminadas após o agrupamento, enquanto no octeto três variáveis são
descartadas.

30
Figura 28 – Exemplo de agrupamento de quartetos ou quadras

Figura 29 – Exemplo de agrupamento de octetos

31
 2.2. Procedimento Completo de Simplificação
Passos a serem seguidos no uso do método do mapa K:
• Passo 1: Construa o Mapa K e coloque os 1s nos quadros que
correspondem aos 1s na tabela verdade. Coloque 0s nos demais
quadros;
• Passo 2: Agrupe os 1s que não sejam adjacentes a quaisquer outros 1s
(isolados);
• Passo 3: Agrupe os 1s que são adjacentes a somente um outro 1;
• Passo 4: Agrupe qualquer octeto, mesmo que contenha alguns 1s que já
foram agrupados;
• Passo 5: Agrupe qualquer quarteto que contenha um ou mais 1s que
ainda não tenham sido agrupados;
• Passo 6: Agrupe quaisquer pares necessários para incluir 1s que ainda
não foram agrupados, certificando sempre em todos os passos de usar o
menor número possível de agrupamentos;
• Passo 7: Forme a soma OR de todos os termos gerados por cada grupo.

Exemplo 1: A Figura 5 mostra um mapa K obtido de uma tabela verdade de

quatro variáveis (passo 1). Use os passos 2 a 7 para reduzir o mapa a uma expressão
de soma de produtos.

Figura 30 – Referente ao Exemplo 1

Solução:
Passo 2: o quadrado 4 é o único que contém um 1 que não é adjacente a
qualquer outro (grupo 4);
Passo 3: o quadrado 15 é adjacente somente ao 11 (grupo 11, 15);
Passo 4: não há octetos;
Passo 5: os quadrados 6, 7, 10 e 11 formam um quarteto (grupo 6, 7, 10 e
11);
Passo 6: Todos os 1s já foram agrupados;
Passo 7: a expressão para a saída X está ilustrada na Figura 5.
A Figura 6 ilustra outros dois exemplos de mapa K já com as respostas.
Verifique os passos para uma melhor compreensão.

32
 Figura 31 – Exemplo de simplificações de dois mapas K

Exemplo 2: Use o mapa K para simplificar 𝑦 = 𝐴𝐵𝐶 + 𝐵𝐶 + 𝐴𝐵.

Solução: Neste caso, temos a expressão booleana e não a tabela verdade.

Assim, devemos preencher o mapa K de 3 variáveis tomando cada um dos termos
na expressão e colocando 1s nos quadrados correspondentes.
O primeiro termo, 𝐴𝐵𝐶 ,indica que um 1 deve ser colocado no quadrado 𝐴𝐵𝐶
do mapa, conforme Figura 7. O segundo e o terceiro termos indicam que um 1 deve
ser colocado em cada quadrado que contém no seu rótulo 𝐵𝐶 e 𝐴𝐵,
respectivamente. Todos os outros quadrados devem ser preenchidos com zeros. Em
seguida o mapa K pode ser simplificado de acordo com os passos. O resultado é
mostrado na Figura 7.

Figura 7 – Referente ao Exemplo 2

33
 2.3. Diagramas com Condições Irrelevantes

Alguns circuitos lógicos podem ser projetados de modo que existam certas
condições de entrada para as quais não existem níveis de saída especificados. Neste
caso teremos uma condição irrelevante, onde a saída pode assumir 0 ou 1,
indiferentemente. Na prática, essa condição ocorre principalmente pela
impossibilidade de a situação de entrada acontecer, como veremos no próximo
exemplo.
Para sua utilização nos mapas de Karnaugh, devemos, para cada situação
irrelevante, adotar 0 ou 1 de maneira que se obtenha o melhor agrupamento
possível e máxima simplificação. A Figura 8 ilustra um caso genérico, onde na parte
(a) da figura temos uma tabela verdade com duas condições irrelevantes, enquanto
parte (b) traz o mapa K utilizando x nas condições irrelevantes do problema. Neste
caso, fica evidente que a melhor escolha é mostrada na Figura 8(c), onde o mapa K
produziu um quarteto que pôde ser agrupado e gerar facilmente a saída z = A. Esta
decisão nem sempre é fácil, mas a prática o tornará um projetista experiente capaz
de tomar a melhor decisão nestes casos.

Figura 8 – Exemplo de Condições de Irrelevância

Exemplo 3: Vamos projetar um circuito lógico que controla uma porta de

elevador em um prédio de três andares. O circuito na Figura 9(a) tem quatro
entradas. M é um sinal lógico que indica quando o elevador está se movendo (M=1)
ou parado (M=0). F1, F2, e F3 são os sinais indicadores dos andares que são nível
ALTO (1) apenas quando o elevador estiver posicionado no determinado andar.
Assim, se estiver no terceiro andar, teremos: F1=F2=0, e F3=1. A saída do circuito é
o sinal ABRIR que é igual a 1 quando a porta estiver aberta e 0 quando a porta estiver
fechada. Podemos então preencher a tabela verdade de acordo com a Figura 9(b), e
de acordo com as seguintes observações:
Visto que o elevador não está em mais de um andar ao mesmo tempo,
apenas uma das entradas relativas aos andares pode ser nível ALTO em um dado
momento. Assim, pode-se colocar como condição de irrelevância x na coluna de
saída ABRIR para aqueles oito casos em que mais de uma entrada for nível 1;
Observando os demais casos, vemos que quando M=1 o elevador se move,
então a saída ABRIR tem que ser 0 (porta fechada). Quando M = 0 (elevador parado),

34
a porta só poderá estar aberta (ABRIR = 1) quando apenas uma das entradas for
igual a 1. Já no caso em que M=0, e F1=F2=F3=0, o elevador não estará alinhado em
nenhum dos andares, de forma que a porta deve estar fechada (ABRIR=0).
A partir dessas informações, é possível preencher o mapa K, Figura 9(c), e a
modificação das condições de irrelevância x para 0 ou 1, de acordo com a melhor
opção para a minimização da expressão de saída, mostrada na Figura 9(d). Verifique
que os agrupamentos feitos geram a expressão para a saída ABRIR mostrada.

Figura 9 – Figura referente ao Exemplo 3

35
 Circuitos Exclusive-OR e Exclusive-
NOR e Características Básicas de Cis
Digitais
1.Introdução
Dois circuitos lógicos especiais, que aparecem muitas vezes em sistemas
digitais, são os circuitos Exclusive-OR (Ou Exclusivo) e Exclusive-NOR (Não-Ou
Exclusivo).

2. Função Exclusive-OR
Esta função, abreviada como “EX-OR” ou “XOR”, apresenta saída com valor 1
quando as variáveis de entrada forem diferentes entre si. A notação algébrica que
representa a função OU Exclusivo é 𝑋 = 𝐴 ⊕ 𝐵, onde lê-se: “A Ou Exclusivo B”.
A Figura 1 (a) ilustra o circuito que efetivamente realiza a função XOR e sua
tabela verdade. A expressão de saída para este circuito é 𝑋 = 𝐴𝐵 + 𝐴𝐵. Esta
combinação particular de portas lógicas ocorre com frequência e é muito útil em
determinadas aplicações. Na verdade, o circuito EX-OR tem um símbolo próprio
mostrado na Figura 1(b), denominado porta XOR. Outro símbolo alternativo, no
padrão IEEE é mostrado na Figura 1(c).

Figura 1 – (a) Tabela verdade e circuito Ou Exclusivo; (b) símbolo tradicional da porta EX-OR;
(c) símbolo IEEE para a porta EX-OR

36
 Ao contrário de outros blocos lógicos, cada porta XOR tem apenas duas variáveis
de entrada.

3. Função Exclusive-NOR

Esta função, também conhecida como NOU-Exclusivo ou Coincidência, e

abreviado como “XNOR” opera de maneira completamente oposta ao circuito XOR.
Ela apresenta saída com valor 1 quando houver uma coincidência nos valores das
variáveis de entrada. A notação algébrica que representa a função XOR é 𝑋 =
𝐴 ⊕ 𝐵, onde lê-se: “A coincidência B”.
A Figura 2 (a) mostra um circuito XNOR acompanhado de sua tabela verdade.
A expressão de saída é 𝑋 = 𝐴𝐵 + 𝐴𝐵, que indica que x é 1 para dois casos: A=B=1
(termo AB) e A=B=0 (termo 𝐴𝐵). O circuito EX-NOR também tem um símbolo próprio
mostrado na Figura 2(b), denominado porta XNOR, que é o inverso da OU-Exclusivo.
Outro símbolo alternativo, no padrão IEEE é mostrado na Figura 1(c).

Figura 2 - (a) Tabela verdade e circuito Exclusive-NOR; (b) símbolo tradicional da porta EX-
NOR; (c) símbolo IEEE para a porta EX-NOR

Assim como ocorre no bloco lógico EX-OR, o circuito Coincidência ou EX-NOR

é definido apenas para 2 variáveis de entrada.

37
 Perceba ainda que ambas as funções EX-OR e EX-NOR são exemplos de casos
que não admitem simplificações no mapa de Karnaugh, pois suas equações
características estão minimizadas ao máximo. A Figura 3 ilustra os dois mapas K para
as duas funções mencionadas. Como pode ser observado, em cada diagrama
existem dois termos isolados que são, portanto, as próprias expressões de entrada.

Figura 3 – Mapa K para expressões (a) EX-OR e (b) E-NOR

Exemplo 1: Ao simplificar a expressão para a saída de um circuito lógico

combinacional, você pode encontrar operações XOR ou XNOR durante a fatoração.
Isso permite, muitas vezes, o uso de porta XOR ou XNOR na implementação do
circuito final. Para ilustrar, simplifique o circuito da Figura 4.

Figura 4 – Referente ao Exemplo 1

Solução: A expressão não simplificada obtida do circuito é:

𝑧 = 𝐴𝐵𝐶𝐷 + 𝐴𝐵𝐶𝐷 + 𝐴𝐷

Podemos fatorar AD a partir dos dois primeiros termos:

𝑧 = 𝐴𝐷(𝐵𝐶 + 𝐵𝐶) + 𝐴𝐷

38
 À primeira vista, é possível pensar que a expressão entre parênteses pode ser
substituída por 1. Porém, isso somente aconteceria se tivéssemos 𝐵𝐶 + 𝐵𝐶. No
entanto, você deve reconhecer a expressão entre parênteses como uma
combinação XNOR de B e C. Esse fato pode ser usado para implementar novamente
o circuito mostrado na Figura 5. Esse circuito é muito mais simples que o original,
visto que usa portas lógicas com menos entradas e dois INVERSORES foram
eliminados. Note ainda que o teorema de DeMorgan foi utilizado no último termo
ao se utilizar uma porta OR ao invés de AND.

Figura 5 – Solução do Exemplo 1

4. Circuitos Gerador e Verificador de Paridade

Como visto em aulas anteriores, um transmissor pode anexar um bit de

paridade em um conjunto de bits de dados antes de transmiti-lo ao receptor. Assim,
há a possibilidade de verificar erros no receptor. As portas Ou Exclusivo ou XOR são
ideais para testar a paridade, já que sua saída será ALTA só com número ÍMPAR de
entrada nível ALTO, e BAIXA se o número de 1s nas entradas for PAR.
Para melhor compreensão, a Figura 6(a) mostra um circuito de 4 entradas
contendo um gerador de paridade par (significa que determinado conjunto de bits
tem um número par de bits 1s). Este bit é transmitido ao receptor juntamente com
os bits originais. Já a Figura 6(b) ilustra um circuito de recepção contendo um circuito
verificador de paridade par, o qual gera uma saída de erro E. Note que uma única
porta XOR opera de tal modo que gera uma saída em nível 1, se o número de 1s nas
entradas for ímpar, e uma saída em nível 0, se o número de 1s nas entradas for par.

Exemplo 2: Determine a saída do gerador de paridade P mostrado na Figura

6(a) para cada um dos seguintes conjuntos de dados de entrada, D3D2D1D0: (a) 0111;
(b) 1001; (c) 0000; (d) 0100.

Solução: é fácil verificar que os resultados são: (a) 1; (b) 0; (c) 0 e (d) 1.
Observe que P gera nível 1 apenas quando o dado original contém um número ímpar
de 1s. Note que o número total de 1s enviados ao receptor (dado + paridade) será
sempre par.

39
 Exemplo 3: Determine as saídas do verificador de paridade da Figura 6(b)
para cada um dos conjuntos de dados enviados pelo transmissor a seguir:

P D3 D2 D1 D0
(a) 0 1 0 1 0
(b) 1 1 1 1 0
(c) 1 1 1 1 1
(d) 1 0 0 0 0

Solução: aplicando os bits dados no circuito, os resultados são: (a) E=0, (b)
E=0, (c) E=1, e (d) E=1. Observe que a saída gera nível 1 apenas quando um número
ímpar de 1s aparece nas entradas do verificador de paridade par. Isso indica que um
erro ocorreu, devido muito provavelmente a ruídos na transmissão.

Figura 6 – Portas XOR utilizadas para implementar (a) gerador de paridade e (b) um
verificador de paridade para um sistema que usa paridade par

5.Características Básicas de Circuitos Integrados Digitais

Circuitos Integrados (CIs) digitais são uma coleção de resistores, diodos e

transistores fabricados em um único pedaço de material semicondutor (geralmente
silício), denominado substrato, comumente conhecido como chip. O chip é
confinado em um encapsulamento protetor plástico ou cerâmico, a partir do qual

40
saem os pinos para a conexão do CI com outros dispositivos. Um dos tipos mais
comuns é o DIP (dual-in-line package) mostrado na Figura 7 (a), assim denominado
porque contém duas linhas em paralelo. Os pinos são numerados no sentido anti-
horário, quando o encapsulamento é visto de cima, a partir da marca de
identificação (entalhe ou ponto) situada em uma das extremidades do
encapsulamento, conforme pode ser visto na Figura 7(b).
As portas lógicas estudadas estão dentro destes chips. As principais famílias
deles é a TTL (lógica transistor-transistor) e a CMOS (complementar metal-óxido-
semicondutor). Para usar os Cis digitais, é necessário que se façam conexões
apropriadas aos seus pinos, sendo as mais importantes a alimentação corrente
contínua e terra.
Cada chip terá em seu interior portas lógicas convenientes a seu projeto.
Todas as informações de determinado chip podem ser encontradas na folha de
dados (ou datasheet) fornecido pelo fabricante. A Figura 8 mostra um exemplo de
um chip (o 7400), que possui em seu interior 4 portas NAND. Outros detalhes de
alimentação e limites de tensão e corrente podem ser encontrados na sua folha de
dados.

Figura 7 – Encapsulamento DIP (a) e sua vista superior (b)

Figura 8 – CI 7400

41