Disciplina: ELÔ DIG II

Prof. Francisco de Seixas

Email: francisco.seixas@prof.etevm.faetec.rj.gov.br

2023
"Ser ator ou atriz no teatro da vida não significa não falhar ou não
chorar, mas ter habilidades para refazer caminhos, coragem para
reconhecer erros, humildade para reconhecer nossas limitações e
força para deixar de ser aprisionado pelos pensamentos pessimistas
e emoções doentias". Augusto Cury em Seja Líder de Si Mesmo
 CIRCUITOS LÓGICOS

Você sabe o que significa os termos analógico e

digital?
Analógica
Entende-se por analógico toda variação contínua de uma
variável. Exemplo: Todas as grandezas físicas (velocidade ,
pressão , temperatura , tensão, corrente elétrica ) variam de
forma analógica, isto é, para se atingir um valor desejado de uma
grandeza qualquer é necessário que esta passe por todos os
valores intermediários de forma contínua .

Digital
Entende-se por digital toda variação discreta, ou seja, a
passagem de um valor a outro se dá em saltos. O gráfico abaixo
mostra uma variação digital.
 ALGEBRA BOOLEANA

A eletrônica digital tem como base fundamental de seu estudo,

a álgebra de Boole, onde os números representados na base
binária são atribuídos como valores das variáveis Booleanas.

A álgebra booleana tem como base três operações: E, OU e

Não, ou em inglês AND, OR e NOT, das quais derivam várias
outras. A partir destas três operações básicas é possível
implementar desde o mais simples circuito eletrônico até o
mais sofisticado computador digital.
Fundamentos

Variável Lógica ou Booleana

Chamamos de variável Booleana a uma variável que pode
assumir só duas condições (dois valores 1 ou 0). Um exemplo
de variável Booleana é uma chave, que só pode estar aberta ou
fechada, não existe outra condição.
Exemplo :
Uma lâmpada, que só pode estar acesa ou apagada. Em
eletrônica digital costumamos associar a uma variável Booleana
os símbolos “ 0 “ e “1 “aos estados que a variável pode assumir.

chave

Bateria

Chave variável A
Lâmpada Variável L
A partir daí, tem-se:
Chave aberta A =0
Chave fechada A =1
Lâmpada apagada L =0
Lâmpada Acesa L =1
 CIRCUITOS LÓGICOS BÁSICOS E; OU; NOT

Circuito lógico E – porta lógica E (AND)

A porta AND é projetada para que exista sinal alto (1) de saída
se, e somente se, existir em sinais altos (1) em todas as entradas.
Basta um sinal baixo (0) numa das entradas que a saída será igual a
um sinal baixo (0), independendo das outras entradas. A porta
lógica AND executa a função de multiplicação de duas ou mais
variáveis binárias.

Simbologia

Tabela Verdade

Circuito equivalente
Circuito Lógico OU – Porta Lógica OU (OR)
A função OR, é aquela que assume valor alto (1), quando pelo
menos uma variável de entrada for igual a 1. E assume valor
baixo(0) se, e somente se , todas as variáveis de entrada forem
baixas (0) .

Simbologia
Tabela Verdade

Circuito equivalente
Circuito Lógico Complementação – PORTA LÓGICA
NOT
Uma função lógica de grande importância é a conversão de um
nível lógico para outro, ou seja, a capacidade de converter um 1
em 0 e um 0 em 1. Essa conversão de um nível lógico para outro
é chamada de complementação, negação ou inversão (porta
lógica not).

Simbologia
Tabela Verdade

Circuito equivalente
Circuito Lógico NÃO E – Porta Lógica NAND

Simbologia
Tabela Verdade

Circuito equivalente
 Circuito Lógico NÃO OU – Porta Lógica NOR

Simbologia

Tabela Verdade

Circuito equivalente

Obs: A porta lógica NOR é, também, considerada uma porta

lógica universal.
PORTA LÓGICA OU EXCLUSIVO (OR EXCLUSIVE
EXOR)

A porta OU-EXCLUSIVO produz uma saída idêntica à porta OU,

com exceção de produzir um nível baixo (0) de saída, quando as
duas entradas forem iguais a um nível alto (1-1) ou iguais a um
nível baixo (0 – 0). Sua principal característica, portanto, é: para
duas entradas iguais (1 –1 ou 0 – 0), a saída é baixa (0). Para
entradas diferentes (1 – 0 ou 0 – 1), a saída é alta.
Representação:

Simbologia

Tabela Verdade

Circuito equivalente
Porta Exclusive-NOR (Não-Exclusiva ou circuito
coincidência)
Esta porta tem como função, fornecer 1 na saída somente quando
suas entradas forem iguais.

Representação:

Simbologia

Tabela Verdade

Circuito equivalente
 Resumo

A B AND NAND OR NOR EXOR EXNOR

0 0

0 1

1 0

1 1
 Teste de Auto Avaliação
1) Uma porta OR de 3 entradas pode ser obtida a partir de duas
portas OR de 2 entradas conforme mostra a figura abaixo.

Complete a tabela da verdade abaixo: (anote na coluna de saída

nível lógico 0 ou 1)
 2) Em uma porta EXOR com 2 entradas, em que condições
teremos nível 1 na saída?
Resposta : Somente quando as entradas forem diferente.
3) Complete a tabela da verdade para o circuito da figura abaixo.

Resposta: O diodo Led de saída só irá

acender quando todas as entradas
forem igual a 1.
4) Considerando-se o circuito da figura abaixo. Complete a tabela
abaixo e responda: Qual das entradas A, B, C devem ser mantidas
em nível 0 para manter a saída Y em nível lógico 0?

Resposta: Qualquer uma das entradas. A saída só será alta (1),

quando todas as entradas (ABC) forem altas (1).
5) Explique porque uma porta NOR é considerada universal.
Resposta: Porque a partir dela pode-se construir qualquer
função lógica.

6) Na construção de um circuito detector de igualdade, com

a função de identificar se todos os pares de bits em sua
entrada são iguais, podemos fazer uso da operação lógica:
(a) NOR
(b) OU
(c) AND
(d)
X EXNOR
(e) NAND
7) Qual dos circuitos abaixo satisfaz a condição de S=0 para
qualquer valor nas entradas de A, B e C.

X
d)
8)Na entrada de uma função lógica NÃO aplicamos o nível
lógico 0. A saída certamente será:
X 1;(c) Pode ser 0 ou 1;(d) Estará indefinida.
(a) 0; (b)

9)O circuito que realiza a operação lógica NÃO é denominado

(a) Porta lógica.
(b)
X Inversor.
(c) Amplificador digital.
(d) Amplificador analógico.

10)Se na entrada de uma porta NAND aplicarmos os níveis

lógicos 0 e 1, a saída será
(a) 0 ; (b)
X 1; (c) Pode ser 0 ou 1; (d) Estará indefinida.

11)Em qual das seguintes condições de entrada a saída de uma

porta OR será 0
(a)
X 0,0; (b) 0,1;(c) 1,0 ;(d) 1,1.
 12)Qual é o nome da função lógica em que obtemos uma saída 1
quando as entradas tiverem níveis lógicos diferentes, ou seja,
forem 0 e1 ou 1 e 0.
(a) NAND
(b) NOR
(c) AND
(d)
X Exclusive OR

13)Qual é a porta que pode ser utilizada para implementar

qualquer função lógica:
(a) Inversor (NÃO)
(b) AND
(c)
X NOR
(d) OR
 CIRCUITOS SEQUENCIAIS
Os circuitos digitais podem ser classificados em circuitos
combinacionais e sequenciais.
Os circuitos combinacionais, estudados até agora, apresentam
as saídas, única e exclusivamente, dependentes das variáveis de
entrada.

Os circuitos sequenciais têm as saídas dependentes das

variáveis de entrada e/ou de seus estados anteriores que
permanecem armazenados, sendo geralmente, operados sob o
comando de uma sequência de pulsos denominada de clock.
 Sinais de Clock
Há diversas situações em que os circuitos lógicos precisam operar
de maneira sincronizada.
Para esses casos, utiliza-se comumente um sinal especial de
controle e sincronia, que é denominado sinal de clock (relógio).
Um sinal de clock é caracterizado por uma variação regular entre
dois estados e é frequentemente representado como uma sequência
de pulsos retangulares (onda quadrada)
 O primeiro circuito sequencial que estudaremos é o FLIP-FLOP,
também chamado de multivibrador biestável por possuir dois
estados lógicos estáveis: 0 e 1. Este circuito é o elemento básico
dos circuitos registradores e contadores e tem como função
armazenar níveis lógicos temporariamente, ou seja, funciona
como um elemento de memória.

Os flip -flops podem ter vários tipos de configurações, porém,

todos eles apresentam duas saídas complementares chamadas Q
eQ.
CIRCUITO SEQUENCIAL SÍNCRONO
São aqueles que recebem pulsos que determinam o momento em
que uma transição deve ocorrer. Esses pulsos externos provêm de
um gerador externo ao circuito e são denominados pulsos de
relógio ou clock.

CIRCUITO SEQUENCIAL ASSÍNCRONO

São aqueles que não recebem nenhuma ação externa para operar.
Diagramas tempo
Como os sinais digitais válidos apresentam apenas
os valores lógicos baixo (Low) e alto (High) (bits ‘0’
e ‘1’ respectivamente), uma forma de onda digital
pode ser representada como no exemplo a seguir,
que apresenta um diagrama de tempo para um
circuito com duas portas inversoras. Esta é uma
representação simplificada, ou ideal, já que não são
considerados os tempos de subida (transição LH) e
de descida (transição HL) dos sinais, assim como
os atrasos de propagação das portas. Por isso, este
tipo de representação é chamada de diagrama
funcional.
No diagrama abaixo são considerados os atrasos de
propagação das portas.
No diagrama abaixo são considerados os atrasos de
propagação das portas e também os tempos de
subida e descida dos sinais. As transições de subida e
descida neste diagrama são representações
aproximadas de transições reais, já que as transições
reais não são lineares (uma reta) em toda a sua
extensão.
 Como deve aparecer na saída o trem de pulsos na figura ?
Observar que dois trens de pulsos estão sendo submetidos a uma
operação OU.

Resposta:
Latch RS Assíncrono (Básico)
Esta latch tem duas entradas denominadas reset (R) e set (S)
e é assíncrono porque o tempo necessário para a atualização
das saídas Q e Q depende apenas do atraso das portas lógicas
que constituem o seu circuito.

Símbolo Tabela verdade

Assumindo Q = 1

Assumindo Q = 0
 Assumindo Q = 1

Assumindo Q = 0
Se colocarmos nível lógico 1 nas duas entradas, teremos nível
lógico 0 nas duas saídas e isso é um erro lógico pois as saídas
são complementares.
Principais Desvantagens do Latch SR assíncrono
a) A saídas mudam imediatamente após as entradas mudarem
b) Quando as entradas estiverem em nível alto as saídas serão
indefinidas .
O primeiro caso é um problema lógico, pois as mudanças de
dados nas células serão casuais, não sendo possível controlar a
operação.
Qual é o tipo de multivibrador que é considerado elemento básico
de memória dos sistemas digitais?
X Biestável.
(a)
(b) Astável.
(c) Monoestável.
(d) Instável.
(e) Diferenciador.

Os multivibradores são classificados de acordo com o

número de estados estacionários do circuito, são eles astável
(não possui estados estáveis), monoestável (possui um estado
estável) e biestável (possui dois estados estáveis).
multivibrador pode permanecer no estado instável por um tempo
predeterminado, após o qual ele volta ao estado estável
automaticamente. Que multivibrador é esse?
(a) Biestável
(b) Astável
(c)
X Monoestável
(d) Flip-Flop
Obs.: É denominado Multivibrador Monoestável aquele que tem
um estado estável, no qual permanece indefinidamente, e um estado
instável, quando disparado.

Em um flip-flop (latch) do tipo RS básico(NOR) , quando as

entradas R e S estão em “1”, a saída é
(a) igual a “0”.
(b) igual a “1”.
(c) igual ao seu valor atual.
(d) estável.
(e)
X uma situação não permitida.
O relógio de um processador consiste em um dispositivo que tem
como finalidade sincronizar e cadenciar (controlar a velocidade) as
ações executadas por essa unidade. Em cada ciclo (intervalo de
tempo entre o início da subida/ descida de um pulso até o início de
sua descida/subida), uma ação é realizada pelo processador.
Se o intervalo de tempo entre duas ações consecutivas de um
processador é igual a 2 nanossegundos, qual será a sua frequência
em Gigahertz (GHz)?
(a) 5.
(b) 2.
(c) 0,5.
X
(d) 3.
(e) 4.
Em um LATCH SR do tipo básico, quando as entrada R assumir
nível lógico “1” e entrada S nível lógico “0”, a saída Q é
(a)
X igual a “0”.
(b) igual a “1”.
(c) igual ao seu valor atual.
(d) estável.
(e) uma situação não permitida
Os circuitos geradores de forma de ondas não lineares, designados
por Multivibradores podem apresentar várias configurações. Qual
é o tipo de multivibrador tem dois estados de saída possíveis,
ambos estáveis?
(a) Monoestável.
X Astável.
(b)
(c) operacional.
(d) Biestável.
(e) inversor.
 Aplicação para os Latches RS Assíncronos

Acionamento de alarme

Este circuito aciona um alarme, quando algo interrompe a recepção de luz no

fototransistor. Este alarme fica tocando indefinidamente, até que a chave SW1 seja
pressionada para ressetar o alarme.
•Instante t0: O fototransistor normalmente está conduzindo e a chave está fechada,
então as entradas S e R estão, normalmente, com valor 0 e 0, respectivamente. Isto
mantém a saída Q em zero, e o alarme, desligado.
•Instante t1: Ao ocorrer a interrupção da luz, na base do fototransistor, este abre, a
entrada S passa para o estado 1 e a saída Q, para 1, acionando o alarme.
•Instante t2: A abertura da chave seta a entrada R, e com a luz incidindo no
fototransistor, levam a saída Q para 0.
•Instante t3: Quando a chave for solta (fechada), S e R voltam para 0 e a saída Q, para
0 , indefinidamente.
É quase impossível obter um contato perfeito em uma chave
mecânica, devido ao fenômeno chamado “bounce” (vibração).
Um latch pode ser usado para fazer um circuito “debouncer”.

Problema

Soluçãoo
Latch RS Síncrono
Esta Latch apresenta, além das entradas reset e set, uma
terceira entrada denominada CK que, através de um sinal
externo chamado pulso de enable (relógio), determina o
instante de atualização das saídas Q e Q .

Neste circuito, quando a entrada EN está em nível lógico 0,

as saídas Q e Q permanecem inalteradas independente das
variações das entradas R e S.
A entrada EN inibe as entradas R e S. Quando a entrada EN
está em nível 1, as entradas R e S podem, juntamente com
as saídas Q e Q , definir estas saídas no instante futuro.

Precisamos de circuitos síncronos principalmente quando

temos vários deles operando em conjunto. Para que todos
mudem de estado simultaneamente temos que ter um sinal de
sincronismo.
 Exemplo: Dado as formas de onda das entradas, determine
a forma de onda do sinal de saída de uma Latch RS
Síncrono abaixo.

Para a determinação da forma de onda devemos seguir a tabela

verdade da Latch considerando o pulso de EN, isto é, quando o
Enable(EN) for 0 a entrada permanece no seu último estado.
A única diferença entre esses dois circuitos é que o segundo tem
um inversor na entrada de clock e isso faz com que ele só esteja
habilitado para mudar de estado quando esta entrada de estiver em
nível lógico zero.
Latch Tipo D
Seria muito conveniente se pudéssemos mudar o estado do latch
usando apenas um sinal de controle.
Para conseguirmos isso basta associarmos um inversor entre as
entradas do Latch RS Síncrono, conforme mostra o esquema
abaixo. O circuito com esta configuração será chamado de Latch
tipo D e também é apresentado em duas versões, conforme a
sensibilidade do sinal de Clock.
 Flip‐flops com clock de transição

Tem uma entrada de clock, disparada por borda (ativada pela

transição do sinal de clock)
• Entradas de controle, que não terão efeito sobre a saída Q até
que uma transição ocorra.
Nos circuitos anteriores mostra claramente que apesar do latch
armazenar um bit, mantém as suas saídas alterando os níveis durante
todo tempo em que há a habilitação do sinal de clock. Este fato pode
causar problemas em circuitos de grande velocidade. Determinados
circuitos não funcionam por causa deste fato e outros funcionam muito
lento, pois precisamos de um longo tempo de estabilização de um bit
para outro. A solução deste problema aconteceu com a associação
mestre-escravo de dois latches, sendo que um deles é sensível um nível
lógico e o outro sensível ao nível lógico complementar. Este circuito se
chama Flip-Flop.
Como o segundo latch é escravo do primeiro, teremos o
armazenamento de um novo dado somente quando houver a
transição da habilitação (sinal de Clock) de nível lógico zero
para nível lógico um. Esta transição de nível do sinal do
clock se chama Borda de Subida.
 Flip-Flop RS Sensível à Borda de Descida.

A tabela verdade destes circuitos é a mesma do Latch RS Sensível ao nível.

A única diferença entre eles é que um é sensível ao nível e o outro sensível
à borda do sinal de clock.
 FLIP-FLOP TIPO JK
Esse tipo de flip-flop é considerado um FF universal, porque
outros tipos de FF podem ser construídos a partir dele. O FF JK
veio aprimorar o funcionamento do FF SR, interpretando a
condição S=R=1 como comando de inversão. Assim, é
considerado um FF ideal para fins de contagem.

Este flip-flop tem como uma característica muito interessante: o

fato de suas saídas se atualizarem somente na descida do pulso de
clock, sendo, por isso chamado de sensível a transição negativa
ou borda de descida.
Flip-Flop JK Mestre-Escravo com entrada Preset e Clear

O flip-flop JK Mestre-Escravo pode ser melhorado introduzindo-

se duas entradas muito úteis, o Preset (PR) e o Clear (CL).
Estas entradas atuam diretamente nas saídas Q e Q
independente do pulso de clock e dos níveis lógicos das entradas
J e K.
As entradas PR e CL são ativas em nível lógico 0 e têm a
função de forçar a saída Q para 1 (preset ativo) ou para 0
(clear ativo).
Com as entradas preset e clear desativadas (PR= CL =1), o
flip-flop funciona normalmente.
Exemplo: Determine a forma de onda de saída do flip-flop
JK mestre escravo a partir das entradas com as formas de
ondas abaixo:
Flip-Flop D
O flip-flop D é um flip-flop JK mestre-escravo com um
inversor entre suas entradas.

Deste modo, temos J=K , ou seja:

· Se D=0, então J=0 e K=1 (reset ativado) e, portanto, as saídas
futuras do flip –flop serão QF=0 e QF =1;
· Se D=1, então J=1 e K=0 (set ativado) e, portanto, as saídas
futuras do flip –flop serão QF=1 e QF =0.

Concluímos que após o pulso de clock, o flip-flop apenas

armazenará o valor da entrada D, sendo por isso chamado de
latch (memória).
Exemplo: Determine a forma de onda de saída do flip-flop D
a partir das entradas com as formas de ondas abaixo:

Para determinar a forma de onda de saída, deve-se considerar a

atuação das entradas preset e clear em qualquer instante e o
sinal D somente na descida de clock.
FLIP-FLOP TIPO T
É um FF utilizado apenas para chaveamento. Como a operação
chave é amplamente utilizada em circuitos sequenciais ele é muito
utilizado.

Podemos concluir que: Se a entrada T estiver em estado alto

(1), o FF muda (toggle) o estado de saída, sempre que a entrada
de clock sofre uma modificação (transição do nível alto para o
nível baixo). Se a entrada T for baixa, o FF mantém o valor
anterior de saída.
CONTADOR
A capacidade de contar é uma operação fundamental.
Portanto os contadores são importantes circuitos lógicos
digitais sequenciais, cuja temporização é obviamente
importante e porque eles necessitam de uma característica de
memória.
TIPOS DE CONTADORES
a) Tipo de controle
-
ASSÍNCRONO
-
SÍNCRONO

b) Tipo de contagem
-
Crescente
-
Decrescente

c) Tipo de código
-
Decimal
-
Hexadecimal
-
outros
 Os contadores assíncronos são também chamados de série,
porque cada FF é acionado pelo FF anterior, e, desse modo, o
contador tem um tempo de ativação cumulativo (acumulação).
 Contador Binário de Módulo Arbitrário Assíncrono

Usando como base o circuito anterior, podemos construir

contadores binários com qualquer módulo de contagem, basta
associarmos um arranjo lógico que seja capaz de identificar
quando ultrapassarmos o último número da contagem e então
resetar o circuito para que tudo comece de novo.
Registrador de Deslocamento
Este circuito é construído por Flip-Flops associados de maneira que
o bit armazenado em um será transferido para outro a cada borda de
clock, provocando assim um deslocamento dos valores
armazenados.
O exemplo abaixo ilustra um registrador de deslocamento
construído com os Flip-Flops tipo D. Na verdade esses registradores
podem ser construídos qualquer Flip-Flop.
 Contador em Anel

Um contador em anel tem como base o registrador de

deslocamento. A diferença é a interligação de saída com a
entrada. Desta forma os bits ficarão circulando indefinidamente
neste dispositivo.
1. Qual a função do estado interno em um circuito sequencial?
R.: Realimentar as saídas do circuito sequencial às suas entradas, resultando
no armazenamento do estado anterior das saídas, que influenciam nos valores
das entradas e consequentemente no estado futuro da mesmas saídas.

2. Qual a diferença entre um circuito combinacional e um circuito sequencial?

R.: O circuito combinacional modifica os valores das suas saídas conforme
os valores das entradas e no circuito sequencial o valor das saídas depende
dos valores das entradas e do valor anterior das mesmas saídas.

3. Cite uma função do flip-flop.

R.: Armazenamento do valor de um bit.

4. Como o flip-flop armazena uma informação?

R.: Através do estado interno, ou seja, da realimentação de suas saídas.

5. Por que o flip-flop também é chamado de biestável?

R.: Porque suas saídas se mantém somente em dois valores possíveis: nível
lógico alto (“1”) ou nível lógico baixo (“0”).
6. Qual as funções das entradas “R” e “S” em um flip-flop RS?
R.: Modificar ou não os valores das saídas Q e Q.

7. Qual combinação de valores nas entradas SET e RESET de um

flip-flop RS é proibida?
R.: Nível lógico baixo (“1”) nas duas entradas ao mesmo tempo.
8. O que acontece com as saídas de um flip-flop RS quando as
entradas SET e RESET estiverem no nível lógico baixo?
R.: Os valores em suas saídas (Q e Q) não são modificados.
9)Um engenheiro eletrônico está fazendo um circuito periférico de
microcontrolador. O circuito deverá ser pendurado no barramento
do microcontrolador, receber uma informação digital e ficar
memorizando essa informação até que o microcontrolador envie
outra informação em substituição. O sinal de saída desse circuito
será usado em um alarme. O tipo de elemento lógico que se usa
como base para esse tipo de circuito é:
(A)
X Flip-flop tipo D;
(B) Flip-flop tipo T;
(C) Flip-flop tipo RS;
(D) Schmidt trigger;
(E) Demultiplex.
10) Observe a figura a seguir

O flip-flop tipo T acima é obtido a partir de um flip- flop

(a) RS com clock, preset e clear ativados em 1.

(b) RS mestre-escravo com as entradas S e R abertas.
(c) JK com clock, preset e clear ativados em 1.
(d) JK mestre-escravo com a entrada K invertida em relação a entrada J.
(e) JK mestre-escravo com as entradas J e K curto-circuitadas.
X
11) Observe a figura a seguir

O flip-flop tipo D acima é obtido a partir de um flip- flop

(a) RS com clock, preset e clear ativados em 1.

(b) RS mestre-escravo com as entradas S e R abertas.
(c) JK com clock, preset e clear ativados em 1.
(d)
X JK mestre-escravo com a entrada K invertida em relação a entrada J.
(e) JK mestre-escravo com as entradas J e K curto-circuitadas.
12) Um flip-flop tipo D apresenta sinal de entrada (ENT) e
disparo de clock (CLK) na subida (borda positiva). As formas
de onda são mostradas abaixo. Qual a sequência de estados
(ABCDEF) do sinal de saída Q ?

(a) 110010
(b) 001001
(c)
X 001101
(d) 111101
(e) 001100
13) Os circuitos geradores de forma de ondas não lineares,
designados por Multivibradores podem apresentar várias
configurações. Qual é o tipo de multivibrador tem dois estados de
saída possíveis, ambos estáveis?
(a) Monoestável.
X Astável.
(b)
(c) operacional.
(d) Biestável.
(e) inversor.
14)
15) O circuito deste item os integrados são do tipo “FF-JK-MS (Mestres-
Escravos)”, com mudanças de estado nas transições negativas dos pulsos
de relógio (CK), e com as entradas “J” e “K” ligadas ao nível lógico (1).

=1 =0 =1
Peso 1 peso 2 peso 4

Considere o estado inicial das saídas Q0, Q1 e Q2 zero. Após o

quinto pulso do relógio, as saídas Q 0, Q1 e Q2 terão os níveis
lógicos:
(a) Q0=1, Q1=1 e Q2=0;
(b) Q0=0, Q1=0 e Q2=1;
(c)
X Q0=1, Q1=0 e Q2=1;
(d) Q0=1, Q1=0 e Q2=0;
(e) Q0=0, Q1=1 e Q2=1.
"Temos um Judas Scariot escondido nos recônditos do nosso
ser, uns traem seus filhos com um pouco mais de horas
trabalhadas, outros traem sua saúde chafurdando na lama das
suas preocupações, há ainda outros traem seu sono entrando na
internet madrugada afora".
Augusto Cury em O Vendedor de Sonhos