ARQUITETURA E ORGANIZAO DE COMPUTADORES ARQUITETURAS RISC E CISC

Prof. Dr. Daniel Caetano 2012 - 1

Objetivos
Conhecer as premissas da Arquitetura CISC Conhecer as premissas da Arquitetura RISC Compreender as diferenas entre RISC e CISC Lembretes:
AV2!

Material de Estudo
Material Notas de Aula Apresentao Material Didtico Biblioteca Virtual Acesso ao Material http://www.caetano.eng.br/aulas/aoc/ (Aula 14) http://www.caetano.eng.br/aulas/aoc/ (Aula 14) Arquitetura e Organizao de Computadores, pginas 477 a 524

INTRODUO

Introduo
At fim da dcada de 1970...
Memrias muito lentas Ler instrues era lento Criar instrues que faziam vrias coisas ao mesmo tempo Operaes complexas com menos bytes

Mais para a frente...

Instrues complexas so pouco usadas Processador ficava mais lento, em geral... ...porque complexo implementar pipeline

Introduo
Com o aumento da velocidade das memrias...
O ganho com as instrues complexas se perdeu

CISC Complex Instruction Set Computer

Instrues Complexas

RISC Reduced Instruction Set Computer

Instrues Simples

ARQUITETURA CISC

Arquitetura CISC
Nos primrdios, gargalo era acesso a memria No h como evitar: busca de instruo Soluo: reduzir a busca de instrues
Realizando muitas tarefas com uma nica instruo Exemplo... cpia de dados de uma regio para a outra da memria

Arquitetura CISC
Cpia de 0x500 bytes da posio 0x1000 para a posio 0x2000, com instrues simples:

Funciona, mas... Arquitetura CISC

8 bytes de instrues e Cpia de 0x500 bytes dados 2 bytes de da posio 0x1000 para a posio 0x2000, com instrues simples: no processo da cpia

Arquitetura CISC instruo Que tal uma Cpia de que faz cpia? 0x500 bytes da posio 0x1000 para
a posio 0x2000, com instrues simples:

Arquitetura CISC
Cpia de 0x500 bytes da posio 0x1000 para a posio 0x2000, com instruo complexa

Arquitetura CISCinstruo Uma nica

2 bytesbytes da posio 0x1000 para de instruo Cpia de 0x500 Reduo de 80%! a posio 0x2000, com instruo complexa

Arquitetura CISC
Mas essas instrues complexas so comuns?
1. 2. 3. 4. 5. 6. Atribuo: Comparao/If: Chamadas de Funo: Loops: Saltos Simples: Outras Operaes: 47% 23% 15% 6% 3% 7%

Ganhos com operaes complexas...

Limitados!

Arquitetura CISC
Ciclo de Instruo CISC

Difcil implementar no pipeline!

Busca Instr.

Busca Dado

Arm. Dado

Dec. Instr.

Exec.

Ver. IRQ

Calc. End. Instr.

Calc. End. Dado

Calc. End. Dado

Proc. IRQ

ARQUITETURA RISC

Arquitetura RISC
Aumento do desempenho das memrias
Otimizar instrues mais comuns Atribuies, comparaes, saltos...

CPUs mais simples e mais rpidas Acesso memria: apenas load e store
Reduz a interdependncia das instrues Facilita superpipeline

Arquitetura RISC
5 Caractersticas RISC marcantes
Instrues de tamanho fixo
Uma palavra 16, 32, 64 bits...

Execuo em UM ciclo de clock Processamento apenas em registradores

Nada de ADD A,10

No h endereamentos complexos
Nada de registradores de ndice como LD A,(IX+10)

Grande nmero de registradores gerais

Usualmente no h registradores especficos Nomeados de R1 a Rnn

Arquitetura RISC
Ciclo de Instruo RISC Instrues Gerais

Busca Instr.

Dec. Instr.

Busca Dado

Exec.

Arm. Dado

Calc. End. Instr.

Ver. IRQ

Proc. IRQ

DESEMPENHO

CISC x RISC
Complexidade

CISC x RISC
Clculo de Speedup

S: Speedup Ts: Tempo Sem otimizao (CISC) Tc: Tempo Com otimizao (RISC)

CISC x RISC
Clculo dos Tempos de Processamento

T: Tempo de Processamento NI: Nmero de Instrues CPI: Ciclos de clock Por Instruo P: Perodo (tempo de cada ciclo) P = 1 / frequencia

CISC x RISC
Tomemos processadores de 3.57MHz
Perodo de aprox. 280ns CPI do CISC: 10 ciclos por instruo CPI do RISC: 1 ciclo por instruo

Exemplo:
Cdigo CISC com 1283 instrues Cdigo RISC equivalente com 10243 instrues

Tcisc = 1.283 * 10 * 280ns = 3.592.400ns Trisc = 10.243 * 1 * 280ns = 2.868.040ns

CISC x RISC
Tcisc = 1.283 * 10 * 280ns = 3.592.400ns Trisc = 10.243 * 1 * 280ns = 2.868.040ns Speedup
S = 100 * (Tcisc Trisc) / Trisc

S = 25,3% Pouco! Mas...

CPU RISC menor, gasta menos e mais barata possvel aceler-la mais, facilmente!

CISC x RISC
RISC mais eficiente: consenso 8086/88 eram CISC... Mudar para RISC e permanecer compatvel?
Sim! Controle Microprogramado!
UC MicroProgramada (CISC)

Assembly x86 (CISC)

Microprograma (RISC)

UC RISC

ULA RISC

CONCLUSES

Resumo
A arquitetura CISC era dominante inicialmente Com a melhoria das memrias, as vantagens da CISC se perderam Uma vez que RISC facilita a melhoria das CPUs, ela a base de todas as CPUs modernas TAREFA
AV2

Prxima Aula

PERGUNTAS?

BOM DESCANSO A TODOS!