ARQUITETURA E

ORGANIZAÇÃO DE
COMPUTADORES
AULA 3 – ARQUITETURA DO CONJUNTO DE INSTRUÇÕES E E
CONCEITOS SOBRE CICLOS E BARRAMENTOS
DOCENTE RESPONSÁVEL: Prof. MSc. Eng. Enio José Bolognini
UNIÃO DAS FACULDADES DOS GRANDES LAGOS - UNILAGO
ENGENHARIA ELÉTRICA - ENGELET
 EMENTA

 Componentes de computadores. Medidas de desempenho.

Organização da memória. Arquitetura do conjunto de instruções.
Modos de endereçamento. Linguagem de montagem. Implementação
do caminho de dados de processadores. Parte operativa. Parte de
controle. Aritmética computacional. Pipeline, memória cache,
memória virtual, arquiteturas superescalares, arquiteturas paralelas.

PRIMEIRO SEMETRE - 2019 - PROF. MSC. ENG. ENIO JOSÉ BOLOGNINI 2

 AULA 3 – ARQUITETURA DO CONJUNTO DE
INSTRUÇÕES E CONCEITOS SOBRE CICLOS E
BARRAMENTOS

 ARQUITETURA DE CONJUNTO DE INSTRUÇÕES:

 UCP;
 TIPOS DE INSTRUÇÕES;
 ISA;
 ARQUITETURAS CISC E RISC.

 RESUMO SOBRE HARDWARE:

 BARRAMENTOS;
 CICLOS;
 CONJUNTOS;
 INSTRUÇÕES.
PRIMEIRO SEMETRE - 2019 - PROF. MSC. ENG. ENIO JOSÉ BOLOGNINI 3
 UNIDADE CENTRAL DE
PROCESSAMENTO: UCP OU CPU
(INGLÊS)

 A Unidade Central de Processamento - UCP (em inglês,

Central Processing Unity - CPU) é a responsável pelo
processamento e execução dos programas armazenados na
MP.

 As funções da UCP são: executar as instruções e controlar

as operações no computador, instruídas por um sistema
operacional.
 UCP - DIVISÃO

■ A UCP é composta de duas partes:

■ UAL - Unidade Aritmética e Lógica - tem por função a efetiva
execução das instruções.
 UCP - DIVISÃO

 UC - Unidade de Controle: tem por funções

a busca, interpretação e controle de execução
das instruções, e o controle dos demais
componentes do computador
 UC - COMO  Diagrama esquemático de uma UCP:
AFINAL
FUNCIONA A
UCP?
 ARQUITETURA INTERNA DA UCP
(STALLINGS)
■ Willian Stallings no seu livre (Arquitetura e Organização de
Computadores) define o projeto de um computador dessa maneira:
 UCP - CONTINUADO
■ Registradores Importantes na UCP:
 CI Contador de Instruções (em inglês: PC - Program Counter)
- armazena o endereço da próxima instrução a ser executada - tem sempre o
mesmo tamanho do REM.

 RI Registrador de Instrução (em inglês: IR - Instruction

Register) - armazena a instrução a ser executada.

 ACC Acumulador (em inglês:ACC - Accumulator) - armazena os

dados (de entrada e resultados) para as operações na UAL; o acumulador é
um dos principais elementos que definem o tamanho da palavra do
computador - o tamanho da palavra é igual ao tamanho do acumulador.
 UCP - INSTRUÇÕES

 Para que um programa possa ser executado por um

computador, ele precisa ser constituído de uma série de
instruções de máquina e estar armazenado em células
sucessivas na memória principal.

 A UCP é responsável pela execução das instruções que estão na

memória.
EXECUÇÃO DE PROGRAMAS

■ Quem executa um programa é o hardware e o que ele

espera encontrar é um programa em linguagem de máquina
(uma sequência de instruções de máquina em código
binário).

■ A linguagem de máquina é composta de códigos binários,

representando instruções, endereços e dados e está
totalmente vinculada ao conjunto ("set") de instruções da
máquina.
EXECUÇÃO DE PROGRAMAS

 Um ser humano usa seu conhecimento e inteligência para traduzir

uma tarefa complexa (tal como, por exemplo, a tarefa de buscar uma
pasta num arquivo) numa série de passos elementares (identificar o
móvel e gaveta onde está a pasta, andar até o móvel, abrir a gaveta,
encontrar a pasta, retirar a pasta e fechar a gaveta).

 Para o computador, uma instrução precisa ser detalhada, dividida em

pequenas etapas de operações, que são dependentes do conjunto de
instruções do computador e individualmente executáveis.
EXECUÇÃO DE PROGRAMAS

■ Fazendo um paralelo com linguagens de alto nível, o

programa elaborado pelo programador (o código-fonte,
composto de instruções complexas) precisa ser "traduzido"
em pequenas operações elementares (primitivas) executáveis
pelo hardware;

■ Cada uma das instruções tem um código binário associado,

que é o código da operação.
 TIPOS DE INSTRUÇÕES:
FORMATO GERAL

 Código de Operação ou OPCODE:

 identifica a operação a ser realizada pelo processador.

 Contém campo de instrução cuja valor binário identifica (é o

código binário) da operação a ser realizada.

 O código é a entrada no decodificador de instruções na

unidade de controle.

 Cada instrução deverá ter um código único que a identifique.

 TIPOS DE INSTRUÇÕES:
FORMATO GERAL

 Operando(s) - é ou são o(s) campo(s) da instrução cujo valor

binário sinaliza a localização do dado (ou é o próprio dado) que será
manipulado (processado) pela instrução durante a operação. Em
geral, um operando identifica o endereço de memória onde está
contido o dado que será manipulado, ou pode conter o endereço onde o
resultado da operação será armazenado. Finalmente, um operando
pode também indicar um Registrador (que conterá o dado
propriamente dito ou um endereço de memória onde está armazenado
o dado). Os operandos fornecem os dados da instrução.
Obs: Existem instruções que não tem operando.

 Ex.: Instrução HALT (PARE).

 TIPOS DE INSTRUÇÕES

 Quando se projeta um hardware, define-se o seu conjunto

("set") de instruções - o conjunto de instruções elementares
que o hardware é capaz de executar.

 O projeto de um processador é centrado no seu conjunto

(“set") de instruções.

 ISA = instruction set architeture.

 TIPOS DE INSTRUÇÕES

 Exemplos de ISAs:
 TIPOS DE INSTRUÇÕES
 Funcionalmente, um processador precisa possuir
instruções para:
 operações matemáticas
 aritméticas: +, - , × , ÷ ...
 lógicas: and, or, xor, ...
 de complemento
 de deslocamento
 Operações de movimentação de dados (memória <-->
UCP, reg <--> reg)
 Operações de entrada e saida (leitura e escrita em
dispositivos de E/S)
 Operações de controle (desvio de seqüência de execução,
parada)
TIPOS DE INSTRUÇÕES
 ARQUITETURA DE INSTRUÇÕES:
ISA

 Componentes do nível

 Conjunto de instruções;
 Conjunto de registradores;
 Tipos de dados nativos;
 Modos de endereçamento de memória;
 Esquemas de E/S.
 ARQUITETURA DE INSTRUÇÕES:
ISA

 Exemplo: IAS (década de 50).

ARQUITETURA DE
INSTRUÇÕES: ISA
 Exemplo: IAS

 Os registradores AC e
MQ são utilizados em
todas as operações
aritméticas.
 Ac registra os bits mais
significativos e MQ os
menos significativos.
ARQUITETURA DE INSTRUÇÕES:
ISA

 Exemplo: Conjunto de instruções do IAS

 ARQUITETURA DE INSTRUÇÕES:
ISA
 Exemplo: Conjunto de instruções do IAS
 ARQUITETURA DE INSTRUÇÕES:
ISA
Exemplo: Conjunto de instruções do IAS
 ARQUITETURA DE INSTRUÇÕES:
ISA

 Tipos de arquiteturas comuns:

 ARQUITETURA DE INSTRUÇÕES:
ISA
 Tipos de arquiteturas comuns
 ARQUITETURA DE INSTRUÇÕES:
ISA

 Tipos de arquiteturas comuns :

 Operação: c = a + b
 CONJUNTO DE
INSTRUÇÕES: CISC E
RISC
As estratégias de implementação de processadores são:

 CISC - Complex Instruction Set Computer - exemplo: PC, Macintosh;

um conjunto de instruções maior e mais complexo, implicando num
processador mais complexo, com ciclo de processamento mais lento;

 RISC - Reduced Instruction Set Computer - exemplo: Power PC,

Alpha, Sparc; um conjunto de instruções menor e mais simples,
implicando num processador mais simples, com ciclo de
processamento rápido.
 CONJUNTO DE
INSTRUÇÕES: CISC E
RISC

 Tendência atual: arquiteturas híbridas.

 LEMBRETE

 Obs.: adotaremos o termo instrução para as instruções de máquina

ou em linguagem Assembly e comando para linguagens de alto
nível.

 Há hoje uma crescente tendência a se utilizar um conjunto de

instruções reduzido, de vez que o compiladores tendem a usar em
geral apenas uma pequena quantidade de instruções.

 Há também vantagens na implementação do hardware - maior

simplicidade, menor tempo de ciclo de instrução).
 FINALMENTE, PARA FAZER UM
PROCESSADOR VOCÊ APENAS
PRECISA...

a) Definir o conjunto de instruções (todas as possíveis

instruções que o processador poderá executar)

 Definir formato e tamanho das instruções;

 Definir as operações elementares.

b) Projetar os componentes do processador (UAL, UC,

registradores, barramentos, ...)
 PROJETO DO
PROCESSADOR
 Duas estratégias são possíveis na construção do decodificador de
instruções da UC:

 wired logic (as instruções são todas implementadas em circuito)

 microcódigo (apenas um grupo básico de instruções são

implementadas em circuitos; as demais são "montadas" através
de microprogramas que usam as instruções básicas.
 CICLO DAS INSTRUÇÕES
NA UCP
 As instruções são executadas sequencialmente (a não ser
pela ocorrência de um desvio), uma a uma.

 O CI indica a sequência de execução, isto é, o CI

controla o fluxo de execução das instruções. A seguir é
ilustrado o ciclo de processamento de uma instrução.
CICLO DE BUSCA E EXECUÇÃO DE
INSTRUÇÕES
 CICLO DE INSTRUÇÕES

 Descrição do processamento de uma instrução na UCP:

 a UC lê o endereço da próxima instrução no CI;

 a UC transfere o endereço da próxima instrução, através

do barramento interno, para o REM.
COMPUTADOR
 LINHAS DE CONTROLE
■ Escrita da memória
■ Leitura de memória
■ Escrita em porta de E/S
■ Leitura de porta de E/S
■ Requisição do barramento
■ Concessão do barramento
■ Requisição de interrupção
■ Confirmação (ACK) de transferência
■ Confirmação (ACK) de interrupção
■ exemplo: TCP/UDP
■ Relógio
■ Inicialização (reset)
ARQUITETURA DE BARRAMENTO
TRADICIONAL
ARQUITETURA DE BARRAMENTO
DE ALTO DESEMPENHO
 INTERCONEXÃO DE
BARRAMENTOS
■ Somente um dispositivo pode transmitir no barramento a cada
instante;
■ Um barramento consiste em vários caminhos ou linhas de
comunicação. (Serial ou paralelo);
■ Um barramento é capaz de transmitir sinais que representam um
único dígito binário, 0 ou 1;
■ As diversas linhas do barramento podem ser usadas, em conjunto,
para transmitir vários dígitos binários simultaneamente;
■ Um sistema de computação possui uma hierarquia de barramentos;
■ O barramento que liga os principais componentes do computador
(processador, memória ...) é o barramento do sistema.
 ESTRUTURA DE
BARRAMENTOS
■ Um barramento contém, tipicamente, de 50 a 100 linhas
distintas.
■ Cada linha tem um significado particular. Estas linhas são
classificadas em três grupos funcionais:
• linhas de dados: transferência de dados. O conjunto destas
linhas são os barramentos de dados. O número de linhas
são conhecidos como a largura do barramento de dados (8,
16 ou 32 linhas ...).
• linhas de endereço: são utilizadas para designar a fonte ou
o destino dos dados transferidos pelo barramento de dados.
• linhas de controle: são usadas para controlar o acesso e a
utilização das linhas de dados e de endereço.
MODOS DE OPERAÇÃO DE
BARRAMENTO
■ Enviar dados:
1. Obter o controle do barramento
2. Transferir os dados por meio do barramento
■ Requisitar dados:
1. Obter o controle do barramento
2. Transferir uma requisição para o outro módulo por meio
das linhas de endereço e de controle apropriadas.
ELEMENTOS DE PROJETOS DE
BARRAMENTOS
■ Tipo de barramento (dedicado/multiplexado)
■ Método de arbitração (centralizado/distribuído)
■ Temporização (síncrona/assíncrona)
■ Largura do barramento (endereço/dados)
■ Tipo de transferência de dados
■ (leitura/escrita/leitura-modificação-escrita/leitura a
pós-escrita/em bloco)
 ENTRADA E SAÍDA (E/S)
■ Dispositivo que permite a comunicação do “computador” com o “mundo
externo” => Usuário
■ Os dispositivos de entrada e saída tem como funções básicas:
• a comunicação do usuário com o computador
• a comunicação do computador com o meio ambiente (dispositivos
externos a serem monitorados ou controlados)
• armazenamento (gravação) de dados.
■ Os dispositivos de ENTRADA são: teclado, mouses, scanners, leitoras
óticas, leitoras de cartões magnéticos, câmeras de vídeo, microfones,
sensores, transdutores,...tem a função de coletar e introduzir as
informações na máquina, converter informações do homem para a
máquina e vice-versa, e recuperar informações dos dispositivos de
armazenamento.
■ Os dispositivos de SAÍDA são: impressoras, monitores de vídeo,
plotters, atuadores, chaves, etc. Tem a função de exibir ou imprimir os
resultados do processamento, ou ainda controlar dispositivos externos.
ESTRUTURA LÓGICA
 E/S
■ As características que regem a comunicação de cada um dos
dispositivos de E/S (entrada e saída) com o núcleo do computador
(composto de CPU e memória principal) são muito diferentes entre
si.

■ Cada dispositivo de E/S se comunica com o núcleo de forma

diferente do outro.

• Entre outras diferenças, os dispositivos de entrada e saída são

muito mais lentos que o CPU;

• Assim, o CPU precisaria esperar muito tempo pela resposta do

dispositivo.
 DISPOSITIVOS DE E/S
■ A CPU não se comunica diretamente com cada dispositivo de
E/S e sim com « interfaces » ou « controladores », de forma a
compatibilizar as diferentes características.

■ O processo de comunicação ("protocolo") é feito através de

transferência de informações de controle, endereços e dados
propriamente ditos.

■ Inicialmente, a CPU interroga o dispositivo, enviando o

endereço do dispositivo e um sinal dizendo se quer mandar ou
receber dados através do controlador.
 DISPOSITIVOS DE E/S
■ O periférico, reconhecendo seu endereço, responde quando está
pronto para receber (ou enviar) os dados.

■ CPU então transfere (ou recebe) os dados através da interface, e

o dispositivo responde confirmando que recebeu (ou transferiu)
os dados (acknowledge ou ACK) ou que não recebeu os dados,
neste caso solicitando retransmissão (not-acknowledge ou NAK).
DIAGRAMA DO MÓDULO DE
E/S
 TÉCNICAS DE OPERAÇÃO
DE DADOS DA E/S
E/S - Programada:

■ Dados transferidos entre o processador e o controlador de E/S

■ Quando o processador envia um comando para o controlador de

E/S, ele tem de esperar até que essa operação seja completada.

■ Se o processador for mais rápido que o controlador de E/S, essa

espera representará um desperdício de tempo de processamento.
 TÉCNICAS DE OPERAÇÃO
DE DADOS DA E/S
E/S dirigida por interrupção

■ O processador envia um comando de E/S e continua a executar

outras instruções, sendo interrompido pelo módulo de E/S
quando este tiver completado o seu trabalho.

■ Em qualquer uma das duas técnicas apresentadas até agora, o

processador é responsável por obter dados da memória principal
(operação de saída) e por armazenar dados (operação de entrada)
na memória principal.
 TÉCNICAS DE OPERAÇÃO
DE DADOS DA E/S
DMA – Direct Memory Acces

■ A transferência de dados entre o controlador de E/S e a memória

principal é feita diretamente, sem envolver o processador (ou seja,
o controlador lê ou escreve dados de/ou para a memória sem a
intervenção da CPU)

■ Quando a transferência é concluída, o controlador normalmente

causa uma interrupção, forçando a CPU a suspender
imediatamente o seu programa corrente a fim de verificar erros,
executar qualquer ação especial necessário e informar ao S.O. que
a E/S, agora, está concluída.
 TÉCNICAS DE OPERAÇÃO
DE DADOS DA E/S
■ Um uso típico do DMA ocorre na cópia de blocos de memória da RAM do sistema
para um buffer de dispositivo.

■ Estas operações não bloqueiam o processador que fica livre para realizar outras
tarefas.

■ Transferências DMA são essenciais para sistemas embarcados de alto desempenho.

■ Também é fundamental na implementação de

• drivers de periféricos,

• roteamento de pacotes de rede,

• execução de áudio e

• vídeo por streaming.

TÉCNICAS DE OPERAÇÃO DE DADOS DA E/S
 INTERFACES DE E/S
■ Os Dispositivos de Entrada e Saída se conectam com
o processador através das Interfaces ou Controladores
de E/S (conforme visto anteriormente).

■ Este caminho de comunicação é conhecido

genericamente como barramento.

■ Existem diversos tipos de barramento, veremos ao

longo desta aula nos próximos slides.
 BARRAMENTO

“Um caminho de comunicações compartilhado consistindo em uma

única linha ou uma coleção de linhas. Em alguns sistemas de
computação, CPU, memória e componentes de E/S são conectados
por um barramento comum. Como as linhas são compartilhadas
por todos os componentes, somente um componente de cada vez
pode transmitir com sucesso...”. (STALLINGS, ed. 8ª, 2009)

PROF. MSC. ENIO JOSÉBOLOGNINI - PRIMEIRO SEMESTRE 2018 57

 BARRAMENTO

■ Em inglês o barramento é chamado de BUS

■ O barramento é uma série de condutores elétricos paralelos.

■ Os condutores são linhas de metal coladas à placa de circuito

impresso.
■ Maior qualidade do barramento em um sistema de computação:
• capacidade de compartilhamento de uma mesma via,
• economizando fios, isto é, economia de custo e espaço.

PROF. MSC. ENIO JOSÉBOLOGNINI - PRIMEIRO SEMESTRE 2018 58

 BARRAMENTO: MODELO
FÍSICO
■ O barramento é uma série de condutores elétricos
paralelos.

■ Os condutores são linhas de metal coladas à placa

de circuito impresso.

PROF. MSC. ENIO JOSÉBOLOGNINI - PRIMEIRO SEMESTRE 2018 59

 CLASSIFICAÇÃO DOS
BARRAMENTOS
Serial

■ O barramento pode ter um único fio, por onde passa um sinal de

cada vez, um bit de cada vez. Exemplos: USB, PCI Express,
Hyper-Transport, Firewire.

Paralelo

■ O barramento pode ter vários fios, por onde passam vários sinais
simultaneamente, um por cada fio. Exemplos: UNIBUS, MCA,
ISA, EISA, PCI, AGP.
PROF. MSC. ENIO JOSÉBOLOGNINI - PRIMEIRO SEMESTRE 2018 60
CLASSIFICAÇÃO DOS
BARRAMENTOS

PROF. MSC. ENIO JOSÉBOLOGNINI - PRIMEIRO SEMESTRE 2018 61

 CLASSIFICAÇÃO DOS
BARRAMENTOS
Interno (ou barramento no chip)

■ interno à CPU;

■ As linhas transportam dados de e para a ALU – Unidade Lógica

Aritmética – e outros componentes internos à CPU;

Externo (ou barramento na placa)

■ externo à CPU;

■ As linhas conectam a CPU à memória ou a dispositivos de

Entrada/Saída;
PROF. MSC. ENIO JOSÉBOLOGNINI - PRIMEIRO SEMESTRE 2018 62
 CICLO DOS
BARRAMENTOS
■ É o intervalo de tempo requerido para mover um
grupo de bits ao longo do barramento;

■ interliga diversos componentes, onde estas

informações só podem fluir uma de cada vez,
senão haverá colisão de sinais elétricos.

PROF. MSC. ENIO JOSÉBOLOGNINI - PRIMEIRO SEMESTRE 2018 63

 BARRAMENTOS
SÍNCRONOS
■ Tem um relógio (clock) mestre;
■ Onda quadrada;
■ Frequência entre 5 e 100 MHz;
■ Regulam o aparecimento/desaparecimento dos sinais nas diversas linhas
do barramento;
■ Sincroniza o funcionamento do barramento, a ocorrência e a duração de
todos os eventos;
■ Simples de implementar e testar;
■ Qualquer atividade somente pode ser realizada em um intervalo de
tempo fixo;
■ Dificuldades em trabalhar com dispositivos/componentes que tenham
tempos de transferência diferentes
PROF. MSC. ENIO JOSÉBOLOGNINI - PRIMEIRO SEMESTRE 2018 64
 BARRAMENTOS
ASSÍNCRONOS
■ Não tem um relógio (clock) mestre;
■ Não sincroniza o funcionamento do barramento, a ocorrência e a
duração de todos os eventos;
■ Cada evento depende da ocorrência de um evento anterior, o qual pode
ter duração diferente em tempo.
■ Não há unidade fixa de tempo para relacionar as tarefas de uma dada
operação;
■ Não há qualquer tipo de relação entre os vários sinais que circulam no
barramento;
■ Facilidade em trabalhar com dispositivos/componentes que tenham
tempos de transferência diferentes;
■ As atividades são realizadas sem um intervalo de tempo fixo.

PROF. MSC. ENIO JOSÉBOLOGNINI - PRIMEIRO SEMESTRE 2018 65

 BARRAMENTOS
MULTIPLEXADOS
■ Usa mesmas linhas para múltiplas finalidades;
■ As mesmas conexões do barramento podem ser usadas para
transferência de dados de escrita ou leitura;
Exemplo: informações de endereço e dados podem ser transferidas
pelo mesmo conjunto de linhas usando uma linha de controle
chamada ADDRESS VALID.
Vantagem: usa menos linhas no projeto, economiza espaço e
diminui o custo de fabricação.
Desvantagem: circuito mais complexo a ser implementado dentro de
cada módulo;

PROF. MSC. ENIO JOSÉBOLOGNINI - PRIMEIRO SEMESTRE 2018 66

 BARRAMENTOS DE DADOS

■ É a parte de um barramento de um sistema de

computação usada para a transferência de dados;

■ Oferece um caminho para movimentação de dados

entre os módulos do sistema;

■ Consistem em 32, 64, 128 ou mais linhas separadas;

PROF. MSC. ENIO JOSÉBOLOGNINI - PRIMEIRO SEMESTRE 2018 67

 LARGURA DO BARRAMENTO

■ Propriedade relativa à quantidade de fios ou bits de que o mesmo seja

constituído.

■ Exemplo:

 Um barramento com 10 fios paralelos significa

 10 sinais elétricos transmitidos simultaneamente;

 Cada fio representa 1 bit (0 ou 1);

 Portanto, o barramento tem 10 bits de largura.

PROF. MSC. ENIO JOSÉBOLOGNINI - PRIMEIRO SEMESTRE 2018 68

 LARGURA DO BARRAMENTO

Largura do barramento de dados

■ O número de linhas no barramento de dados determina quantos bits

podem ser transferidos de uma só vez;

■ Cada linha só pode transmitir 1 bit de cada vez;

 Exemplo: Considere um barramento de dados com largura igual a

32 bits. Considere também que as instruções de máquina tem 64
bits. O que acontece com o processador neste caso?

 Resposta: A instrução tem duas vezes o tamanho da largura. Isso

fará com que o processador acesse duas vezes o módulo de memória
durante cada ciclo de instrução.
PROF. MSC. ENIO JOSÉBOLOGNINI - PRIMEIRO SEMESTRE 2018 69
 LARGURA DO BARRAMENTO
Largura do barramento de dados
■ Taxa de transferência dos dados: quantidade total de bits que
passam pelo barramento na unidade de tempo T é a taxa de
transferência medida em bits por segundo;
 T=L*V
 L é a largura do barramento de dados medida em bits;
 V é a velocidade do barramento medida em hertz.
■ Exemplo: Considere um barramento de dados com largura igual
a 10bits e velocidade iguala 100MHz. Qual será a taxa de
transferência?
■ Solução: T = L * V => T = 10bits * 100MHz => T = 1000Mbps
ou 1Gbps.
PROF. MSC. ENIO JOSÉBOLOGNINI - PRIMEIRO SEMESTRE 2018 70
 OPERAÇÕES BÁSICAS NOS
BARRAMENTOS
■ Se um módulo deseja enviar dados para outro:
 Primeiro: obter o uso do barramento;
 Segundo: transferir dados por meio do barramento;

■ Se um módulo deseja requisitar dados de outro módulo:

 Primeiro: obter o uso do barramento;
 Segundo: transferir uma requisição ao outro módulo pelas
linhas de controle e endereço apropriadas;
 Terceiro: esperar que o módulo termine de enviar os
dados.
PROF. MSC. ENIO JOSÉBOLOGNINI - PRIMEIRO SEMESTRE 2018 71
 PLUG AND PLAY
■ A tecnologia Plug and Play (PnP) , que significa “ligar e usar”, foi
criada com o objetivo de fazer com que o computador reconheça e
configure automaticamente qualquer dispositivo que seja instalado,
facilitando a expansão segura dos computadores e eliminando a
configuração manual.

■ Para funcionar são necessários 04 elementos:

• Barramento compatível,

• suporte pela BIOS

• suporte pelo sistema operacional e

• suporte pelo periférico

 PLACA MÃE
(MOTHERBOARD)
INTERFACES DE E/S
 BARRAMENTO ISA
ISA - Industry Standard Architeture:

■ O barramento ISA foi o primeiro barramento de expansão a ser criado.

■ Sua taxa de transferência é baixa: 8bits => 7,9 MB/s, chegando no máximo
a 16 bits => 15,9 MB/s) e a frequência de operação de 8,33 MHz.

■ Periféricos lentos como modems (56 Kb/s = 7 KB/s) e placas de som (176,4
KB/s) podem ser conectadas nestes slots, sem prejuízo de performance.

■ Como era muito lento, forçou a criação do barramento EISA (Extended ISA
– ISA estendido) para máquinas com múltiplos barramentos. Seu sucessor
foi o PCI.

■ Por uma questão de padronização das placas mãe, não está sendo mais
utilizada.
 BARRAMENTO PCI
Peripheral Component Interconnect – Interconexão de Componentes
Periféricos

■ O PCI foi criado para ser um barramento de expansão definitivo.

■ Sua principal característica é que pode ser projetado para funcionar

em qualquer PC, independentemente do processador.

■ Trabalha com 32 ou 64 bits a uma velocidade de 33 MHz ou 66

Mhz, e com taxa de transferência de 528 MB/s ou 4,224 Gb/s

■ Outros barramentos podem ser conectados ao barramento PCI.

 BARRAMENTO AGP
Accelerated Graphics Port – Porta Acelerada de Vídeo
■ Porta de vídeo dedicada que permite utilização da memória do
sistema para tarefas relacionadas a vídeo (slot exclusivo para
conexão de placas de vídeo 3D AGP)
■ Permite que a placa de vídeo acesse diretamente a memória
RAM do micro, utilizando-a para armazenar parte das
informações que antes ficariam na memória de vídeo (na placa
de vídeo)
■ A AGP gera imagens true-color suaves devido à interface mais
rápida entre o circuito de vídeo e a memória do computador.
■ Ele trabalha a 32 bits e 66 MHz, o que nos dá uma taxa de
transferência de (32 x 66 / 8 =) 264 MB/s (modo X1).
■ Existem ainda o modo X2 onde a taxa de transferência é de (32
x 2 x 66 / 8 =) 528 MB/s, o X4 com até (32 x 4 x 66 / 8 =) 1
GB/s e o X8 com (32 x 8 x 66 / 8 =) 2 GB/s.
 BARRAMENTO PCI
EXPRESS
■ Foi projetado para substituir não somente as placas PCI
existentes, tais como Modem, Placa de Rede, Placas de Som,
mas também as Placas AGP.

■ Houve uma modificação da interface PCI, que aumenta a taxa

de transferência de dados entre o processador e os
dispositivos conectados a ele.

■ Como seu antecessor, o PCI Express é uma conexão de ponto

a ponto capaz de obter transferências de 250 MB/s na
implementação de 1x de velocidade, até 4 GB/s em 16x de
velocidade dominando assim inteiramente o mercado do AGP.
 BARRAMENTO PCI
EXPRESS
■ Se o chipset PCI Express e o dispositivo forem capazes de
diferentes velocidades, eles irão funcionar na velocidade mais
lenta.

■ A interconexão do PCI Express é também bidirecional, então

teoricamente duplica sua velocidade e chega a 8 GB/seg em 16x
e até 16 GB/seg em futuras e novas especificações que chegarão
a 32x.

■ O PCI Express suporta super e modernas características, tais

como, “Hot Swap” ou periféricos plugáveis, sem a necessidade
de se desligar o computador para ligá-los.
 BARRAMENTO AMR
■ Audio Modem Riser: Algumas placas mãe trazem um
pequeno slot chamado AMR.

■ Este slot serve para instalarmos modems AMR, que são

extremamente baratos, pois utilizam uma tecnologia HSP
(Host Signal Processing), onde o processador da máquina
(e não o modem) faz a modulação e demodulação dos
dados transmitidos pela linha telefônica.
 BARRAMENTO IDE/ATA
Integrated Device Electronics / Advanced Technology
Attachment: Controlador Eletrônico Integrado)

■ Interface para dispositivos de armazenamento em massa na qual

o controlador é integrado à unidade de disco rígido ou de CD.

■ Normalmente as placas mãe já vêm com duas conexões para

Barramento IDE, uma dedicada ao HD e o CD driver, e outra
para o disquete.

■ Sua velocidade é de até 132 MB/s.

 BARRAMENTO FIREWIRE
O FireWire foi desenvolvido pela Apple Computer,
nos anos 90, a partir de uma versão mais lenta da
interface que havia sido desenvolvida nos anos 80,
para substituição ao SCSI, por um grupo de trabalho
do IEEE do qual a Apple fazia parte.
 BARRAMENTO IrDA
Infrared Developers Association - Associação de Dados Infravermelhos

■ A organização que cria padrões internacionais para comunicações em

infravermelho.

■ O barramento IrDA é encontrado em placas-mãe modernas e trata-se de

um barramento de comunicação por luz infravermelha.

■ É muito usado por notebooks para comunicação sem fio com

periféricos sem fio com impressoras e mouses, mas também está se
tornando popular em micros convencionais por não necessitar de cabos
na conexão.
 ARBITRAGEM
■ Ocorre quando mais de um módulo precisa do controle de
barramento ao mesmo tempo
■ Arbitração centralizada:
 Um único “árbitro” decide quem entra em seguida. (o
árbitro fica às vezes na CPU outras vezes em um chip
separado);
 Alguém requisita o barramento e o árbitro concede o
uso de forma serial, isto é, um componente após o
outro;
 Linha única de requisição;

PROF. MSC. ENIO JOSÉBOLOGNINI - PRIMEIRO SEMESTRE 2018 84

 ARBITRAGEM
■ Arbitração distribuída:

 Quando o computador tem mais de uma linha de

requisição;

 É mais barato e mais rápido;

 Possui uma linha de arbitragem ao invés do árbitro

 Todos os dispositivos monitoram as linhas de

requisição;

PROF. MSC. ENIO JOSÉBOLOGNINI - PRIMEIRO SEMESTRE 2018 85

 AULA 4 – LINGUAGEM DE MONTAGEM E
MODOS DE ENDEREÇAMENTOS

 ENDEREÇAMENTO;
 DIRETO;
 INDIRETO.
 REGISTRADORES;
 DESLOCAMENTOS;
 PILHA;
 FORMATOS DE INSTRUÇÃO.

PRIMEIRO SEMETRE - 2019 - PROF. MSC. ENG. ENIO JOSÉ BOLOGNINI 86

REFERÊNCIAS
Básica
 STALLINGS, W. Arquitetura e Organização de Computadores: Projeto para o
desempenho, Pretince Hall, 2009.
 HENNESSY, John L. Arquitetura de Computadores: Uma Abordagem Quantitativa,
Campus, 2003.
 TANENBAUM, A. S. Organização Estruturada de Computadores, Pearson Prentice
Hall, 2007.

Complementar
 DELGADO, José Arquitetura de Computadores, LTC, 2009.
 WEBER, Raul Fernando Fundamentos de Arquitetura de Computadores, Sagra
Luzzatto 2004.
 CARTER, Nicholas Teoria e Problemas de Arquitetura de Computadores, Bookman,
2003.
 MONTEIRO, Maria A. Introdução a Organização de Computadores, LTC, 1996.
 PATTERSON, Davide A. Organização e Projeto de Computadores: A Interface
Hardwares, Softwares, Elsevier , 2005.

PRIMEIRO SEMETRE - 2019 - PROF. MSC. ENG. ENIO JOSÉ BOLOGNINI 87

 CONTATO E INFORMAÇÕES
 Docente: Prof. MSc. Eng. Enio José Bolognini
 Cursos: Arquitetura e Engenharia Civil
 Disciplina: Materiais Naturais e Artificiais
 Campus UNIP – São José do Rio Preto/SP
 Curriculum Lattes: http://lattes.cnpq.br/1929485694967465
 E-mails: enio.bolognini@docente.unip.br e ejbolognini@gmail.com
 Skype: ejbolognini

 Principais Interesses e Estudos Científicos: Desenvolvimento de concretos

tecnológicos, design de interiores, fabricação de tijolos, inteligência artificial,
projetos arquitetônicos e redes neurais artificiais (RNA).

“A vossa educação é construída com ensinamentos de vossos mestres, pois estes são aqueles que os
guiarão para grandes vitórias nos campos de batalha desta vida...”. (Prof. Enio José Bolognini)

PRIMEIRO SEMETRE - 2019 - PROF. MSC. ENG. ENIO JOSÉ BOLOGNINI 88