MINISTRIO DA EDUCAO IFSC - Campus So Jos

CST em Telecomunicaes

ELETRNICA DIGITAL

CONTADORES

Marcos Moecke

So Jos - SC, 2009

CURSO DE E LE TR NI CA DI GI TAL

CEFE T/ S C

SUMRIO
5. CONTADORES ..................................................................................................1 5.1 CONTADORES ASSNCRONOS................................................................................1 ................................................................................1
CONTADOR ASSNCRONO CRESCENTE..............................................................................1 CONTADORES COM MDULO < 2N................................................................................3 CONTADORES DE DCADA...........................................................................................4 CONTADOR ASSNCRONO DECRESCENTE...........................................................................4 CONTADOR ASSNCRONO ASCENDENTE-DESCENDENTE..........................................................5 ATRASOS DE PROPAGAO DE CONTADORES ASSNCRONOS...................................................6 CONTADOR SNCRONO ASCENDENTE...............................................................................7 CONTADORES SNCRONOS DECRESCENTES.........................................................................7 CONTADORES COM CARGA PARALELA.............................................................................7 CONTADOR SNCRONO CRESCENTE-DECRESCENTE...............................................................8 CONTADORES BCD..................................................................................................9 CONTADORES COMO DIVISORES DE FREQNCIA.................................................................9

5.2 CONTADORES SNCRONOS...................................................................................6 ...................................................................................6

5.3 APLICAES COM CONTADORES...........................................................................9 ...........................................................................9

5.4 CIRCUITOS INTEGRADOS DE CONTADORES............................................................10 ............................................................10 14 14 14 5.5 REFERNCIAS BIBLIOGRFICAS..........................................................................19 ..........................................................................19 5.6 EXERCCIOS...................................................................................................20 ...................................................................................................20

CURSO DE E LE TR NI CA DI GI TAL

CEFE T/ S C

CURSO DE E LE TR NI CA DI GI TAL

CEFE T/ S C

5.

CONTADORES

Os flip-flops tm funes ilimitadas em sistemas digitais. Podemos associ-los e utilizlos como contadores, registradores, e muitos outros circuitos. Os contadores so classificados basicamente em dois grandes grupos: assncronos possuem um sinal de clock que dividido at o ltimo FF. sncronos utilizam um sinal de clock comum a todos os FF.

Tambm existe um grupo especial denominado Contadores em Anel que so obtidos diretamente dos registradores de deslocamento.

5 .1

Contadores assncronos

Estes contadores tambm so conhecidos como seriais ou contadores por pulsao (ripple counter). Tal nome advm do fato dos flip-flops (FF) do contador no serem disparados diretamente pelo sinal de clock. Cada FF disparado pela sada do FF anterior. Esta caracterstica torna estes contadores limitados em termos de velocidade, pois o tempo de ativao (tempo de resposta) dado aproximadamente pela soma dos tempos de atraso de propagao de cada FF. Tambm podem ocorrer glitches (pulsos no desejados), se usado decodificadores para indicar a ocorrncia de uma determinada sada (contagem). Contador assncrono crescente Um circuito tpico de um contador assncrono crescente construdo com FF do tipo JK mostrado na Fig. 5-1. Os FF JK esto com ambas entradas J e K permanentemente em nvel alto, estando configuradas portanto como FF tipo T. Cada FF disparado pela sada Q do FF anterior.

V .2 004

P g .1

CURSO DE E LE TR NI CA DI GI TAL

CEFE T/ S C

Fig. 5-1 Contador assncrono crescente

Clo ck 0 0 0 0 Est ad o Fig. 5-2 Diagrama de tempo do contador assncrono crescente clock 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 C 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 B 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 A 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 Decimal 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 0 1 2 Estado 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 0 1 2 1 0 0 0 0 1 0 0 1 1 0 0 0 0 1 0 1 0 1 0 0 1 1 0 1 1 1 0 0 0 0 1 1 0 0 1 0 1 0 1 1 1 0 1 0 0 1 1 1 0 1 1 0 1 1 1 1 1 1 1 0 0 0 0

Fig. 5-3 Estados do contador assncrono crescente MOD-16

O contador tem como contedo (estado interno) a contagem do nmero de transies negativas do clock, de forma que quando ocorre uma transio o contedo incrementado de uma unidade. O contedo do contador dado pelo nmero binrio DCBA, onde A o bit LSB (bit menos significativo) e D o bit MSB (bit mais significativo). O modulo (MOD) de um contador o seu nmero de estados distintos, portanto, o mdulo de um contador com N FF pode ser no mximo o nmero de possveis sadas ( 2N ). A Fig. 5-3 mostra os estados de contagem de um contador assncrono com 4 FF (4 bits). Podemos perceber que aps 16 transies de clocks o contador reinicia a contagem. Por isso, este contador de MOD-16, ou seja, tem 16 estados distintos (00002 at 11112). Nos contadores assncronos, a freqncia do clock dividida por 2 em cada FF, ou seja: na sada A temos clock/2, e na sada D temos clock/16. Portanto, os contadores assncronos so divisores de freqncia e no ltimo FF a freqncia de clock dividida pelo mdulo do contador. Contadores com mdulo < 2 N Para obter um contador com mdulo menor do que 2N necessrio adicionar um circuito decodificador para reiniciar a contagem antes de chegar ao valor mximo (ou mnimo). A Fig. 5-4 mostra um
V .2 004 P g .2

CURSO DE E LE TR NI CA DI GI TAL

CEFE T/ S C

contador MOD-6. Se no houvesse a porta NAND ligada nas entradas CLR dos FF o mdulo do contador seria 8. A seqncia de estados do contador MOD-6 mostrada nas Fig. 5-5 e Fig. 5-6. Note que na transio do 6 clock o estado do contador passa temporariamente pelo estado (1102), o qual faz com que a sada da porta NAND passe para o estado BAIXO, causando o CLR nos FF, e conseqentemente levando o contador para o estado (0002).

Fig. 5-4 Contador assncrono com mdulo < 2N

clo ck

Est ad o Fig. 5-5 Diagrama de tempo do contador com mdulo < 2N clock C B A Decimal Estado 0 0 0 0 0 0 1 0 0 1 1 1 2 0 1 0 2 2 3 0 1 1 3 3 4 1 0 0 4 4 5 1 0 1 5 5 *6 1 1 0 6 6 *6 0 0 0 0 0 7 0 0 1 1 1 8 0 1 0 2 2 Fig. 5-6 Estados do contador assncrono crescente MOD-6

O diagrama de transio de estados do contador de 3 bits MOD-6 mostrado na Fig. 5-7. No diagrama de transio as linhas contnuas indicam a passagem pelos estados estveis (00021012) e as linhas tracejadas indicam a passagem pelos estados temporrios (1102). O estado (1112) embora possvel no atingvel.

V .2 004

P g .3

CURSO DE E LE TR NI CA DI GI TAL
000
estado no atingvel

CEFE T/ S C

111

0 1

001

estado tem porrio

110 6

2 010

101

5 4 100

011

Fig. 5-7 Diagrama de transio de estados de um contador MOD-6

Para a construo de um contador mdulo X menor que o mdulo mximo, o procedimento a ser seguido deve seguir as seguintes etapas: Determinar o menor nmero N de FF tal que 2N X. Exemplo: MOD-12 N = 16. Conectar a porta NAND nas entradas assncronas CLR de todos os FF. Se 2N = X, no necessrio conectar nada a entrada CLR ; Conectar as sadas que estaro em ALTO na contagem X, na porta NAND. Exemplo: 12 = 11002 D = 1 e C = 1, conectar D e C a porta NAND. Contadores de dcada Os contadores de dcada (ou decdico) so contadores que possuem 10 estados distintos, no importando a seqncia de contagem. Quando um contador decdico realiza a contagem em seqncia binria crescente de 00002 a 10012 (0 a 9), ele chamado de contador BCD. Contador assncrono decrescente Os contadores que contam progressivamente a partir do zero so denominados contadores crescentes (ou ascendentes). J os contadores que contam do valor mximo at zero so chamados decrescentes (ou descendentes). A Fig. 5-8 mostra a configurao para um contador decrescente construdo com FF do tipo JK. A configurao semelhante a do contador crescente, com a nica diferena de cada FF disparado pela sada Q no lugar de Q .

Fig. 5-8 Contador assncrono decrescente

A Fig. 5-9 mostra o diagrama de tempo das sadas do contador, enquanto que a Fig. 5-10 mostra a contagem das transies do clock e os estados correspondentes ao contador. O diagrama de estados do contador decrescente mostrado na Fig. 5-11(b), enquanto que o diagrama do contador crescente mostrado na Fig. 5-11(a). Note que nos dois diagramas o contador passa por todos os estados.

V .2 004

P g .4

CURSO DE E LE TR NI CA DI GI TAL

CEFE T/ S C

Fig. 5-9 Diagrama de tempo do contador assncrono decrescente Clock C B A Decimal Estado 0 0 0 0 0 0 1 1 1 1 7 1 2 1 1 0 6 2 3 1 0 1 5 3 4 1 0 0 4 4 5 0 1 1 3 5 6 0 1 0 2 6 7 0 0 1 1 7 8 0 0 0 0 0 9 1 1 1 7 1 10 1 1 0 6 2 Fig. 5-10 Estados do contador assncrono decrescente MOD-8
000 111 7 0 1 001 001 7 000 0 1 111

110

2 010

001

2 110

101

5 4 100

011

011

5 4 100

101

(a) crescente

(b) decrescente

Fig. 5-11 Diagrama de transio de estados do contador MOD-8.

Contador assncrono ascendente-descendente O contador assncrono ascendente-descendente, tambm chamado de reversvel, uma combinao dos contadores anteriormente vistos. Ele tem os FF conectados conforme mostra a Fig. 5-12. Nesta configurao a lgica de portas permite que o contador tenha dois modos de operao distintos: Modo de contagem ascendente: UP = 1 e DOWN = 0. Os FF B e C so disparados pelas sadas no complementares do FF anterior ( Q ) Modo de contagem descendente: UP = 0 e DOWN = 1. Os FF B e C so disparados pelas sadas complementares do FF anterior ( Q )

V .2 004

P g .5

CURSO DE E LE TR NI CA DI GI TAL U P

CEFE T/ S C

CLK

D O W N Fig. 5-12 Contador assncrono ascendente-descendente

Atrasos de propagao de contadores assncronos Em um contador assncrono cada FF disparado pela sada de um FF anterior. Essa caracterstica traz como desvantagem o acumulo dos tempos de atraso de propagao. Isso pode ser visto na Fig. 5-13. Ao passar por um FF, o sinal de clock sofre um atraso de propagao t PD e esse efeito somado at o ltimo FF, gerando um atraso total de N tPD , onde N o nmero de FF.

Fig. 5-13 Atrasos de propagao em contadores assncronos

Para que um contador assncrono funcione de modo confivel necessrio que o atraso total de propagao seja menor que o perodo de clock usado ( Tclock N tPD ), ou ainda, em termos de fre1 qncia mxima, que fmax = . N tPD

5 .2

Contadores sncronos

Como vimos, o atraso de propagao dos FF dos contadores assncronos limita a sua freqncia mxima. Esse problema pode ser resolvido fazendo com que os FF mudem o estado de suas sadas no momento em que ocorre a transio de clock. Essa configurao caracteriza os contadores chamados de sncronos, sendo mostrada na Fig. 5-14.

V .2 004

P g .6

CURSO DE E LE TR NI CA DI GI TAL

CEFE T/ S C

Contador sncrono ascendente

Fig. 5-14 Contador sncrono ascendente

A anlise da lgica do circuito do contador mostra que os FF do tipo JK somente esto no estado TOOGLE (J = 1 e K = 1) quando todas as sadas dos FF anteriores esto em nvel ALTO. Como o sinal de clock comum a todos os FF, o atraso de propagao do contador ser o atraso de um FF somado ao atraso das portas AND atraso total = tPD (FF ) + tPD ( AND ) . Desta forma nesse tipo de contador o atraso no depende do nmero de bits, mas apenas da tecnologia utilizada. Por outro lado, como o atraso de propagao menor, o contador sncrono pode trabalhar com freqncias maiores que o contador assncrono. Contadores sncronos decrescentes Do mesmo modo que os contadores assncronos, os contadores sncronos podem contar de forma decrescente. Para isso devemos basta usar as sadas Q no lugar vez das sadas Q na lgica de habilitao das entradas J e K. Contadores com carga paralela Os contadores podem contar a partir de um valor predeterminado pelo usurio. Nesses contadores o estado inicial de cada FF pode ser determinado atravs das entradas CLR (Q0) e PRE (Q1). A Fig. 5-15 mostra circuito de inicializao de um FF. Quando LOAD BAIXO, o FF funciona normalmente. Quando LOAD ALTO, o valor de D armazenado na sada do FF atravs das entradas assncronas (que no dependem do clock).

Fig. 5-15 Circuito de carga

Se fizermos isso para cada flip-flop do contador poderemos predeterminar o valor inicial a ser incrementado. Esse processo conhecido como carga paralela porque realizado simultaneamente em todos os FF do contador. Um exemplo prtico de um contador sncrono crescente-decrescente de MOD-16 com carga paralela o 74LS193/74HC193. O circuito de carga pode ser utilizado tanto nos contadores sncronos como nos assncronos.

V .2 004

P g .7

CURSO DE E LE TR NI CA DI GI TAL

CEFE T/ S C

Contador sncrono crescente-decrescente A construo de um contador sncrono crescente-decrescente feita de forma semelhante a mostrada para o contador assncrono. Para analisar um contador sncrono crescente-decrescente com carga paralela, utilizamos o circuito integrado 74LS193, o qual possui as seguintes caractersticas: um contador sncrono de 4 bits e mdulo 16, com sadas QA, QB, QC, QD As entradas DOWN e UP so entradas de clock. A aplicao do sinal a uma dessas entradas determina se a contagem ser crescente ou decrescente; A entrada assncrona de CLR (limpar) zera o contador (00002); A entrada assncrona LOAD (carregar) permite determinar o valor inicial de contagem (DCBA) atravs das entradas A, B, C e D. . As sadas CARRY (vai um) e BORROW (empresta um) indicam o reinicio da contagem crescente (150) e decrescente(015), respectivamente.

LOAD

Fig. 5-16 Diagrama funcional do 74LS193

V .2 004

P g .8

CURSO DE E LE TR NI CA DI GI TAL

CEFE T/ S C

5 .3

Aplicaes com contadores

Contadores BCD Os contadores BCD so bastante usados em circuitos onde pulsos devem ser contados e mostrados em um display. A Fig. 5-17 mostra um arranjo de contadores BCD que realiza a contagem de 000 a 999.

Fig. 5-17 Contador BCD de 000 a 999

Inicialmente todos os contadores esto em 0 e o display mostra 000. A cada borda de descida do clock, o contador de unidades incrementado e o valor do contador mostrado no display. Quando o valor atinge 009 (10012), a prxima transio de descida do clock far com que o contador de unidades retorne para 0. Nesse momento ocorrer uma transio de 1 para 0 (borda de descida) da sada D desse contador, a qual est ligada a entrada de clock do contador de dezenas. Essa transio da sada D do contador de unidades faz com que o contador de dezenas seja incrementado e o display passa a mostrar o valor 010. As contagens prosseguem at atingir 999. Nesse estado com mais uma transio de descida do clock os contadores reiniciam com 000. Contadores como divisores de freqncia Uma outra aplicao de contadores gerao digital de um sinal de clock de menor freqncia ( fclk ) a partir de uma onda quadrada de freqncia superior ( fosc ). Usando a caracterstica de diviso de freqncia dos contadores, determina-se a contagem N que o contador deve realizar N = fosc / fclk . Em seguida configura-se o contador para realizar N contagens. O sinal de sada do ltimo estgio do contador um sinal que tem a freqncia desejada ( fclk ). Esse sinal pode no ser uma onda quadrada, mas isso pode ser resolvido fazendo uma contagem N / 2 , seguido de um divisor por 2 (FF do tipo T). Exemplo: Deseja-se obter uma freqncia de 1Hz (1 segundo), a partir de um sinal digital com freqncia de 60Hz obtido a partir da rede de energia eltrica. N = fosc / fclk = 60 /1 = 60 Se no houver nenhuma restrio quanto a forma do sinal, basta dividimos diretamente o sinal de 60Hz por 60 e obter o sinal de 1 Hz.
V .2 004 P g .9

CURSO DE E LE TR NI CA DI GI TAL

CEFE T/ S C

60 Hz

Contador MOD-60

1 Hz

No entanto, para obter um sinal quadrado de 1 Hz, necessrio dividimos primeiro o sinal de 60Hz por 30 e em seguida dividir esse sinal por 2 para obter o sinal de 1Hz.
60 Hz Contador MOD-30 2 Hz FF tipo T (Divisor 2) 1 Hz

5 .4

Circuitos integrados de contadores

Existem vrios circuitos integrados de contadores, tanto TTL como CMOS. Nos Datasheet os contadores assncronos so simplesmente identificados como COUNTERS, enquanto que os contadores sncronos so identificados como SYNCHRONOUS COUNTERS. A seguir so mostrados as pinagens e os diagramas de alguns contadores.
74XX90 74XX92 74XX93 74XX73 CD4040 74XX163 74XX169 74XX190 74XX390 74XX393 Contador assncrono decdico Contador assncrono divisor por doze Contador assncrono binrio de 4 bits 2 FF do tipo JK para construir contadores sncronos ou assncronos. Contador assncrono binrio de 12 bits Contador sncrono binrio de 4 bits Contador sncrono binrio de 4 bits crescente-decrescente Contador sncrono decdico de 4 bits crescente-decrescente Duplo contador assncrono decdico Duplo contador assncrono binrio de 4 bits

V .2 004

P g.10

CURSO DE E LE TR NI CA DI GI TAL

CEFE T/ S C

V .2 004

P g.11

CURSO DE E LE TR NI CA DI GI TAL

CEFE T/ S C

V .2 004

P g.12

CURSO DE E LE TR NI CA DI GI TAL

CEFE T/ S C

V .2 004

P g.13

CURSO DE E LE TR NI CA DI GI TAL

CEFE T/ S C

V .2 004

P g.14

CURSO DE E LE TR NI CA DI GI TAL

CEFE T/ S C

V .2 004

P g.15

CURSO DE E LE TR NI CA DI GI TAL

CEFE T/ S C

V .2 004

P g.16

CURSO DE E LE TR NI CA DI GI TAL

CEFE T/ S C

V .2 004

P g.17

CURSO DE E LE TR NI CA DI GI TAL

CEFE T/ S C

V .2 004

P g.18

CURSO DE E LE TR NI CA DI GI TAL

CEFE T/ S C

5 .5

Referncias bibliogrficas

1. Ba, N.. Apostila de Eletrnica Digital: Contadores, ETFSC,1999. 2. Montebeller, S.J. Apostila de Eletrnica II, FACENS. 3. Digital Logic: Pocket Data Book, Texas Instruments, 2003. 4. Digital Logic: Datasheet, Texas Instruments, 2003.

V .2 004

P g.19

CURSO DE E LE TR NI CA DI GI TAL

CEFE T/ S C

5 .6
1.

Exerccios
Para o contador mostrado abaixo determine e o seu mdulo e a tabela funcional? Qual tipo de contador ele representa: sncrono ou assncrono?

CLR A CLK

Tabela funcional 2. Para o contador mostrado abaixo determine e o seu mdulo e a tabela funcional? Qual tipo de contador ele representa: sncrono ou assncrono?

clkB

clkA

clk

clk

clk

clk

clr

Tabela funcional
Clock 0 1 2 3 4 5 6 7 8 9 10 11 12 Contagem 0 C 0 B 0 A 0

V .2 004

P g.20

CURSO DE E LE TR NI CA DI GI TAL
13 14 15

CEFE T/ S C

3. Configure utilizando o contador de 4 bits, um contador de MOD-11. Faa o seu diagrama de estados e sua tabela funcional. Utilize o diagrama em blocos abaixo. Lembre-se que a entrada CLR assncrona.

D CLK

CLR

4.

Qual o modulo do contador (CD4040) configurado na figura abaixo? Lembrete: o CLR ativo ALTO.

CLK (100kHz)

+5V

0V

5. 6.

Na questo anterior qual a freqncia do sinal CLR? Na questo anterior qual a freqncia do sinal do pino QE?

7. Configure utilizando os contadores de 4 bits, um contador de MOD-60. Utilize o diagrama em blocos abaixo. Lembre-se que as entradas CLR so assncronas.

D CLK

D CLK

CLR

CLR

V .2 004

P g.21

CURSO DE E LE TR NI CA DI GI TAL

CEFE T/ S C

8. Configure um contador de MOD-60 usando o CI 74LS393. Utilize o diagrama abaixo. O CLK corresponde as entradas A (pinos 13 e 1). Acrescente as portas (E, OU, INVERSORAS) que forem necessrias para configurar corretamente o contador. Lembrete: 1) alimenta corretamente o CI. 2) as entradas CLR do 74LS393 so assncronas. Se puder verifique o funcionamento usando um simulador de circuitos (EWB 5.2 ou MULTISIM 2001)., ou montando o circuito no Laboratrio de Alunos.

9.

Na questo anterior qual ser a freqncia do sinal CLR se o clock for de 1,8MHz?

10. Na questo anterior qual ser a freqncia do sinal da sada QB do segundo contador se o clock for de 1,8MHz? 11. Configure o contador 74LS163 para realizar a contagem crescente de 0 a 15 MOD-16. Faa o diagrama de estados correspondentes.

12. Configure o contador 74LS163 para realizar a contagem crescente de 0 a 12 MOD-13. Faa o diagrama de estados correspondentes. Lembrete: a entrada CLR do 74LS163 sncrona.

V .2 004

P g.22

CURSO DE E LE TR NI CA DI GI TAL

CEFE T/ S C

13. Configure o contador 74LS163 para realizar a contagem crescente entre 6 (0110) e 12 (1100) incluindo os dois extremos. Faa o diagrama de estados correspondentes.

14. Configure o contador 74LS190 para realizar a contagem decrescente de 15 a 0 MOD-16. Faa o diagrama de estados correspondentes. Lembrete: a entrada CTEN deve estar em alto para que a contagem ocorra.

V .2 004

P g.23

CURSO DE E LE TR NI CA DI GI TAL 15.

CEFE T/ S C

O que deve ser feito no circuito anterior para que o contador conte em ordem crescente?

16. Faa um diagrama em blocos representando os contadores utilizados para obter a freqncia de 360Hz a partir de um sinal digital de 28,8kHz. Quais circuitos comerciais de contadores voc utilizaria para implementar este divisor de freqncia? 17. Faa um diagrama em blocos representando os contadores utilizados para obter as freqncias de 480Hz e 1440Hz a partir de um sinal digital de 28,8kHz. 18. Faa um diagrama em blocos representando os contadores utilizados para obter uma onda quadrada de 4250Hz a partir de um sinal digital de 1,44MHz. Se no for possvel obter o valor exato, obtenha o valor mais prximo possvel e informe qual o valor da freqncia obtida. 19. Implemente o circuito projetado na questo anterior utilizando FF JK para o divisor por 2 e o 74LS393 para a outra diviso. Acrescente as portas (E, OU, INVERSORAS) que forem necessrias para configurar corretamente o contador.

V .2 004

P g.24