1

Faculdade de Ciencia e Tecnologia

Engenharia de Eletrica
Disciplina: Eletr onica Digital
Professor: Vitor Leao Filardi
Apostila de Eletr onica Digital
2
Sumario
1 Primeira Unidade 7
1.1 Sistema de Numera c ao . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
1.1.1 Polin omio Geral . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
1.1.2 N umeros Reais . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
1.1.3 Exerccios de Fixa c ao . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
1.2 Portas L ogicas - Deni c ao . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
1.2.1 Tipos de portas l ogicas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
1.2.2 Tipos de Portas L ogicas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
1.2.3 Teoremas . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
1.2.4 Exerccios: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18
1.3 Exerccios de Fixa c ao: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
2 Segunda Unidade 21
2.1 Sistemas Digitais . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
2.1.1 Flip-Flop-SR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
2.1.2 Flip-Flop SR controlado por um pulso de Clock . . . . . . . . . . . . . . . . . . 22
2.1.3 Flip-Flop JK . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
2.1.4 Flip-Flop JK com entradas Preset e Clear . . . . . . . . . . . . . . . . . . . . . 24
2.1.5 Flip-Flop JK Master-Slave (Mestre-Escravo) . . . . . . . . . . . . . . . . . . . 24
2.1.6 Flip-Flop T . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
2.1.7 Flip-Flop D . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
2.2 Registradores de Deslocamento . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
2.2.1 Conversor Serie-Paralelo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
2.2.2 Conversor Paralelo - Serie . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
2.3 Contadores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
2.3.1 Contadores Assncronos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
2.3.2 Contadores Sncronos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
2.4 Sistema de Projetos de Subsistemas Seq uenciais . . . . . . . . . . . . . . . . . . . . . . 30
3 Terceira Unidade 33
3.1 Conversores A/D e D/A . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
3.1.1 Introdu c ao . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
3.1.2 Quantiza c ao . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
3.1.3 Taxa de Amostragem . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 34
3.1.4 Linearidade . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
3.2 Desenvolvimento . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
3.2.1 Aplica c ao . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
3.3 Multiplexadores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
3.4 Demultiplexadores . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 39
3.5 Circuitos Aritmeticos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
3.5.1 Meio Somador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
3.5.2 Somador Completo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
3.5.3 Meio Subtrator . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41
3.5.4 Subtrator Completo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
3.6 Mem orias . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
3
4 SUM

ARIO
3.6.1 Classica c ao das Mem orias . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43
3.7 Terminologia . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
3.8 Princpios de Opera c ao da Mem oria . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
3.8.1 Entradas de Endere co . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
3.8.2 A Entrada R/W . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
3.8.3 Habilita c ao da Mem oria . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
3.8.4 Exerccios . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
Referencias Bibliogracas
IDOETA, I. V.; CAPUANO, F. G. Elementos de Eletr onica Digital. [S.l.]: Editora

Erica, 1984.
IDOETA, I. V.; CAPUANO, F. G. Sistemas Digitais-Princpios e Aplicacoes. [S.l.]: Editora

Erica,
1984.
5
Captulo 1
Primeira Unidade
1.1 Sistema de Numera cao
0 1 2 3 4 5 6 7 8 9 Decimal
2003 2000 + 000 + 00 + 3
2 10
3
+ 0 10
2
+ 0 10
1
+ 3 10
0
abc= a 10
2
+ b 10
1
+c 10
0
1.1.1 Polin omio Geral
(n)
b
= n
i
b
i
+ n
i1
b
i1
+ n
i2
b
i2
+ ... + n
1
b
1
+ n
0
b
0
Convers ao de Bin aria (0,1) para Decimal utilizando o Polin omio Geral
(101101)
2
= 1 2
5
+ 0 2
4
+ 1 2
3
+ 1 2
2
+ 0 2
1
+ 1 2
0
=32+0+8+4+0+1
=(45)
10
Por divis oes sucessivas encontre os seguintes valores abaixo, lembrando que o restos devem ser
sempre menores que a base em quest ao e a montagem dos n umeros seguem de baixo para cima.
Exerccios:
(46)
10
= (?)
2
(123)
10
= (?)
2
(4305)
10
= (?)
2
(146)
10
= (?)
2
(309)
10
= (?)
2
(1010111)
2
= (?)
5
(210011)
3
= (?)
5
(376)
10
= (?)
7
(9450)
10
= (?)
9
(1101011)
2
= (?)
4
(452)
8
= (?)
2
(13215)
6
= (?)
5
1.1.2 N umeros Reais
(123, 456)
10
= 1 10
2
+ 2 10
1
+ 3 10
0
+ 4 2
1
+ 5 10
2
+ 6 10
3
(123, 45)
10
= (?)
2
1
a
Etapa:
123/2=1111011
2
a
Etapa:
Eletr onica Digital - 1
a
Unidade - Prof. Vitor Le ao Filardi 8
0, 45 2 = 0, 90 0, 90 2 = 1, 80 0, 80 2 = 1, 60 0, 60 2 = 1, 20
0, 20 2 = 0, 40 0, 80 2 = 1, 60
(1111011, 011100)
2
Ex:
(101101, 11101)
2
= (?)
10
= 45, 90625
Opera c oes:
Adi c ao:
1 1111 2
(121)
10
(1011011)
2
(1232)
5
+(39)
10
+(11110)
2
+(32)
5
(160)
10
(111001)
2
(1444)
5
Subtra c ao:
111 2
(121)
10
(1011011)
2
(1232)
5
-(39)
10
-(11110)
2
-(32)
5
(82)
10
(111001)
2
(1200)
5
1.1.3 Exerccios de Fixa cao
a)(10346)
10
=(?)
2
b)(156, 23)10 =(?)
2
c)(305, 34)
10
=(?)
2
d)(786, 46)
10
=(?)
2
e)(1001110011)
2
=(?)
10
f)(101101, 1011)
2
=(?)
10
g)(1010, 100)
2
=(?)
10
h)(1111, 111)
2
=(?)
10
i)(4305, 009)
10
=(?)
2
j)(200, 002)
10
=(?)
2
l)(110011, 1100)
2
=(?)
10
m)(10110011, 11)
2
=(?)
10
Somas: (da quest ao anterior)
a)(g + h)
2
=(?)
2
b)(e + f)
10
=(?)
10
c)(l + m)
2
=(?)
2
d)(i + j)
10
=(?)
10
e)(a + b)
2
=(?)
2
f)(c + d)
10
=(?)
10
Subtra c oes:(da quest ao anterior)
a)(a-b)=(?)
2
b)(c-d)=(?)
2
c)(e-f)=(?)
2
Eletr onica Digital - 1
a
Unidade - Prof. Vitor Le ao Filardi 9
Tabela de Convers oes de Unidades
Decimal Bin ario Quarten ario Octal Hexadecimal
0 0 0 0 0
1 1 1 1 1
2 10 2 2 2
3 11 3 3 3
4 100 10 4 4
5 101 11 5 5
6 110 12 6 6
7 111 13 7 7
8 1000 20 10 8
9 1001 21 11 9
10 1010 22 12 A
11 1011 23 13 B
12 1100 30 14 C
13 1101 31 15 D
14 1110 32 16 E
15 1111 33 17 F
Exerccios:
(46)
4
=(?)
2
(123)
4
= (?)
2
(4305)
4
= (?)
2
(146)
4
= (?)
2
(307)
8
=(?)
2
(4531)
8
= (?)
2
(1074)
8
= (?)
2
(5076)
8
= (?)
2
(9450)
16
=(?)
2
(1AFDC)
16
= (?)
2
(FEDCBA)
16
= (?)
2
(DB452)
16
= (?)
2
(A51F)
16
=(?)
8
(DBA4)
16
= (?)
8
(2100, 11)
16
= (?)
8
(376, 8)
16
= (?)8
(9450)
16
=(?)
4
(E21A)
16
= (?)
4
(E94, 50)
16
= (?)
4
(B45, F)
16
= (?)
4
(1023)
4
=(?)
16
(765432)
8
= (?)
16
(65, 42)
8
= (?)
16
(45, 7)
8
= (?)
16
(309)
8
=(?)
4
(74777)
8
= (?)
4
(76, 72)
8
= (?)
4
(37, 6)
8
= (?)
4
Eletr onica Digital - 1
a
Unidade - Prof. Vitor Le ao Filardi 10
Portas L ogicas
1.2 Portas L ogicas - Deni cao
As portas l ogicas s ao circuitos eletr onicos destinados a executar as Opera c oes L ogicas. Estes
circuitos eletr onicos, compostos de transistores, diodos,resistores, etc, s ao encapsulados na forma de
Circuito Integrado.Cada circuito integrado pode conter v arias Portas L ogicas, de iguais ou difer-
entes Fun c oes L ogicas.
Portas l ogicas de mesma fun c ao podem ter caractersticas eletricas diferentes, como: corrente de
opera c ao, consumo e velocidade de transmiss ao. Os circuitos integrados, ser ao estudados os aspectos
referentes somente ` a l ogica. Para a eletr onica digital, os smbolos 0e 1da algebra booleana, s ao
nveis de tens ao eletrica, onde 0 Equivale ao nvel de tens ao mais baixo e 1 Equivale ao nvel
de tens ao mais alto. Estes nveis l ogicos ser ao os estados l ogicos das vari aveis l ogicas de entrada esada
dos circuitos l ogicos.
1.2.1 Tipos de portas l ogicas
A seguir ser ao apresentados os tipos de portas l ogicas de duas entradas, com smbolo,fun c ao,tabela
verdade e um Circuito Integrado equivalente comercial. Algumas portas l ogicas podem possuir mais
de duas entradas e alguns circuitos integrados,podem possuir tipos diferentes de portas l ogicas no
mesmo encapsulamento.
Conhecida como algebra de chaveamento, bin aria, aplica c ao direta na eletr onica digital.
1.2.2 Tipos de Portas L ogicas
Porta OU (OR)
Representa c ao Algebrica: F = A + B
Ler-se: A fun c ao F e equivalente a vari avel Aou B
Tabela Verdade
A B F
0 0 0
0 1 1
1 0 1
1 1 1
Diagrama de Blocos
Figura 1.1: Porta OU de 2 entradas.
Mapa de Karnaugh
A A
B 0 1
B 1 1
Eletr onica Digital - 1
a
Unidade - Prof. Vitor Le ao Filardi 11
Tabela Verdade
A B C F
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 1
Diagrama de Blocos
Figura 1.2: Porta OU de 3 entradas.
Mapa de Karnaugh
A A
C 0 1 1 1
C 1 1 1 1
B B B
Tabela Verdade
A B C D F
0 0 0 0 0
0 0 0 1 1
0 0 1 0 1
0 0 1 1 1
0 1 0 0 1
0 1 0 1 1
0 1 1 0 1
0 1 1 1 1
1 0 0 0 1
1 0 0 1 1
1 0 1 0 1
1 0 1 1 1
1 1 0 0 1
1 1 0 1 1
1 1 1 0 1
1 1 1 1 1
Diagrama de Blocos
Figura 1.3: Porta OU de 4 entradas.
Mapa de Karnaugh
A A
C
0 1 1 1 D
1 1 1 1
D
C
1 1 1 1
1 1 1 1 D
B B B
Porta E (AND)
Representa c ao Algebrica: F = A * B
Ler-se: A fun c ao F e equivalente a vari avel Ae B
Tabela Verdade
A B F
0 0 0
0 1 0
1 0 0
1 1 1
Diagrama de Blocos
Figura 1.4: Porta E de 2 entradas.
Mapa de Karnaugh
A A
B 0 0
B 0 1
Eletr onica Digital - 1
a
Unidade - Prof. Vitor Le ao Filardi 12
Tabela Verdade
A B C F
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 1
Diagrama de Blocos
Figura 1.5: Porta E de 3 entradas.
Mapa de Karnaugh
A A
C 0 0 0 0
C 0 0 0 1
B B B
Tabela Verdade
A B C D F
0 0 0 0 0
0 0 0 1 0
0 0 1 0 0
0 0 1 1 0
0 1 0 0 0
0 1 0 1 0
0 1 1 0 0
0 1 1 1 0
1 0 0 0 0
1 0 0 1 0
1 0 1 0 0
1 0 1 1 0
1 1 0 0 0
1 1 0 1 0
1 1 1 0 0
1 1 1 1 1
Diagrama de Blocos
Figura 1.6: Porta E de 4 entradas.
Mapa de Karnaugh
A A
C
0 0 0 0 D
0 0 0 0
D
C
0 0 1 0
0 0 0 0 D
B B B
Porta Inversora (NOT)
Representa c ao Algebrica: F = A
Ler-se: A fun c ao F e equivalente a vari avel n ao A
Tabela Verdade
A F
0 1
1 0
Diagrama de Blocos
Figura 1.7: Porta Inversora.
Mapa de Karnaugh
A A
1 0
Eletr onica Digital - 1
a
Unidade - Prof. Vitor Le ao Filardi 13
Porta N ao OU (NOR)
Representa c ao Algebrica: F = A + B
Ler-se: A fun c ao F n ao e equivalente a vari avel Aou B
Tabela Verdade
A B F
0 0 1
0 1 0
1 0 0
1 1 0
Diagrama de Blocos
Figura 1.8: Porta N ao OU de 2 entradas.
Mapa de Karnaugh
A A
B 1 0
B 0 0
Tabela Verdade
A B C F
0 0 0 1
0 0 1 0
0 1 0 0
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 0
1 1 1 0
Diagrama de Blocos
Figura 1.9: Porta N ao OU de 3 entradas.
Mapa de Karnaugh
A A
C 1 0 0 0
C 0 0 0 0
B B B
Tabela Verdade
A B C D F
0 0 0 0 1
0 0 0 1 0
0 0 1 0 0
0 0 1 1 0
0 1 0 0 0
0 1 0 1 0
0 1 1 0 0
0 1 1 1 0
1 0 0 0 0
1 0 0 1 0
1 0 1 0 0
1 0 1 1 0
1 1 0 0 0
1 1 0 1 0
1 1 1 0 0
1 1 1 1 0
Diagrama de Blocos
Figura 1.10: Porta N ao OU de 4 entradas.
Mapa de Karnaugh
A A
C
1 0 0 0 D
0 0 0 0
D
C
0 0 0 0
0 0 0 0 D
B B B
Eletr onica Digital - 1
a
Unidade - Prof. Vitor Le ao Filardi 14
Porta N ao E (NAND)
Representa c ao Algebrica: F = A B
Ler-se: A fun c ao F N ao e equivalente a vari avel Ae B
Tabela Verdade
A B F
0 0 1
0 1 1
1 0 1
1 1 0
Diagrama de Blocos
Figura 1.11: Porta N ao E de 2 entradas.
Mapa de Karnaugh
A A
B 1 1
B 1 0
Tabela Verdade
A B C F
0 0 0 1
0 0 1 1
0 1 0 1
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 0
Diagrama de Blocos
Figura 1.12: Porta N ao E de 3 entradas.
Mapa de Karnaugh
A A
C 1 1 1 1
C 1 1 1 0
B B B
Tabela Verdade
A B C D F
0 0 0 0 1
0 0 0 1 1
0 0 1 0 1
0 0 1 1 1
0 1 0 0 1
0 1 0 1 1
0 1 1 0 1
0 1 1 1 1
1 0 0 0 1
1 0 0 1 1
1 0 1 0 1
1 0 1 1 1
1 1 0 0 1
1 1 0 1 1
1 1 1 0 1
1 1 1 1 0
Diagrama de Blocos
Figura 1.13: Porta N ao E de 4 entradas.
Mapa de Karnaugh
A A
C
1 1 1 1 D
1 1 1 1
D
C
1 1 0 1
1 1 1 1 D
B B B
Eletr onica Digital - 1
a
Unidade - Prof. Vitor Le ao Filardi 15
Porta OU Exclusivo (XOR)
Representa c ao Algebrica: F = (A B)+(A B) ou A (+) B
Ler-se: A fun c ao F e equivalente ou a vari avel Aou B
Tabela Verdade
A B F
0 0 0
0 1 1
1 0 1
1 1 0
Diagrama de Blocos
Figura 1.14: Porta OU Exclusivo de 2 en-
tradas.
Mapa de Karnaugh
A A
B 0 1
B 1 0
Tabela Verdade
A B C F
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 0
1 1 0 0
1 1 1 0
Diagrama de Blocos
Figura 1.15: Porta OU Exclusivo de 3 en-
tradas.
Mapa de Karnaugh
A A
C 0 1 0 1
C 1 0 0 0
B B B
Tabela Verdade
A B C D F
0 0 0 0 0
0 0 0 1 1
0 0 1 0 1
0 0 1 1 0
0 1 0 0 1
0 1 0 1 0
0 1 1 0 0
0 1 1 1 0
1 0 0 0 1
1 0 0 1 0
1 0 1 0 0
1 0 1 1 0
1 1 0 0 0
1 1 0 1 0
1 1 1 0 0
1 1 1 1 0
Diagrama de Blocos
Figura 1.16: Porta OU Exclusivo de 4 en-
tradas.
Mapa de Karnaugh
A A
C
0 1 0 1 D
1 0 0 0
D
C
0 0 0 0
1 0 0 0 D
B B B
Eletr onica Digital - 1
a
Unidade - Prof. Vitor Le ao Filardi 16
Porta N ao OU Exclusivo (XNOR)
Representa c ao Algebrica: F = (A + B)*(A + B) ou A (*) B
Ler-se: A fun c ao F n ao e equivalente ou a vari avel Aou B
Tabela Verdade
A B F
0 0 1
0 1 0
1 0 0
1 1 1
Diagrama de Blocos
Figura 1.17: Porta N ao OU Exclusivo de
2 entradas.
Mapa de Karnaugh
A A
B 1 0
B 0 1
Tabela Verdade
A B C F
0 0 0 1
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 1
1 1 1 1
Diagrama de Blocos
Figura 1.18: Porta N ao OU Exclusivo de
3 entradas.
Mapa de Karnaugh
A A
C 1 0 1 0
C 0 1 1 1
B B B
Tabela Verdade
A B C D F
0 0 0 0 1
0 0 0 1 0
0 0 1 0 0
0 0 1 1 1
0 1 0 0 0
0 1 0 1 1
0 1 1 0 1
0 1 1 1 1
1 0 0 0 0
1 0 0 1 1
1 0 1 0 1
1 0 1 1 1
1 1 0 0 1
1 1 0 1 1
1 1 1 0 1
1 1 1 1 1
Diagrama de Blocos
Figura 1.19: Porta N ao OU Exclusivo de
4 entradas.
Mapa de Karnaugh
A A
C
1 0 1 0 D
0 1 1 1
D
C
1 1 1 1
0 1 1 1 D
B B B
Eletr onica Digital - 1
a
Unidade - Prof. Vitor Le ao Filardi 17
1.2.3 Teoremas
Teoremas de DMorgam ou Morgan
1
a
Teorema
A + B = A B
2
a
Teorema
A B = A + B
Demonstra c ao
1
o
Teorema
A B 1
o
Mem 2
o
Mem
0 0 1 1
0 1 1 1
1 0 1 1
1 1 0 0
2
o
Teorema
A B 1
o
Mem 2
o
Mem
0 0 1 1
0 1 0 0
1 0 0 0
1 1 0 0
Principais Postulados de Boole
Considere X, Y e Z vari aveis l ogicas distintas.
0 * X = 0
1 * X = X
X * X = X
X * X = 0
0 + X = X
1 + X = 1
X + X = X
X + X = 1
X = X
Comutativas:
X + Y = Y + X
X * Y = Y * X
Eletr onica Digital - 1
a
Unidade - Prof. Vitor Le ao Filardi 18
Associativas:
X + ( Y + Z ) = ( X + Y ) + Z
X * ( Y * Z ) = ( X * Y ) * Z
Distributivas:
X * ( Y + Z ) = ( X * Y ) + ( X * Z )
1.2.4 Exerccios:
Dado a fun c ao abaixo, monte a tabela verdade, o mapa de Karnaugh e o Diagrama de Blocos.
a)F=(A+B) * C
b)F= A * B + A*B*C +A*C
c)Monte a express ao e simplique-a
A B
d)Monte a express ao e simplique-a
A B C D
Eletr onica Digital - 1
a
Unidade - Prof. Vitor Le ao Filardi 19
e)Monte a express ao e o diagrama de blocos
A A
C X 0 1 X
C 0 1 0 0
f)Monte a express ao e o diagrama de blocos
A A
C
0 1 0 0 D
0 1 1 1
D
C
1 1 1 0
0 0 0 0 D
B B B
g)Monte a express ao e o diagrama de blocos
A A
C
X 0 X 1 D
1 X 0 1
D
C
1 0 0 0
1 1 0 0 D
B B B
1.3 Exerccios de Fixa cao:
a)Projetar um sistema para a identica c ao da altura de garrafas produzidas poruma empresa de
cerveja. Sabe-se que a empresa produz garrafas com 3 alturaspadronizadas 10 cm, 15 cm e 20 cm.
As garrafas abandonam a linha de produ c ao naposi c ao vertical transportada por uma esteira. Uti-
lizar sensores opticos eindicadores de leds coloridos, uma cor para cada altura de garrafa.
b)Um teclado decimal fornece 4 informa c oes bin arias indicando qual tecla que foi pressionada. Deseja
dimensionar um sistema digital que acenda um led sempre que a tecla pressionada seja m ultipla de
2 ou de 3.
c)Um teclado decimal apresenta sada codicada em bin ario. Escrever a equa c ao algebrica simplicada
de uma fun c ao de chaveamento (l ogica) que indique sempre qua a tecla pressionada seja um n umero
impar.
d)Projetar um sistema l ogico conversor do c odigo BCD para um display de 7 segmentos.
e)Dimensionar um sistema l ogico que recebendo em suas entradas um c odigo BCD mostre em um
display de 7 segmentos os seguintes requesitos:
0 U
Par L
Impar A
Eletr onica Digital - 1
a
Unidade - Prof. Vitor Le ao Filardi 20
Simplique as express oes:
S = A B C +A C + A + B
S = A B C +A B C +A B + C
S = A B + A B
S = A B + C + A B C + AB + C + A B C + A B C
Captulo 2
Segunda Unidade
2.1 Sistemas Digitais
Um sistema digital e um conjunto de fun c oes de chaveamento envolvendo vari aveis bin arias e que
realizam determinadas tarefas. Os sistemas digitais se agrupam em duas categorias distintas:
a)Sistemas Digitais Combinacionais, e
b)Sistemas Digitais Seq uenciais.
Os sistemas combinacionais apresentam em suas sadas, num certo instante de tempo, valores que
dependem exclusivamente dos valores aplicados em suas entradas nesse exato instante.
Os sistemas seq uencias apresentam em suas sadas, em um determinado instante,valores que dependem
dos valores presentes nas entradas nesse instante e em instantes anteriores.
2.1.1 Flip-Flop-SR
Para tal comportamento os sistemas seq uenciais dever ao conter estruturas de memoriza c ao que ar-
mazenar ao entradas anteriormente aplicadas. O modulo b asico de memoriza c ao s ao os FLIP-FLOP,
sendo facilmente construdo a partir de portas l ogicas introduzindo-se uma realimenta c ao adequada
na mesma.
Assim os FLIP-FLOP s ao dispositivos que possuem dois estados est aveis. Para um FLIP-FLOP
assumir um desses estados e necess ario que haja uma combina c ao das vari aveis e de um pulso de con-
trole, clock. Ap os este pulso, o FLIP-FLOP permanecera nesse estado ate a chegada de um novo
pulso de controle e, ent ao, de acordo com as vari aveis de entrada, permanecer a ou mudar a de estado.
Basicamente, podemos representar o FLIP-FLOP como um bloco onde temos duas sadas Q e

Q, entradas para as vari aveis e um entrada de controle (clock). A sada Q ser a a principal do bloco.
S R Qa/Qn Qf/Qn+1
0 0 0 0
1 0 0 1
2 0 1 0
3 0 1 1
4 1 0 0
5 1 0 1
6 1 1 0
7 1 1 1
Figura 2.1: Flip-Flop SR discreto.
Eletr onica Digital - 2
a
Unidade - Prof. Vitor Le ao Filardi 22
Onde Qa/Qn representa o estado anterior e Qf ou Qn+1 o estado possvel.
Assim podemos assumir que a tabela verdade de um ip-op SR b asico e:
S R Qf
0 0 Qa
0 1 0
1 0 1
1 1 N ao permitido
Existem v arios tipos de FLIP-FLOP classicados em dois grandes blocos:
Sncrono
Assncrono
Os FLIP-FLOP sncronos s o respondem as mudan cas de estados nas entradas quando essas ocorrem
simultaneamente com a ocorrencia de um pulso de controle (clock ou triger), ou seja, o sincronismo,
enquanto que os assncronos reagem quanto ` a varia c ao das entradas.
Alem dessas classica c oes os FLIP-FLOP se agrupam em algumas famlias, ou tipos como:
1.Set-Reset (SR);
2.Master-Slave(MS);
3.JK;
4.Tipo T, e;
5.Tipo D (Delay)
2.1.2 Flip-Flop SR controlado por um pulso de Clock
Para que o ip-op SR b asico seja controlado por uma seq uencia de pulsos de clock, basta trocarmos
os dois inversores por portas NAND, e as outras entradas destas portas, injetarmos o clock. O circuito
car a, ent ao:
Quando a entrada clock assumir o valor 1, o circuito ira comportar-se como um ip-op SR b asico.
Teremos ent ao, a seguinte tabela verdade:
S R Qf
0 0 Qa
0 1 0
1 0 1
1 1 N ao permitido
Esse circuito ira mudar de estado apenas quando o clock for igual a 1, em outras palavras,
o circuito ir a mudar de estado somente na chegada de um pulso de clock.
Diagrama de Estados
Eletr onica Digital - 2
a
Unidade - Prof. Vitor Le ao Filardi 23
Figura 2.2: Flip-Flop SR discreto com clock
Figura 2.3: Flip-Flop SR Bloco com clock
Clock
S
R
Q
Figura 2.4: Diagrama de Estados do Flip-Flop SR
2.1.3 Flip-Flop JK
O ip-op JK, nada mais e que um SR realimentado de maneira mostrada na gura a seguir, essa
outra forma de realimenta c ao elimina o estado indenido do ip-op SR.
A tabela verdade ca:
J K Qa Qa S R Qf
0 0 0 0 1 Qa
1 0 0 1 0 Qa
2 0 1 0 1 0
3 0 1 1 0 0
4 1 0 0 1 1
5 1 0 1 0 1
6 1 1 0 1 Qf
7 1 1 1 0 Qf
Eletr onica Digital - 2
a
Unidade - Prof. Vitor Le ao Filardi 24
Figura 2.5: Flip-Flop JK discreto
Figura 2.6: Flip-Flop JK Bloco
OBS:Vale ressaltar para que o circuito assim funcione como desejado, deve-se retirar o clock logo
ap os as duas entradas tenham sido iguais a 1.
2.1.4 Flip-Flop JK com entradas Preset e Clear
O Flip-Flop JK poder a assumir valores Q = 1 ou Q = 0 mediante a utiliza c ao das entradas Preset
(Pr) e Clear (Clr). Estas entradas s ao inseridas no circuito da seguinte forma:
Figura 2.7: Flip-Flop JK com Preset Clear Figura 2.8: Flip-Flop JK com Preset Clear
As entradas Preset e Clear n ao podem assumir valores zero simultaneamente, pois acarretaria a
sada uma situa c ao n ao permitida. A entrada Clear e tambem denominada de Reset.
CLR PR Qf
0 0 N ao permitido
0 1 0
1 0 1
1 1 Funcionamento Normal
2.1.5 Flip-Flop JK Master-Slave (Mestre-Escravo)
O ip-op JK como foi visto, resolveu o problema anteriormente visto, quando as entradas J e K
forem iguais a 1 porem, este circuito apresenta uma caracterstica indesej avel, quando o clock for igual
a 1, teremos o circuito funcionando como um sistema combinacional, pois a entrada J e K estar ao
liberadas. Para solucionarmos o problema utilizaremos o circuito abaixo:
Eletr onica Digital - 2
a
Unidade - Prof. Vitor Le ao Filardi 25
Figura 2.9: Flip-Flop JK Master-Slave
2.1.6 Flip-Flop T
Esse e um ip-op JK com a particularidade de possuir as entradas J e K curto circuitadas (uma
ligada a outra), logo quando J assumir valor 1, K tambem assumira o valor 1, e quando J assumir
valor zero, K tambem.
Figura 2.10: Flip-Flop T
2.1.7 Flip-Flop D
Esse e um ip-op JK com a particularidade de possuir as entradas J e K invertidas. Logo, nesse
ip-op, teremos as seguintes entradas possveis: J=0 e K=1; J=1 e K=0.
Ex1 :Projetar um sistema bloqueador de bebados num carro. A seq uencia da senha devera ser 101
Ex2 :Projetar um sistema seq uencial sncrono que simule um dado eletr onico. Utilizar ip-op JK.
Eletr onica Digital - 2
a
Unidade - Prof. Vitor Le ao Filardi 26
Figura 2.11: Flip-Flop D
Ex3 :Projetar um sistema seq uencial sncrono usando ip-op JK que acionado por um gerador de
clock em um display de 7 segmentos de forma seq uencial e cclico, as letras que comp oem o
nome: LEAO.
Eletr onica Digital - 2
a
Unidade - Prof. Vitor Le ao Filardi 27
Registradores
2.2 Registradores de Deslocamento
Os ip-op podem armazenar durante o perodo em que sua entrada de clock for igual a 0, um bit
apenas (sada Q). Porem quando necessitarmos guardar um informa c ao de mais de um bit, o ip-op
ira tornar-se insuciente. Contornar tal problema costuma-se utilizar no circuito o que se denomina
Registradores de Deslocamento (Shift Register). Assim com um certo n umero de ip-op do tipo
RS ou JK mestre-escravo ligados de tal forma que as sadas de cada bloco alimentem as entradas
S e R, respectivamente, do ip-op seguinte, sendo que, o primeiro ter a suas entradas S e R ligadas
na forma de um ip-op tipo D (R=S). O circuito abaixo exemplica um Registrador de Deslocamento.
Figura 2.12: Registrador de Deslocamento Simples
Veremos ent ao algumas aplica c oes do registrador de deslocamento.
2.2.1 Conversor Serie-Paralelo
O Registrador de deslocamento pode ser utilizado para converter uma informa c ao serie em par-
alela. A congura c ao b asica, nessa situa c ao, para uma informa c ao de 4 bits, teremos:
Figura 2.13: Conversor Serie - Paralelo
Fazendo a seguinte entrada serie 1010 no circuito acima teremos a tabela verdade da seguinte forma:
Informa c ao Descidas do Clock Q3 Q2 Q1 Q0
0 1 Pulso 0 0 0 0
1 2 Pulso
0 3 Pulso
1 4 Pulso
Por esse motivo o circuito acima e conhecido como Registrador de Deslocamento.
Eletr onica Digital - 2
a
Unidade - Prof. Vitor Le ao Filardi 28
2.2.2 Conversor Paralelo - Serie
Para entrarmos com uma informa c ao paralela, necessitamos de um registrador que apresente as
entradas Preset e Clear, pois e atraves destas que fazemos com que o Registrador armazene a in-
forma c ao paralela. O registrador com essas entradas e representado abaixo:
Figura 2.14: Conversor Paralelo - Serie
Antes de come carmos, vamos rever o funcionamento das entradas ENABLE e PRESET. Quando
a entrada enable estiver em zero, as entradas preset (PR) dos ip-op permanecer ao no estado 1,
fazendo com que os ip-op atuem normalmente. Quando a entrada enable for igual a 1, as entradas
preset dos ip-op assumir ao os valores complementares das entradas PR3, PR2, PR1 e PR0.
Para que o registrador de deslocamento funcione como conversor paralelo serie, necessitamos limp a-
lo e logo em seguida, introduzir a informa c ao como j a descrito, recolhendo na sada Q0 a mesma
informa c ao de modo serie. E f acil de notar que a sada Q0 assume primeiramente o valor I0 e a cada
descida do pulso de clock, ira assumir seq uencialmente os valores I1, I2, I3.
Informa c ao Descidas do Clock Q3 Q2 Q1 Q0
0 1 Pulso 0 0 0 0
1 2 Pulso
0 3 Pulso
1 4 Pulso
Eletr onica Digital - 2
a
Unidade - Prof. Vitor Le ao Filardi 29
Contadores
2.3 Contadores
S ao sistemas seq uenciais que contam o numero de pulsos que ocorre em sua entrada durante um
certo intervalo de tempo. A indica c ao da contagem e dada na base 2 e obtida atraves das sadas
bin arias do contador. Existem dois tipos b asicos de contadores:
a)Os Assncronos - dos quais as transi c oes dos Flip-Flop n ao s ao simult aneos.
b)Os Sncronos - dos quais as transi c oes dos Flip-Flop s ao simult aneas e geradas por um sinal de clock.
2.3.1 Contadores Assncronos
S ao caracterizados por n ao terem entradas de clocks comuns. Essa se faz apenas no 1 ip-op e
as outras entradas de clock dos outros ip-op ser ao fun c oes das sada. Os contadores assncronos
podem ter m odulos bin ario e m odulos n ao bin ario.
Figura 2.15: Contador Assncrono
A principal caracterstica de um contador de pulso e representar o c odigo BCD 8421. Seu circuito
b asico apresenta um grupo b asico de 4 ip-op JK mestre-escravo os quais possui as entradas J=K=1.
clock
Q0
Q1
Q2
Q3
Figura 2.16: Diagrama de estado
Eletr onica Digital - 2
a
Unidade - Prof. Vitor Le ao Filardi 30
2.3.2 Contadores Sncronos
Neste tipo de contador todos os ip-op s ao liberados na mesmo instante, pois estes contadores
possuem as entradas de clock curto-circuitadas, ou seja, o clock aciona todos os ip-op simultanea-
mente. A indica c ao da contagem pode ser obtida diretamente das sadas dos ip-op ou atraves de
circuitos combinacionais. O numero de ip-op necess arios para cada contador depende do modulo
do contador apartar da seguinte express ao: 2
n1
M 2
n
, onde n e o numero de ip-op. Para
estudarmos os contadores sncronos devemos sempre escrever a tabela verdade, estudando assim quais
devem ser as entradas J e K dos v arios ip-op e que estes assumam o estagio seguinte.
Para isso devemos lembrar ent ao da tabela verdade do JK.
J K
0 0 0 X
0 1 1 X
1 0 X 1
1 1 X 0
Ex: Utilizando ip-op JK com Preset-Clear projetar um contador cclico para a seq uencia abaixo:
0 1 2

5 4 3
Eletr onica Digital - 2
a
Unidade - Prof. Vitor Le ao Filardi 31
Sistema de Projetos
2.4 Sistema de Projetos de Subsistemas Seq uenciais
O projeto de subsistemas (pequenos sistemas b asicos) seq uenciais seguem os seguintes passos:
a)A partir da descri c ao verbal do sistema deve-se construir um diagrama de estados no qual s ao iden-
ticados os v arios estados distintos que o sistema apresenta, as transi c oes que devem ocorrer entre
esses estados, assim como as sadas que devem ser produzidas.
b)Os diferentes estados identicados dever ao ser designados(identicados)pelas combina c oes das sadas
dos ip-op utilizados no sistema.
c)As transi c oes entre estados desejados ser ao produzidas pela aplica c ao adequada de vari aveis da ex-
cita c ao nas entradas do ip-op de modo a produzir as mudan cas adequadas. Essas vari aveis ser ao
criadas a partir das vari aveis de estado (sada dos ip-op).
d)As vari aveis de sada dever ao ser criadas a partir das vari aveis de estado de acordo com a descri c ao
do sistema.
Os sistemas seq uenciais poder ao ser sncronos quando todos os ip-op receberem o mesmo clock,
enquanto o sistema reagir apenas aos sinais presentes na entrada simultaneamente com o clock, ou
ser ao assncronos quando o sistema reagir aos sinais de entrada no instante que esses forem aplicados,
neste caso n ao existira um clock unico para os ip-op.
J K
0 0 0 X
0 1 1 X
1 0 X 1
1 1 X 0
X Y Z
0 0 1
0 1 0
1 0 0
1 1 1
Ex: Dimensionar um sistema seq uencial sncrono que recebendo em sua entrada 2 informa c oes
bin arias X e Y (sincronizadas com o clock), produz uma sada unica Z, sempre que pela terceira vez
consecutiva as 2 entradas, X e Y forem iguais. Toda vez que o sistema produzir uma sada Z=1 devera
se rearmar para iniciar uma nova codica c ao.
Eletr onica Digital - 2
a
Unidade - Prof. Vitor Le ao Filardi 32
Figura 2.17: Uma das possveis resolu c ao do exerccio
Captulo 3
Terceira Unidade
3.1 Conversores A/D e D/A
3.1.1 Introdu cao
A maioria dos dados obtidos de sensores comuns, tais como sensores de temperatura, intensidade
luminosa, posi c ao, tens ao, corrente e etc. fornecem sinais anal ogicos, ou seja, uma tens ao que e pro-
porcional ` a grandeza medida e que varia de forma contnua numa faixa de valores.
No entanto, a maioria dos equipamentos modernos que fazem a aquisi c ao de dados destes sensores,
trabalha com tecnicas digitais. Isso signica que o dado anal ogico, preciso ser convertido para a forma
digital. Para fazer esta convers ao s ao utilizados circuitos denominados conversores anal ogico-digital,
ou simplesmente A/D, como seu pr oprio nome indica, realiza a convers ao de sinais, cuja amplitude
varia continuamente em sinais digitais correspondentes ` a amplitude do sinal original.
Para converter se faz o uso de um comparador de tens ao ou corrente - variando de acordo com a
aplica c ao - que ir a comparar o sinal anal ogico com o valor de referencia.
Desta forma os circuitos A/D devem preencher certos requisitos importantes quanto ao seu desem-
penho que s ao:
Quantiza c ao;
Taxa de Amostragem e;
Linearidade.
Eletr onica Digital - 3
a
Unidade - Prof. Vitor Le ao Filardi 34
3.1.2 Quantiza cao
Entre os dois valores extremos da escala de valores anal ogicos que devem ser convertidos para a
forma digital existem innitos valores intermedi arios, o que justamente caracteriza uma grandeza que
varia de forma an aloga ou anal ogica.
Entretanto, quando passamos um valor qualquer entre os dois valores extremos incluindo-os, n ao pode-
mos representar qualquer quantidade, pois precisaramos para isso de um n umero innito de bits.
Assim, por exemplo, se utilizarmos na convers ao 4 bits, teremos a possibilidade de representar
apenas 16 valores na escala total de valores anal ogicos, e se usarmos 8 bits poderemos representar 256
valores, conforme indica a gura 3.1.
Se tivermos uma escala de 0 a 8 V, por exemplo, e usarmos 4 bits para a convers ao, os degrausda
escada de convers ao ter ao 0,5 V de altura, o que signica que este conversor ter a uma resolu c ao de
0,5 V. Se usarmos um conversor A/D de 8 bits (256 degrausde resolu c ao) para fazer um voltmetro
de 0 a 10 V por exemplo, a resolu c ao deste voltmetro ser a de 10/256 ou pouco menos de 0,04 V.
Figura 3.1: Escala de convers ao
Este comportamento digitalpode ser observado em muitos instrumentos comuns, tais como os
multmetros digitais em que, se a grandeza medida estiver num valor intermedi ario entre dois degraus
da resolu c ao do conversor A/D, o valor apresentado no display oscilar a entre eles.
Evidentemente, tanto maior e a precis ao na convers ao mais bits ser ao utilizados pelo conversor.
Tipos com 8 a 16 bits s ao comuns nas aplica c oes industriais e em medidas, dependendo da quantidade
de passosdesejados na convers ao ou a resolu c ao.
3.1.3 Taxa de Amostragem
Muitos processos de aquisi c ao de dados de sensores, de processos ou de outras aplica c oes precisam
ser r apidos. Uma placa de aquisi c ao de dados de um instrumento de medida que projete uma forma
de onda, desenhe um gr aco na tela de um PC representando um processo din amico ou mesmo um
instrumento digital simples como um multmetro, devem estar constantemente em andamento.
Um oscilosc opio digital, por exemplo, deve medir as tens oes instant aneas de um sinal em diversos
pontos ao longo de um ciclo para poder desenharesta forma de onda com precis ao na tela. Se a
freq uencia do sinal for alta, isso implica a necessidade de se fazer amostragens num tempo extrema-
mente curto.
Eletr onica Digital - 3
a
Unidade - Prof. Vitor Le ao Filardi 35
Os conversores A/D podem ser encontrados em tipos que tem freq uencias de amostragem numa
ampla escala de valores. Os tipos mais r apidos tem suas velocidades especicadas em MSPS (Mega
Samples Per Second ou Mega Amostragens Por Segundo).
Uma m aquina industrial ou um instrumento de uso geral como um multmetro pode usar conver-
sores A/D relativamente lentos com taxas ou velocidades de amostragens de ate algumas unidades
por segundo. Um multmetro digital comum, por exemplo, faz de 1 a 10 amostragens por segundo
apenas, dependendo do tipo. Todavia, um oscilosc opio digital ou virtual que precise observar uma
forma de onda de 10 MHz, deve, para ter uma deni c ao razo avel, realizar pelo menos 100 milh oes de
amostragens por segundo (10 pontos por ciclo).
3.1.4 Linearidade
A curva de convers ao da grandeza anal ogica para a forma digital deve ser linear para um bom
conversor. Isso signica que n ao existem desvios na correspondencia entre o valor anal ogico e a sada
digital ao longo da escala de valores em que o conversor deve trabalhar.
No entanto, na pr atica podem ocorrer pequenos desvios, de acordo com o que mostra a gura 3.2.
Figura 3.2: Grau de linearidade da convers ao
Isso quer dizer que, em determinadas faixas de valores, a convers ao pode ser menos precisa. Esta
imprecis ao e mais grave nos tipos de maior deni c ao, pois os desvios podem ter a mesma ordem de
grandeza que os degrausda escada de convers ao, afetando assim a precis ao nal da mesma.
3.2 Desenvolvimento
Para fazer uma convers ao de sinais anal ogicos para a forma digital existem diversas tecnicas que
s ao empregadas nos circuitos comerciais, muitas delas encontradas em circuitos integrados que s ao
embutidos(embedded) em aplica c oes mais complexas, os quais fazem o controle de m aquinas e
equipamentos.
Analisamos as tecnologias mais empregadas para esta nalidade come cando com o bloco comum
a todos os conversores, que e o circuito de amostragem e manuten c ao (sample and hold).
O valor dos sinais anal ogicos que devem ser convertidos para a forma digital corresponde a um
determinado instante, cuja dura c ao, em alguns casos, n ao vai alem de alguns milionesimos de segundo.
Assim, um primeiro bloco importante do conversor e um circuito que le o valor do sinal a ser
convertido num determinado instante e o armazena de modo que, mesmo que o sinal varie depois, os
circuitos que fazem a convers ao tem numa mem oria seu valor. Este circuito e ilustrado em blocos na
gura 3.3.
O sinal a ser amostrado e amplicado por um buer de entrada cuja nalidade e n ao carregar o
circuito externo, e ao mesmo tempo proporcionar isolamento do circuito de convers ao.
Eletr onica Digital - 3
a
Unidade - Prof. Vitor Le ao Filardi 36
Figura 3.3: Diagrama de blocos de um conversor A/D
Na sada deste circuito temos uma chave eletr onica ou chaveador, que determina o instante exato em
que a leitura do sinal deve ser feita. A chave fecha ent ao por uma fra c ao de segundo (numa freq uencia
que depende da velocidade de amostragem) permitindo que o sinal carregue o capacitor C.
Assim, quando a chave abre, esperando a leitura seguinte, o capacitor tem armazenado o valor da
grandeza anal ogica a ser convertida. Esta tens ao no capacitor e mantida no circuito conversor atraves
de um buer de sada durante o tempo que ele necessita para isso.
Na gura 4 temos um gr aco que indica de que modo ` a tens ao de entrada varia e o circuito de
amostragem e reten c ao mantem a sada constante durante os intervalos de convers ao (que correspon-
dem aos degraus).
Figura 3.4: Escala de convers ao
3.2.1 Aplica cao
Desenvolvendo um pequeno programa no Matlab 6.0 podemos exemplicarmos melhor toda esta
teoria aqui mostrada. A onda fundamental tem uma freq uencia de 120 Hz e est a defasada em 60
o
,
atribumos valores de quantiza c ao de: 4, 8 e 12 Bits e taxa de amostragem de: 240, 600 e 1000 Hz
(respeitando a freq uencia de Nyquist).
Primeiramente o nosso programa vai marcar os tempos que ser ao armazenados com seus respectivos
valores anal ogicos para posteriormente serem quantizados e assim aplicando a transforma discreta de
Fourier reconstituir o sinal amostrado.
Nos gr acos abaixo, podemos vericar que em se tratando de um sinal digital, n ao existe valores
negativos na quantiza c ao, o que pode ocorrer que vemos em multmetros digitais ou outros aparelhos
s ao um bit a mais inserido posteriormente a quantiza c ao para sinaliza c ao se aquele valor se trata de
um valor negativo ou positivo, o que n ao interfere em nada na convers ao, com mencionei e apenas
uma sinaliza c ao para o usu ario.
Eletr onica Digital - 3
a
Unidade - Prof. Vitor Le ao Filardi 37
Figura 3.5: Quantiza c ao em 4 bits de resolu c ao
Figura 3.6: Quantiza c ao em 8 bits de resolu c ao
Figura 3.7: Quantiza c ao em 12 bits de resolu c ao
Eletr onica Digital - 3
a
Unidade - Prof. Vitor Le ao Filardi 38
Existem v arias formas de se construir conversores A/D, sendo que cada um tem a sua carac-
terstica de funcionamento que deve ser levada em conta, na hora de se construir e/ou escolher para
a sua aplica c ao. Temos uma rela c ao de possveis combina c oes:
Conversor A/D com comparador em paralelo;
Conversor A/D com rampa em escada;
Conversor A/D de aproxima c oes sucessivas;
Conversor A/D de rampa unica;
Conversor A/D de rampa dupla e;
Sigma-Delta.
O Sigma-Delta e um das importantes tecnicas de convers ao A/D, utilizada em que se deseja uma
altssima velocidade de convers ao, como nos DSPs (Digital Signal Processing).
Portanto, vimos que a convers ao do sinal anal ogico para o digital sempre existe uma perda de
informa c ao seja ela de amplitude - caracterstica da quantidade de bits utilizados - ou de fase do sinal
- caracterstica da taxa de amostragem empregada.
Vimos que o erro m aximo que pode ocorrer na quantiza c ao e de metade do valor de nvel da
quantiza c ao assim sendo quanto maior for o n umero de bits do conversor menor ser a o seu erro.
O erro de Aliasing e facilmente evitado utilizando o teorema da amostragem que Para que uma
determinada freq uencia f1 do sinal anal ogico seja ou possa ser completamente reconstituda a taxa
amostral, no processo de digitaliza c ao, deve ser no mnimo igual a 2*f1
Conhecidas as imperfei c oes da convers ao podemos ent ao saber quais os fatores que inuem na
escolha de um conversor A/D e assim prever melhor os ajustes que sistema dever a sofrer, pois j a e
sabido as suas fraquezas.
Eletr onica Digital - 3
a
Unidade - Prof. Vitor Le ao Filardi 39
Multiplexadores e Demultiplexadores
3.3 Multiplexadores
No nosso dia a dia lidamos com v arios sistemas que utilizam multiplexadores e demultiplexadores,
o mais comum deles e o aparelho de som de nossa residencia, em uma chave seletora, selecionamos
qual fonte sonora a qual utilizaremos (Vinil, CD, Tape, Radio, MD, etc.). A chave seletora ent ao
especica qual o canal de comunica c ao que ser a utilizado, conhecida tambem como via de dados, e
assim, est a informa c ao ser a amplicada e transmitida para os auto-falantes. Assim de uma maneira
geral, o MUX, seleciona um entre v arios sinais de entrada e o envia para a sada.
Um multiplexador digital ou seletor de dados e um circuito l ogico que aceita diversos dados digi-
tais de entrada e seleciona um deles, em um certo instante, para a sada. O roteamento do sinal de
entrada desejado para a sada e controlado pelas entradas de SELEC

AO (conhecidas tambem como
ENDEREC OS).
O multiplexador atua como uma chave digital controlada de v arias posi c oes, onde o c odigo digital
aplicado nas entradas de SELEC

AO controla qual ser a a entrada de dados chaveada para a sada.
Por exemplo, a sada ser a igual a entrada de dados I0 para um determinado c odigo de SELEC

AO; e
assim ser a igual a I1 para um outro determinado c odigo de SELEC

AO; e assim por diante. Em outras
palavras, um multiplexador seleciona 1 entre N dados de entrada e transmite o dado selecionado para
um unico canal de sada. Isto e chamado de multiplexa c ao.
Figura 3.8: Circuito de um multiplexador de 2 entradas
Uma outra aplica c ao para um multiplexador seria utiliz a-lo como um conversor paralelo-serie um
vez que o seu princpio de funcionamento se adequa a tal nalidade.
3.4 Demultiplexadores
Um multiplexador recebe varias entradas e transmite uma delas para a sada Um demultiplexador
(DEMUX) realiza a opera c ao inversa: ele recebe uma unica entrada e a distribui por v arias sadas.
Assim como no multiplexador, o c odigo de SELEC

AO de entrada determina para qual sada entrada
de DADOS ser a transmitida. Em outras palavras,o demultiplexador recebe uma fonte de dados e
seletivamente a distribui para 1 entre N sadas, como se fosse uma chave de varias posi c oes.
As aplica c oes desses dispositivos s ao in umeras desse de sistemas de seguran ca sistemas complexos
de telecomunica c oes. Para todas as essas aplica c oes os dois dispositivos devem ser previamente sin-
cronizados para que as entradas serem as mesmas nas sadas.
Eletr onica Digital - 3
a
Unidade - Prof. Vitor Le ao Filardi 40
A
B
S
E
Figura 3.9: Circuito de um demultiplexador de 2 entradas
Circuitos Aritmeticos
3.5 Circuitos Aritmeticos
Como vimos anteriormente os circuitos combinacionais, vamos encontrar alguns circuitos impor-
tantes de grande utilidade e que s ao a essencia da computa c ao hoje existente. S ao os circuitos ar-
itmeticos tambem muito conhecidos como ULA (Unidade Logica Aritmetica).
3.5.1 Meio Somador
Como sabemos, os computadores trabalham na forma bin aria e j a e de se esperar que o mesmo
faca suas opera c oes na forma bin aria. Relembrando a soma de dois n umeros bin arios teremos:
1
0 1 0 1
+ 0 + 0 + 1 + 1
- - - -
0 1 1 10
Montando a tabela verdade teremos:
A B Sada (S) Transporte (Ts)
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
O diagrama de blocos seria as sadas receptivas a uma porta l ogica especica como para sada S
teremos um XOR e para Ts teremos uma AND. Esse circuito denominado Meio Somador e tambem
conhecido como Half-Adder, termo derivado do ingles.
3.5.2 Somador Completo
O meio somador possibilita efetuar a soma de n umeros bin arios com 1 algarismo. Mas o mundo
real se faz necess ario que esta soma seja efetuadas com um numero maior algarismo. Para satisfazer
estas condi c oes o circuito necessita de uma entrada de transporte proveniente de uma sada de trans-
porte anterior. Para melhor compreens ao, vamos analisar o caso da soma a seguir:
Eletr onica Digital - 3
a
Unidade - Prof. Vitor Le ao Filardi 41
Desta forma a tabela verdade caria do seguinte modo:
A B Te S Ts
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
Colocando no mapa de Karnaugh, teremos o esquema do circuito conhecido como Full Adder.
Ex1: Montar um sistema que some em BCD.
3.5.3 Meio Subtrator
Vamos fazer um ashback no assunto para podermos montar as tabelas verdades equivalentes.
0-0=0
0-1=1 e empresta 1
1-0=1
1-1=0
Vamos montar a tabela verdade de uma subtra c ao de dois n umeros bin arios de 1 algarismo.
A B Sada (S) Transporte (Ts)
0 0 0 0
0 1 1 1
1 0 1 0
1 1 0 0
Assim de forma an aloga ao o circuito meio somador teremos a seguinte simplica c ao:
S=A exclusivo ou B
Ts=

A +B
Eletr onica Digital - 3
a
Unidade - Prof. Vitor Le ao Filardi 42
3.5.4 Subtrator Completo
Novamente, o meio somador nos permite efetuar a subtra c ao de apenas n umeros com 1 algarismo.
Para satisfazer uma subtra c ao completa, devera ser inserida novamente uma entrada de transporte
para que se possa montar tal circuito.
Assim teremos a seguinte tabela verdade:
A B Te S Ts
0 0 0 0 0
0 0 1 1 1
0 1 0 1 1
0 1 1 0 1
1 0 0 1 0
1 0 1 0 0
1 1 0 0 0
1 1 1 1 1
Novamente aplicando Karnaugh teremos o circuito simplicado do Subtrator Completo.
Ex: Montar um sistema que efetue a subtra c ao de 2 n umeros bin arios codicados em BCD.
Eletr onica Digital - 3
a
Unidade - Prof. Vitor Le ao Filardi 43
Dispositivos de Mem oria
3.6 Mem orias
A principal vantagem dos sistemas digitais sobre os anal ogicos e a capacidade de armazenar,
facilmente, grandes quantidades de informa c ao e/ou dados por perodos longos ou curtos de tempo.
Esta capacidade de mem oria e o que torna os sistemas digitais t ao vers ateis e adapt aveis ` as diversas
situa c oes. Por exemplo, em um computador digital, a mem oria principal armazena instru c oes que
informam ao computador o que fazer sob qualquer circunst ancia possvel, de modo que o computador
realizar a sua tarefa com um mnimo de interven c ao humana.
Vamos estudar os tipos mais comuns desses dispositivos e sistema de mem oria. J a estamos bem
familiarizados com o ip-op, que e um dispositivo eletr onico de mem oria. Tambem analisamos como
grupos de FFs, chamados de registradores, podendo ser utilizados para armazenar informa c ao e como
esta informa c ao pode ser transferida para outros lugares. Registradores s ao elementos de mem oria
de alto desempenho que s ao muito usados nas a c oes internas de um computador digital, no qual a
informa c ao digital est a sendo continuamente transferida de um local para outro. Os avan cos na tec-
nologia LSI (Large Scale Integration) e VLSI (Very Large Scale Integration) foram possvel a obten c ao
de um grande n umero de FFs, unico chip, organizados em v arios arranjos de mem oria.
Ent ao as mem orias s ao os dispositivos que armazenam informa c oes, essas por sua vez codicadas,
digitalmente, atraves de um c odigo bin ario qualquer. Essas informa c oes podem ser n umeros, letras,
caracteres quais quer, comandos de opera c oes, endere cos ou ainda qualquer outro tipo de dado.
Essas informa c oes, armazenam dados para endere camento, programa c ao e para constituir o con-
junto de fun c oes internas para a funcionalidade do pr oprio sistema. Outra tipo de aplica c ao consiste
em utiliz a-las para executarem quaisquer fun c oes de circuitos combinacionais, e ainda, com o auxlio
de contadores comuns e conversores, gerar formas de onda de diversas maneiras de modo mais simples.
3.6.1 Classica cao das Mem orias
Antes de estudarmos os diversos tipos de mem orias, vamos conhecer sua classica c ao. Podemos
classicar as mem orias em v arios tens diferentes. A seguir, vamos relacionar os principais:
Acesso
Volatilidade
Escrita/Leitura ou apenas de leitura
Tipo de armazenamento
Eletr onica Digital - 3
a
Unidade - Prof. Vitor Le ao Filardi 44
Vamos analisar cada tem:
1.Acesso:
As mem orias armazenam informa c oes em lugares denominados localidade de mem oria. Cada
um das localidades de mem oria possui um conjunto de bits que nos permite o seu acesso, a esse
conjunto de bits damos o nome de endere co. Esse conceito e de f acil compreens ao, pois como o
pr oprio nome diz, o conjunto de bits representa o endere co da localidade onde est a armazenada
uma informa c ao.
O tempo de acesso de uma mem oria e o tempo necess ario desde a entrada de um endere co
ate o momento em que a informa c ao apare ca na sada. Para as mem orias de escrita/leitura e
tambem o tempo necess ario para a informa c ao ser gravada.
Podemos ter acesso a uma dada localidade de mem oria de duas maneiras diferentes:
acesso seq uencial;
acesso aleat orio.
2.Volatilidade:
Quanto ` a volatilidade, as mem orias podem ser vol ateis ou n ao vol ateis. As mem orias vol ateis s ao
aquelas que ao sercortada a alimenta c ao perdem as informa c oes armazenadas. S ao mem orias
feitas, geralmente, a partir de semicondutores e na maioria das vezes, possuem como elemento
de mem oria o ip-op. Um exemplo tpico, j a citado, e o da mem oria RAM. As mem orias n ao
vol ateis s ao aquelas que mesmo sem alimenta c ao continuam com as informa c oes armazenadas.
Dentre essas se destacam as mem orias magneticas e as eletr onicas: ROM, PROM e EPROM.
3.Mem orias de escrita/leitura ou mem orias apenas de leitura:
As mem orias de escrita/leitura s ao aquelas que permitem acesso a uma localidade qualquer para
escrevermos a informa c ao desejada, alem disso, permitem o acesso tambem para a leitura do
dado.
As mem orias RAM tambem se enquadraram nessa situa c ao. As mem orias apenas de leitura,
como o pr oprio nome diz, s ao.aquelas em que a informa c ao. e xa, s o podendo efetuar-se a
leitura. S ao tambem conhecidas como ROM (Read Only Memory). A an alise desses tipos de
mem orias ser a feita mais adiante atraves dos semin arios.
4.Tipos de armazenamento:
Quanto ao tipo de armazenamento as mem orias classicam-se em est aticas e din amicas.
As mem orias de armazenamento est atico s ao aquelas em que uma vez inserido o dado numa
dada localidade, este l a permanece.
As mem orias de armazenamento din amico s ao aquelas em que necessitamos inserir a informa c ao
de tempos em tempos, pois de acordo com as caractersticas de seus elementos internos perdem
essas informa c oes ap os um determinado tempo.
As mem orias de armazenamento est atico apresentam a vantagem de possuir uma utiliza c ao da
maneira mais f acil que as din amicas.
Eletr onica Digital - 3
a
Unidade - Prof. Vitor Le ao Filardi 45
Aritmetica
Unidade
de Controle
Unidade
(SemiCondutora)
Memoria Principal
(HD)
Memoria de Massa
Figura 3.10: Arquitetura de um computador
3.7 Terminologia
O estudo dos sistemas e dos dispositivos de mem oria est a repleto de termos.

E de grande valia que
voce possa compreender o signicado de alguns termos mais b asicos, que s ao eles:
1.Celula de mem oria
Um dispositivo ou circuito eletrico utilizado para armazenar um unico bit (0 ou 1). Exemplos
de celula de memoria incluem: um ip-op, um capacitor carregado e um pequeno local numa
ta ou disco magnetico.
2.Palavra de mem oria:
Um grupo de bits (celulas) em uma mem oria que representa instru c oes ou dados de algum
tipo. Por exemplo, um registrador de oito FFs pode ser considerado uma mem oria que esta ar-
mazenando uma palavra de 8 bits. Os tamanhos de palavra nos computadores modernos variam
tipicamente de 4 a 64 bits, dependendo do porte do computador.
3.Byte:
Um termo especial usado para um grupo de oito bits. Um byte sempre e constitudo de 8 bits.
Tamanhos de palavra podem ser expressos em bytes assim como em bits. Por exemplo, uma
palavra de 8 bits e tambem uma palavra de um byte; uma palavra de 16 bits tem dois bytes, e
assim por diante.
4.Capacidade:
Uma maneira de especicar quantos bits podem ser armazenados em um determinado dispos-
itivo de mem oria ou num sistema de mem oria completo. Para ilustrar, suponha que temos
uma mem oria capaz de armazenar 4.096 palavras de 20 bits. Isto representa uma capacidade
total de 81.920 bits. Poderamos tambem expressar essa capacidade de mem oria como 4.096
X 20. Quando representada desse modo, o primeiro n umero (4.096) e o n umero de palavras, e
o segundo n umero (20) e o n umero de bits por palavra (tamanho da palavra). O n umero de
palavras em uma mem oria freq uentemente e um m ultiplo de 1.024.

E comum usar a designa c ao
1Kpara representar 1.024 = 2
10
quando nos referimos a capacidade de mem oria. Logo, uma
mem oria com uma capacidade de armazenamento de 4K X 20 e na verdade uma mem oria de
4.096 X 20. O desenvolvimento de mem orias maiores trouxe a designa c ao 1Mou 1 megapara
representar 2
20
= 1.048.576. Assim, uma mem oria que possui uma capacidade de 2M X 8 tem
na verdade uma capacidade de 2.097.152 x 8. A designa c ao gigase refere a 2
30
= 1.073.741.824.
Eletr onica Digital - 3
a
Unidade - Prof. Vitor Le ao Filardi 46
5.Densidade:
Um outro termo para capacidade. Quando dizemos que um dispositivo de mem oria tem uma
densidade maior do que um outro, queremos dizer que ele pode armazenar mais bits no mesmo
espa co, ou seja ele e mais de denso.
6.Endere co:

E um n umero que identica a posi c ao de palavra na mem oria. Cada palavra armazenada em
um dispositivo ou sistema de mem oria possui um endere co unico. Endere cos sempre existem
num sistema digital como um n umero bin ario, embora, por conveniencia, n umeros em octal,
hexadecimal e decimal sejam freq uentemente utilizados para representar esses endere cos.
Figura 3.11: Tabela de endere cos de mem oria
A gura 3.11 ilustra uma pequena mem oria constituda de oito palavras. Cada uma destas oito
palavras tem um endere co especco representado por um n umero de tres bits que varia de 000
ate 111. Sempre que nos referimos a uma posi c ao especca na mem oria, utilizamos seu c odigo
de endere co para identic a-la.
7.Opera c ao de Leitura:
Opera c ao na qual a palavra bin aria armazenada numa determinada posi c ao (endere co) de mem oria
e detectada e ent ao transferida para outro dispositivo. Por exemplo, se desejamos utilizar a
palavra 4 da mem oria da gura anterior para algum prop osito, devemos realizar uma opera c ao
de leitura no endere co 100. A opera c ao de leitura freq uentemente e chamada de opera c ao de
busca, pois a palavra est a sendo buscada da mem oria. Utilizaremos os dois termos indistinta-
mente.
8.Opera c ao de Escrita:
Opera c ao na qual uma nova palavra e colocada numa determinada posi c ao de mem oria. Tambem
e chamada de opera c ao de armazenamento. Sempre que uma nova palavra e escrita numa posi c ao
de mem oria, ela substitui a palavra que estava previamente armazenada l a.
9.Tempo de Acesso:
Uma medida da velocidade de opera c ao de um dispositivo de mem oria.

E o tempo necess ario
para realizar uma opera c ao de leitura. Mais especicamente, e o tempo entre a mem oria receber
uma nova entrada de endere co e os dados se tornarem disponveis na sada da mem oria. O
smbolo t
Acc
e utilizado para tempo de acesso.
10.Mem oria Vol atil:
Qualquer tipo de mem oria que necessita da aplica c ao de energia para poder armazenar in-
forma c ao. Se a energia eletrica e removida, todas as informa c oes armazenadas na mem oria
Eletr onica Digital - 3
a
Unidade - Prof. Vitor Le ao Filardi 47
s ao perdidas. Muitas das mem orias semicondutoras s ao vol ateis, enquanto todas as mem orias
magneticas s ao n ao-vol ateis, o que signica que elas podem armazenar informa c ao sem energia
eletrica.
11.Mem oria de Acesso Aleat orio (RAM -Random Access Memory):
Mem oria na qual a posi c ao fsica real de uma palavra da mem oria n ao tem efeito sobre o tempo
necess ario para ler ou escrever nesta posi c ao. Em outras palavras, o tempo de acesso e o
mesmo para qualquer endere co na mem oria. A maioria das mem orias semicondutoras e de
acesso aleat orio.
12.Mem oria de Acesso Seq uencial (SAM -Sequence Access Memory)
Um tipo de mem oria no qual o tempo de acesso n ao e constante mas varia dependendo do en-
dere co. Uma determinada palavra armazenada e encontrada percorrendo todos os endere cos ate
que o endere co desejado seja alcan cado. Isto produz tempos de acesso que s ao muito maiores
do que os das mem orias de acesso aleat orio. Um exemplo de dispositivo de mem oria de acesso
seq uencial e uma ta magnetica. Para ilustrar a diferen ca entre SAM e RAM, considere a
situa c ao na qual voce gravou 60 minutos de m usica numa ta cassete de audio. Quando desejar
alcan car uma m usica em particular, voce ter a que retroceder ou avan car a ta ate a encontrar.
O processo e relativamente lento, e o tempo necess ario depende de onde a m usica desejada est a
gravada na ta. Isto e SAM, j a que voce percorreu atraves das informa c oes registradas ate en-
contrar o que estava procurando. A contrapartida RAM para isso seria um CD ou MD de audio,
no qual voce pode rapidamente selecionar qualquer m usica informando o c odigo apropriado, e ele
gasta aproximadamente o mesmo tempo, n ao importando a m usica selecionada. As mem orias
de acesso seq uencial s ao utilizadas onde os dados a serem acessados sempre vem numa longa
seq uencia de palavras sucessivas. A mem oria de vdeo, por exemplo, deve fornecer seu conte udo
na mesma ordem repetidamente para manter a imagem na tela.
13.Mem oria de Leitura e Escrita (RWM -Read/Write Memory):
Qualquer mem oria que possa.ser lida ou escrita de maneira igualmente f acil.
14.Mem oria Somente de Leitura (ROM - Read-Only Memory):
Uma vasta classe de mem orias semicondutoras, projetadas para aplica c oes nas quais a raz ao
entre as opera c oes de leitura e escrita e muito alta. Tecnicamente, uma ROM pode ser es-
crita (programada) apenas uma vez, e esta opera c ao normalmente e realizada na f abrica. Depois
disso, as informa c oes podem ser somente lidas da mem oria. Outros tipos de ROM s ao na verdade
RMM (read-mostly memories), nas quais se pode escrever mais de uma vez; porem a opera c ao
de escrita e mais complicada do que a de leitura, e n ao e realizada freq uentemente. Os v arios
tipos de ROM ser ao apresentadas em forma de semin arios. Todas as ROMs s ao n ao-vol ateis e
armazenam dados quando a energia e removida.
15.Dispositivos de Mem oria Est atica:
Dispositivos de mem oria semicondutora nos quais os dados permanecem armazenados enquanto
a energia est a presente, sem a necessidade de reescrever periodicamente os dados. na mem oria.
16.Dispositivos de Mem oria Din amica:
Dispositivos de mem oria semicondutora nos quais os dados n ao permanecem armazenados,
mesmo com a energia presente, a menos que os dados sejam periodicamente reescritos na
mem oria. Esta ultima opera c ao e denominada refresh.
Eletr onica Digital - 3
a
Unidade - Prof. Vitor Le ao Filardi 48
17.Mem oria Principal:
Tambem chamada de mem oria de trabalho do computador. Ela armazena instru c oes e dados
que a CPU est a acessando no momento.

E a mem oria mais r apida num computador e sempre e
uma mem oria semicondutora.
18.Mem oria Auxiliar:
Tambem chamada de mem oria de massa porque ela armazena grandes quantidades de informa c ao
externamente ` a mem oria principal.

E mais lenta do que a mem oria principal e sempre e n ao-
vol atil. Discos magneticos e CDs s ao dispositivos comuns de mem oria auxiliar.
3.8 Princpios de Opera cao da Mem oria
Embora cada tipo de mem oria seja diferente na sua opera c ao interna, certos princpios b asicos s ao
comuns a todas elas.
Figura 3.12: Bloco de mem oria
Todos os dispositivos de mem oria necessitam de diversos tipos diferentes de linhas de entrada e de
sada para realizar as seguintes fun c oes:
1.Selecionar o endere co na mem oria que est a sendo acessado para uma opera c ao de leitura ou
escrita;
2.Selecionar uma opera c ao de leitura ou escrita que ser a realizada;
3.Fornecer os dados de entrada a serem armazenados na mem oria durante uma opera c ao de escrita;
4.Manter os dados de sada vindos da mem oria durante uma opera c ao de leitura;
5.Habilitar (ou desabilitar) a mem oria de modo que ela responda(ou n ao) ` as entradas de en-
dere camento e ao comando de leitura/escrita.
3.8.1 Entradas de Endere co
Utilizando o bloco anterior como exemplo, a mem oria armazena 32 palavras, ela tem 32 posi c oes de
armazenamento diferentes, e portanto possui 32 endere cos bin arios diferentes, variando de 00000 ate
11111 (0 a 31 em decimal). Logo, existem cinco entradas de endere co, A
0
ate A
4
. Para acessar cada
uma das posi c oes de mem oria para uma opera c ao de leitura ou escrita, o c odigo de endere camento de
cinco bits para essa posi c ao e aplicado nas entradas de endere co. De um modo geral, N entradas de
endere co s ao necess arias para uma mem oria que possui uma capacidade de 2
N
palavras.
Podemos visualizar a mem oria da gura como um arranjo de 32 registradores, no qual cada registrador
guarda uma palavra de quatro bits, conforme mostra o mesmo. Cada posi c ao e mostrada contendo
Eletr onica Digital - 3
a
Unidade - Prof. Vitor Le ao Filardi 49
quatro celulas de mem oria que guardam 1s ou 0s, que formam a palavra de dados armazenada nesta
posi c ao. Vejamos o seguinte exemplo, a palavra 0110 est a armazenada no endere co 00000, a palavra
de dados 1001 est a armazenada no endere co 00001, e assim por diante.
3.8.2 A Entrada R/W
Esta entrada controla qual opera c ao deve ser realizada na mem oria: leitura (R - read) ou Escrita
(W - write). A entrada e identicada por R/W, e, como n ao existe a barra sobre R, isto indica que a
opera c ao de leitura ocorre quando R/W=1. A barra sobre W indica que a opera c ao de escrita acontece
quando R/W=0. Outros identicadores (nomenclaturas de outros autores)s ao usados freq uentemente
para essa entrada. Dois dos mais comuns s ao W(escrita) e WE (write enable-habilita c ao de escrita).
Novamente, a barra indica que a opera c ao de escrita ocorre quando a entrada est a em BAIXO. Fica
subentendido que a opera c ao de leitura ocorre para nvel alto.
3.8.3 Habilita cao da Mem oria
Muitos sistemas de mem oria tem algum modo de desabilitar completamente uma parte ou toda
a mem oria, de modo que ela n ao possa responder ` as outras entradas. Isto e representado na gura
anterior pela entrada ME, embora ela possa ter nomes diferentes nos v arios tipos de mem oria, tais
como chip enable (CE) ou chip select (CS). Na gura, ela e mostrada como uma entrada ativa em
ALTO que habilita a mem oria, de modo que ela n ao responder a ` as entradas de endere co e de R/W.
Esse tipo de entrada e util quando v arios m odulos de mem oria s ao combinados para formar uma
mem oria maior.
3.8.4 Exerccios
1
a
Exerccio:Um certo chip de mem oria semicondutora e especicado como 4K X 8. Quantas palavras
podem ser armazenadas neste chip? Qual e o tamanho da palavra? Quantos bits neste
chip pode armazenar no total?
2
a
Exerccio:Qual das mem orias armazena mais bits: uma mem oria de 5M X 8 ou uma mem oria que
armazena 2M palavras com um tamanho de palavra de 16 bits?
3
a
Exerccio:Descreve as condi c oes de cada entrada e sada quando o conte udo da posi c ao cujo
endere co e 00100 deve ser lido.
4
a
Exerccio:Descreva as condi c oes de cada entrada e sada quando a palavra 1110 deve ser escrita
na posi c ao de endere co 01101
5
a
Exerccio:Uma determinada mem oria tem uma capacidade de 4K X 8.
(a)Quantas linhas de entrada de dados e sada de dados ela tem?
(b)Quantas linhas de endere co ela tem?
(c)Qual e a sua capacidade em bytes?