1

Faculdade de Cincia e Tecnologia e Engenharia de Eltrica e Disciplina: Eletrnica Digital o Professor: Vitor Leo Filardi a

Apostila de Eletrnica Digital o

Sumrio a
1 Primeira Unidade 1.1 Sistema de Numeraao . . . . . c 1.1.1 Polinmio Geral . . . . o 1.1.2 N meros Reais . . . . . u 1.1.3 Exerc cios de Fixaao . c 1.2 Portas Lgicas - Deniao . . . o c 1.2.1 Tipos de portas lgicas o 1.2.2 Tipos de Portas Lgicas o 1.2.3 Teoremas . . . . . . . . 1.2.4 Exerc cios: . . . . . . . . 1.3 Exerc cios de Fixaao: . . . . . c 7 7 7 7 8 10 10 10 17 18 19 21 21 21 22 23 24 24 25 25 26 26 27 28 28 29 30 33 33 33 34 34 35 35 36 39 39 40 40 40 41 42 43

. . . . . . . . . .

. . . . . . . . . .

. . . . . . . . . .

. . . . . . . . . .

. . . . . . . . . .

. . . . . . . . . .

. . . . . . . . . .

. . . . . . . . . .

. . . . . . . . . .

. . . . . . . . . .

. . . . . . . . . .

. . . . . . . . . .

. . . . . . . . . .

. . . . . . . . . .

. . . . . . . . . .

. . . . . . . . . .

. . . . . . . . . .

. . . . . . . . . .

. . . . . . . . . .

. . . . . . . . . .

. . . . . . . . . .

. . . . . . . . . .

. . . . . . . . . .

. . . . . . . . . .

. . . . . . . . . .

. . . . . . . . . .

. . . . . . . . . .

. . . . . . . . . .

. . . . . . . . . .

. . . . . . . . . .

. . . . . . . . . .

2 Segunda Unidade 2.1 Sistemas Digitais . . . . . . . . . . . . . . . . . . . . . 2.1.1 Flip-Flop-SR . . . . . . . . . . . . . . . . . . . 2.1.2 Flip-Flop SR controlado por um pulso de Clock 2.1.3 Flip-Flop JK . . . . . . . . . . . . . . . . . . . 2.1.4 Flip-Flop JK com entradas Preset e Clear . . . 2.1.5 Flip-Flop JK Master-Slave (Mestre-Escravo) . 2.1.6 Flip-Flop T . . . . . . . . . . . . . . . . . . . . 2.1.7 Flip-Flop D . . . . . . . . . . . . . . . . . . . . 2.2 Registradores de Deslocamento . . . . . . . . . . . . . 2.2.1 Conversor Srie-Paralelo . . . . . . . . . . . . . e 2.2.2 Conversor Paralelo - Srie . . . . . . . . . . . . e 2.3 Contadores . . . . . . . . . . . . . . . . . . . . . . . . 2.3.1 Contadores Ass ncronos . . . . . . . . . . . . . 2.3.2 Contadores S ncronos . . . . . . . . . . . . . . 2.4 Sistema de Projetos de Subsistemas Seq enciais . . . . u 3 Terceira Unidade 3.1 Conversores A/D e D/A . . . 3.1.1 Introduao . . . . . . c 3.1.2 Quantizaao . . . . . . c 3.1.3 Taxa de Amostragem 3.1.4 Linearidade . . . . . . 3.2 Desenvolvimento . . . . . . . 3.2.1 Aplicaao . . . . . . . c 3.3 Multiplexadores . . . . . . . . 3.4 Demultiplexadores . . . . . . 3.5 Circuitos Aritmticos . . . . . e 3.5.1 Meio Somador . . . . 3.5.2 Somador Completo . . 3.5.3 Meio Subtrator . . . . 3.5.4 Subtrator Completo . 3.6 Memrias . . . . . . . . . . . o

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . . 3

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

. . . . . . . . . . . . . . .

4 3.6.1 Classicaao das Memrias . c o Terminologia . . . . . . . . . . . . . Princ pios de Operaao da Memria c o 3.8.1 Entradas de Endereo . . . . c 3.8.2 A Entrada R/W . . . . . . . 3.8.3 Habilitaao da Memria . . . c o 3.8.4 Exerc cios . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

SUMARIO . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43 45 48 48 49 49 49

3.7 3.8

Referncias Bibliogrcas e a
IDOETA, I. V.; CAPUANO, F. G. Elementos de Eletrnica Digital. [S.l.]: Editora Erica, 1984. o IDOETA, I. V.; CAPUANO, F. G. Sistemas Digitais-Princpios e Aplicacoes. [S.l.]: Editora Erica, 1984.

Cap tulo 1

Primeira Unidade

1.1

Sistema de Numerao ca

0 1 2 3 4 5 6 7 8 9 Decimal 2003 2000 + 000 + 00 + 3 2 103 + 0 102 + 0 101 + 3 100 abc= a 102 + b 101 + c 100

1.1.1

Polinmio Geral o

(n)b = ni bi + ni1 bi1 + ni2 bi2 + ... + n1 b1 + n0 b0 Converso de Binria (0,1) para Decimal utilizando o Polinmio Geral a a o (101101)2 = 1 25 + 0 24 + 1 23 + 1 22 + 0 21 + 1 20 =32+0+8+4+0+1 =(45)10 Por divises sucessivas encontre os seguintes valores abaixo, lembrando que o restos devem ser o sempre menores que a base em questo e a montagem dos n meros seguem de baixo para cima. a u Exerc cios: (46)10 = (?)2 (309)10 = (?)2 (9450)10 = (?)9 (123)10 = (?)2 (1010111)2 = (?)5 (1101011)2 = (?)4 (4305)10 = (?)2 (210011)3 = (?)5 (452)8 = (?)2 (146)10 = (?)2 (376)10 = (?)7 (13215)6 = (?)5

1.1.2

Nmeros Reais u

(123, 456)10 = 1 102 + 2 101 + 3 100 + 4 21 + 5 102 + 6 103 (123, 45)10 = (?)2 1a Etapa: 123/2=1111011 2a Etapa:

Eletrnica Digital - 1a Unidade - Prof. Vitor Leo Filardi o a

0, 45 2 = 0, 90 0, 90 2 = 1, 80 0, 80 2 = 1, 60 0, 60 2 = 1, 20 0, 20 2 = 0, 40 0, 80 2 = 1, 60 (1111011, 011100)2 Ex: (101101, 11101)2 = (?)10 = 45, 90625

Operaoes: c
Adiao: c

1 (121)10 +(39)10 (160)10

1111 (1011011)2 +(11110)2 (111001)2 111 (1011011)2 -(11110)2 (111001)2

2 (1232)5 +(32)5 (1444)5 2 (1232)5 -(32)5 (1200)5

Subtraao: c

(121)10 -(39)10 (82)10

1.1.3

Exerc cios de Fixao ca

b)(156, 23)10 =(?)2 e)(1001110011)2 =(?)10 h)(1111, 111)2 =(?)10 l)(110011, 1100)2 =(?)10 anterior) c)(305, 34)10 =(?)2 f)(101101, 1011)2 =(?)10 i)(4305, 009)10 =(?)2 m)(10110011, 11)2 =(?)10

a)(10346)10 =(?)2 d)(786, 46)10 =(?)2 g)(1010, 100)2 =(?)10 j)(200, 002)10 =(?)2 Somas: (da questo a a)(g + h)2 =(?)2 b)(e + f )10 =(?)10 c)(l + m)2 =(?)2 d)(i + j)10 =(?)10 e)(a + b)2 =(?)2 f)(c + d)10 =(?)10

Subtraoes:(da questo anterior) c a a)(a-b)=(?)2 b)(c-d)=(?)2 c)(e-f)=(?)2

Eletrnica Digital - 1a Unidade - Prof. Vitor Leo Filardi o a

Tabela de Converses de Unidades o

Decimal 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 Exerc cios: (46)4 =(?)2 (307)8 =(?)2 (9450)16 =(?)2 (A51F )16 =(?)8 (9450)16 =(?)4 (1023)4 =(?)16 (309)8 =(?)4 (123)4 = (?)2 (4531)8 = (?)2 (1AF DC)16 = (?)2 (DBA4)16 = (?)8 (E21A)16 = (?)4 (765432)8 = (?)16 (74777)8 = (?)4 (4305)4 = (?)2 (1074)8 = (?)2 (F EDCBA)16 = (?)2 (2100, 11)16 = (?)8 (E94, 50)16 = (?)4 (65, 42)8 = (?)16 (76, 72)8 = (?)4 (146)4 = (?)2 (5076)8 = (?)2 (DB452)16 = (?)2 (376, 8)16 = (?)8 (B45, F )16 = (?)4 (45, 7)8 = (?)16 (37, 6)8 = (?)4 Binrio a 0 1 10 11 100 101 110 111 1000 1001 1010 1011 1100 1101 1110 1111 Quartenrio a 0 1 2 3 10 11 12 13 20 21 22 23 30 31 32 33 Octal 0 1 2 3 4 5 6 7 10 11 12 13 14 15 16 17 Hexadecimal 0 1 2 3 4 5 6 7 8 9 A B C D E F

Eletrnica Digital - 1a Unidade - Prof. Vitor Leo Filardi o a

10

Portas Lgicas o
1.2 Portas Lgicas - Denio o ca

As portas lgicas so circuitos eletrnicos destinados a executar as Operaoes Lgicas. Estes o a o c o circuitos eletrnicos, compostos de transistores, diodos,resistores, etc, so encapsulados na forma de o a Circuito Integrado.Cada circuito integrado pode conter vrias Portas Lgicas, de iguais ou difera o entes Funoes Lgicas. c o Portas lgicas de mesma funao podem ter caracter o c sticas eltricas diferentes, como: corrente de e operaao, consumo e velocidade de transmisso. Os circuitos integrados, sero estudados os aspectos c a a referentes somente a lgica. Para a eletrnica digital, os s ` o o mbolos 0e 1da algebra booleana, so a n veis de tenso eltrica, onde 0 Equivale ao n de tenso mais baixo e 1 Equivale ao n a e vel a vel de tenso mais alto. Estes n a veis lgicos sero os estados lgicos das variveis lgicas de entrada esa o a o a o da dos circuitos lgicos. o

1.2.1

Tipos de portas lgicas o

A seguir sero apresentados os tipos de portas lgicas de duas entradas, com s a o mbolo,funao,tabela c verdade e um Circuito Integrado equivalente comercial. Algumas portas lgicas podem possuir mais o de duas entradas e alguns circuitos integrados,podem possuir tipos diferentes de portas lgicas no o mesmo encapsulamento. Conhecida como algebra de chaveamento, binria, aplicaao direta na eletrnica digital. a c o

1.2.2

Tipos de Portas Lgicas o

Porta OU (OR) Representaao Algbrica: F = A + B c e Ler-se: A funao F equivalente a varivel Aou B c e a Tabela Verdade A 0 0 1 1 B 0 1 0 1 F 0 1 1 1

Diagrama de Blocos

Mapa de Karnaugh A 0 1 A 1 1

Figura 1.1: Porta OU de 2 entradas.

B B

Eletrnica Digital - 1a Unidade - Prof. Vitor Leo Filardi o a

11

Tabela Verdade A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 F 0 1 1 1 1 1 1 1 Diagrama de Blocos Mapa de Karnaugh A C C Figura 1.2: Porta OU de 3 entradas. 0 1 B 1 1 B 1 1 A 1 1 B

Tabela Verdade A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 F 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

Diagrama de Blocos

Mapa de Karnaugh A C C 0 1 1 1 B 1 1 1 1 B 1 1 1 1 A 1 1 1 1 B D D D

Figura 1.3: Porta OU de 4 entradas.

Porta E (AND) Representaao Algbrica: F = A * B c e Ler-se: A funao F equivalente a varivel Ae B c e a Tabela Verdade A 0 0 1 1 B 0 1 0 1 F 0 0 0 1

Diagrama de Blocos

Mapa de Karnaugh A 0 0 A 0 1

Figura 1.4: Porta E de 2 entradas.

B B

Eletrnica Digital - 1a Unidade - Prof. Vitor Leo Filardi o a

12

Tabela Verdade A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 F 0 0 0 0 0 0 0 1 Diagrama de Blocos Mapa de Karnaugh A C C Figura 1.5: Porta E de 3 entradas. 0 0 B 0 0 B 0 0 A 0 1 B

Tabela Verdade A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 F 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1

Diagrama de Blocos

Mapa de Karnaugh A C C 0 0 0 0 B 0 0 0 0 B 0 0 1 0 A 0 0 0 0 B D D D

Figura 1.6: Porta E de 4 entradas.

Porta Inversora (NOT) Representaao Algbrica: F = A c e Ler-se: A funao F equivalente a varivel no A c e a a Tabela Verdade A 0 1 F 1 0 Diagrama de Blocos

Mapa de Karnaugh A 1 A 0

Figura 1.7: Porta Inversora.

Eletrnica Digital - 1a Unidade - Prof. Vitor Leo Filardi o a

13

Porta No OU (NOR) a Representaao Algbrica: F = A + B c e Ler-se: A funao F no equivalente a varivel Aou B c a e a Tabela Verdade A 0 0 1 1 B 0 1 0 1 F 1 0 0 0

Diagrama de Blocos

Mapa de Karnaugh A 1 0 A 0 0

Figura 1.8: Porta No OU de 2 entradas. a

B B

Tabela Verdade A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 F 1 0 0 0 0 0 0 0 Diagrama de Blocos Mapa de Karnaugh A C C Figura 1.9: Porta No OU de 3 entradas. a 1 0 B 0 0 B 0 0 A 0 0 B

Tabela Verdade A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 F 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

Diagrama de Blocos

Mapa de Karnaugh A C C 1 0 0 0 B 0 0 0 0 B 0 0 0 0 A 0 0 0 0 B D D D

Figura 1.10: Porta No OU de 4 entradas. a

Eletrnica Digital - 1a Unidade - Prof. Vitor Leo Filardi o a

14

Porta No E (NAND) a Representaao Algbrica: F = A B c e Ler-se: A funao F No equivalente a varivel Ae B c a e a Tabela Verdade A 0 0 1 1 B 0 1 0 1 F 1 1 1 0

Diagrama de Blocos

Mapa de Karnaugh A 1 1 A 1 0

Figura 1.11: Porta No E de 2 entradas. a

B B

Tabela Verdade A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 F 1 1 1 1 1 1 1 0 Diagrama de Blocos Mapa de Karnaugh A C C Figura 1.12: Porta No E de 3 entradas. a 1 1 B 1 1 B 1 1 A 1 0 B

Tabela Verdade A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 F 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0

Diagrama de Blocos

Mapa de Karnaugh A C C 1 1 1 1 B 1 1 1 1 B 1 1 0 1 A 1 1 1 1 B D D D

Figura 1.13: Porta No E de 4 entradas. a

Eletrnica Digital - 1a Unidade - Prof. Vitor Leo Filardi o a

15

Porta OU Exclusivo (XOR) Representaao Algbrica: F = (A B)+(A B) ou A (+) B c e Ler-se: A funao F equivalente ou a varivel Aou B c e a Tabela Verdade A 0 0 1 1 B 0 1 0 1 F 0 1 1 0 Diagrama de Blocos Mapa de Karnaugh A 0 1 A 1 0

Figura 1.14: Porta OU Exclusivo de 2 entradas.

B B

Tabela Verdade A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 F 0 1 1 0 1 0 0 0 Diagrama de Blocos Mapa de Karnaugh A Figura 1.15: Porta OU Exclusivo de 3 entradas. C C 0 1 B 1 0 B 0 0 A 1 0 B

Tabela Verdade A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 F 0 1 1 0 1 0 0 0 1 0 0 0 0 0 0 0

Diagrama de Blocos

Mapa de Karnaugh A C 0 1 0 1 B 1 0 0 0 B 0 0 0 0 A 1 0 0 0 B D D D

Figura 1.16: Porta OU Exclusivo de 4 entradas.

Eletrnica Digital - 1a Unidade - Prof. Vitor Leo Filardi o a

16

Porta No OU Exclusivo (XNOR) a Representaao Algbrica: F = (A + B)*(A + B) ou A (*) B c e Ler-se: A funao F no equivalente ou a varivel Aou B c a e a Tabela Verdade A 0 0 1 1 B 0 1 0 1 F 1 0 0 1 Diagrama de Blocos Mapa de Karnaugh A 1 0 A 0 1

Figura 1.17: Porta No OU Exclusivo de a 2 entradas.

B B

Tabela Verdade A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 F 1 0 0 1 0 1 1 1 Diagrama de Blocos Mapa de Karnaugh A Figura 1.18: Porta No OU Exclusivo de a 3 entradas. C C 1 0 B 0 1 B 1 1 A 0 1 B

Tabela Verdade A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 F 1 0 0 1 0 1 1 1 0 1 1 1 1 1 1 1

Diagrama de Blocos

Mapa de Karnaugh A C 1 0 1 0 B 0 1 1 1 B 1 1 1 1 A 0 1 1 1 B D D D

Figura 1.19: Porta No OU Exclusivo de a 4 entradas.

Eletrnica Digital - 1a Unidade - Prof. Vitor Leo Filardi o a

17

1.2.3

Teoremas

Teoremas de DMorgam ou Morgan 1a Teorema A+B =AB 2a Teorema AB =A+B Demonstraao c 1o Teorema A 0 0 1 1 B 0 1 0 1 1o Mem 1 1 1 0 2o Mem 1 1 1 0 A 0 0 1 1 2o Teorema B 0 1 0 1 1o Mem 1 0 0 0 2o Mem 1 0 0 0

Principais Postulados de Boole Considere X, Y e Z variveis lgicas distintas. a o 0*X=0 1*X=X X*X=X X *X=0 0+X=X 1+X=1 X+X=X X +X=1 X =X Comutativas: X+Y=Y+X X*Y=Y*X

Eletrnica Digital - 1a Unidade - Prof. Vitor Leo Filardi o a

18

Associativas: X+(Y+Z)=(X+Y)+Z X*(Y*Z)=(X*Y)*Z Distributivas: X*(Y+Z)=(X*Y)+(X*Z)

1.2.4

Exerc cios:

Dado a funao abaixo, monte a tabela verdade, o mapa de Karnaugh e o Diagrama de Blocos. c

a)F=(A+B) * C b)F= A * B + A*B*C +A*C c)Monte a expresso e simplique-a a

A B

d)Monte a expresso e simplique-a a

A B

Eletrnica Digital - 1a Unidade - Prof. Vitor Leo Filardi o a

19

e)Monte a expresso e o diagrama de blocos a A C C X 0 0 1 1 0 A X 0

f)Monte a expresso e o diagrama de blocos a A C C 0 0 1 0 B 1 1 1 0 B 0 1 1 0 A 0 1 0 0 B D D D

g)Monte a expresso e o diagrama de blocos a A C C X 1 1 1 B 0 X 0 1 B X 0 0 0 A 1 1 0 0 B D D D

1.3

Exerc cios de Fixao: ca

a)Projetar um sistema para a identicaao da altura de garrafas produzidas poruma empresa de c cerveja. Sabe-se que a empresa produz garrafas com 3 alturaspadronizadas 10 cm, 15 cm e 20 cm. As garrafas abandonam a linha de produao naposiao vertical transportada por uma esteira. Utic c lizar sensores opticos eindicadores de leds coloridos, uma cor para cada altura de garrafa. b)Um teclado decimal fornece 4 informaoes binrias indicando qual tecla que foi pressionada. Deseja c a dimensionar um sistema digital que acenda um led sempre que a tecla pressionada seja m ltipla de u 2 ou de 3. c)Um teclado decimal apresenta sa codicada em binrio. Escrever a equaao algbrica simplicada da a c e de uma funao de chaveamento (lgica) que indique sempre qua a tecla pressionada seja um n mero c o u impar. d)Projetar um sistema lgico conversor do cdigo BCD para um display de 7 segmentos. o o e)Dimensionar um sistema lgico que recebendo em suas entradas um cdigo BCD mostre em um o o display de 7 segmentos os seguintes requesitos: 0U Par L Impar A

Eletrnica Digital - 1a Unidade - Prof. Vitor Leo Filardi o a

20

Simplique as expresses: o S = ABC +AC +A+B S = ABC +ABC +AB+C S = AB+AB S = A B + C + A B C + AB + C + A B C + A B C

Cap tulo 2

Segunda Unidade

2.1

Sistemas Digitais

Um sistema digital e um conjunto de funoes de chaveamento envolvendo variveis binrias e que c a a realizam determinadas tarefas. Os sistemas digitais se agrupam em duas categorias distintas: a)Sistemas Digitais Combinacionais, e b)Sistemas Digitais Seq enciais. u Os sistemas combinacionais apresentam em suas sa das, num certo instante de tempo, valores que dependem exclusivamente dos valores aplicados em suas entradas nesse exato instante. Os sistemas seqncias apresentam em suas sa ue das, em um determinado instante,valores que dependem dos valores presentes nas entradas nesse instante e em instantes anteriores.

2.1.1

Flip-Flop-SR

Para tal comportamento os sistemas seq enciais devero conter estruturas de memorizaao que aru a c mazenaro entradas anteriormente aplicadas. O modulo bsico de memorizaao so os FLIP-FLOP, a a c a sendo facilmente constru a partir de portas lgicas introduzindo-se uma realimentaao adequada do o c na mesma. Assim os FLIP-FLOP so dispositivos que possuem dois estados estveis. Para um FLIP-FLOP a a assumir um desses estados e necessrio que haja uma combinaao das variveis e de um pulso de cona c a trole, clock. Aps este pulso, o FLIP-FLOP permanecera nesse estado at a chegada de um novo o e pulso de controle e, ento, de acordo com as variveis de entrada, permanecer ou mudar de estado. a a a a Basicamente, podemos representar o FLIP-FLOP como um bloco onde temos duas sa das Q e Q, entradas para as variveis e um entrada de controle (clock). A sa Q ser a principal do bloco. a da a

0 1 2 3 4 5 6 7

S 0 0 0 0 1 1 1 1

R 0 0 1 1 0 0 1 1

Qa/Qn 0 1 0 1 0 1 0 1

Qf/Qn+1

Figura 2.1: Flip-Flop SR discreto.

Eletrnica Digital - 2a Unidade - Prof. Vitor Leo Filardi o a

22

Onde Qa/Qn representa o estado anterior e Qf ou Qn+1 o estado poss vel. Assim podemos assumir que a tabela verdade de um ip-op SR bsico e: a S 0 0 1 1 R 0 1 0 1 Qf Qa 0 1 No permitido a

Existem vrios tipos de FLIP-FLOP classicados em dois grandes blocos: a

S ncrono Ass ncrono

Os FLIP-FLOP s ncronos s respondem as mudanas de estados nas entradas quando essas ocorrem o c simultaneamente com a ocorrncia de um pulso de controle (clock ou triger), ou seja, o sincronismo, e enquanto que os ass ncronos reagem quanto a variaao das entradas. ` c Alm dessas classicaoes os FLIP-FLOP se agrupam em algumas fam e c lias, ou tipos como:

1.Set-Reset (SR); 2.Master-Slave(MS); 3.JK; 4.Tipo T, e; 5.Tipo D (Delay)

2.1.2

Flip-Flop SR controlado por um pulso de Clock

Para que o ip-op SR bsico seja controlado por uma seqncia de pulsos de clock, basta trocarmos a ue os dois inversores por portas NAND, e as outras entradas destas portas, injetarmos o clock. O circuito car, ento: a a Quando a entrada clock assumir o valor 1, o circuito ira comportar-se como um ip-op SR bsico. a Teremos ento, a seguinte tabela verdade: a S 0 0 1 1 R 0 1 0 1 Qf Qa 0 1 No permitido a

Esse circuito ira mudar de estado apenas quando o clock for igual a 1, em outras palavras, o circuito ir mudar de estado somente na chegada de um pulso de clock. a

Diagrama de Estados

Eletrnica Digital - 2a Unidade - Prof. Vitor Leo Filardi o a

23

Figura 2.3: Flip-Flop SR Bloco com clock

Figura 2.2: Flip-Flop SR discreto com clock

Clock

Figura 2.4: Diagrama de Estados do Flip-Flop SR

2.1.3

Flip-Flop JK

O ip-op JK, nada mais e que um SR realimentado de maneira mostrada na gura a seguir, essa outra forma de realimentaao elimina o estado indenido do ip-op SR. c

A tabela verdade ca:

0 1 2 3 4 5 6 7

J 0 0 0 0 1 1 1 1

K 0 0 1 1 0 0 1 1

Qa 0 1 0 1 0 1 0 1

Qa 1 0 1 0 1 0 1 0

Qf Qa Qa 0 0 1 1 Qf Qf

Eletrnica Digital - 2a Unidade - Prof. Vitor Leo Filardi o a

24

Figura 2.6: Flip-Flop JK Bloco Figura 2.5: Flip-Flop JK discreto OBS:Vale ressaltar para que o circuito assim funcione como desejado, deve-se retirar o clock logo aps as duas entradas tenham sido iguais a 1. o

2.1.4

Flip-Flop JK com entradas Preset e Clear

O Flip-Flop JK poder assumir valores Q = 1 ou Q = 0 mediante a utilizaao das entradas Preset a c (Pr) e Clear (Clr). Estas entradas so inseridas no circuito da seguinte forma: a

Figura 2.7: Flip-Flop JK com Preset Clear

Figura 2.8: Flip-Flop JK com Preset Clear

As entradas Preset e Clear no podem assumir valores zero simultaneamente, pois acarretaria a a sa uma situaao no permitida. A entrada Clear e tambm denominada de Reset. da c a e CLR 0 0 1 1 PR 0 1 0 1 Qf No permitido a 0 1 Funcionamento Normal

2.1.5

Flip-Flop JK Master-Slave (Mestre-Escravo)

O ip-op JK como foi visto, resolveu o problema anteriormente visto, quando as entradas J e K forem iguais a 1 porem, este circuito apresenta uma caracter stica indesejvel, quando o clock for igual a a 1, teremos o circuito funcionando como um sistema combinacional, pois a entrada J e K estaro a liberadas. Para solucionarmos o problema utilizaremos o circuito abaixo:

Eletrnica Digital - 2a Unidade - Prof. Vitor Leo Filardi o a

25

Figura 2.9: Flip-Flop JK Master-Slave

2.1.6

Flip-Flop T

Esse e um ip-op JK com a particularidade de possuir as entradas J e K curto circuitadas (uma ligada a outra), logo quando J assumir valor 1, K tambm assumira o valor 1, e quando J assumir e valor zero, K tambm. e

Figura 2.10: Flip-Flop T

2.1.7

Flip-Flop D

Esse e um ip-op JK com a particularidade de possuir as entradas J e K invertidas. Logo, nesse ip-op, teremos as seguintes entradas poss veis: J=0 e K=1; J=1 e K=0.

Ex1 :Projetar um sistema bloqueador de bbados num carro. A seqncia da senha devera ser 101 e ue

Ex2 :Projetar um sistema seq encial s u ncrono que simule um dado eletrnico. Utilizar ip-op JK. o

Eletrnica Digital - 2a Unidade - Prof. Vitor Leo Filardi o a

26

Figura 2.11: Flip-Flop D

Ex3 :Projetar um sistema seq encial s u ncrono usando ip-op JK que acionado por um gerador de clock em um display de 7 segmentos de forma seq encial e c u clico, as letras que compem o o nome: LEAO.

Eletrnica Digital - 2a Unidade - Prof. Vitor Leo Filardi o a

27

Registradores
2.2 Registradores de Deslocamento

Os ip-op podem armazenar durante o per odo em que sua entrada de clock for igual a 0, um bit apenas (sa Q). Porem quando necessitarmos guardar um informaao de mais de um bit, o ip-op da c ira tornar-se insuciente. Contornar tal problema costuma-se utilizar no circuito o que se denomina Registradores de Deslocamento (Shift Register ). Assim com um certo n mero de ip-op do tipo u RS ou JK mestre-escravo ligados de tal forma que as sa das de cada bloco alimentem as entradas S e R, respectivamente, do ip-op seguinte, sendo que, o primeiro ter suas entradas S e R ligadas a na forma de um ip-op tipo D (R=S). O circuito abaixo exemplica um Registrador de Deslocamento.

Figura 2.12: Registrador de Deslocamento Simples

Veremos ento algumas aplicaoes do registrador de deslocamento. a c

2.2.1

Conversor Srie-Paralelo e

O Registrador de deslocamento pode ser utilizado para converter uma informaao srie em parc e alela. A conguraao bsica, nessa situaao, para uma informaao de 4 bits, teremos: c a c c

Figura 2.13: Conversor Srie - Paralelo e

Fazendo a seguinte entrada serie 1010 no circuito acima teremos a tabela verdade da seguinte forma: Informaao c 0 1 0 1 Descidas do Clock 1 Pulso 2 Pulso 3 Pulso 4 Pulso Q3 0 Q2 0 Q1 0 Q0 0

Por esse motivo o circuito acima e conhecido como Registrador de Deslocamento.

Eletrnica Digital - 2a Unidade - Prof. Vitor Leo Filardi o a

28

2.2.2

Conversor Paralelo - Srie e

Para entrarmos com uma informaao paralela, necessitamos de um registrador que apresente as c entradas Preset e Clear, pois e atravs destas que fazemos com que o Registrador armazene a ine formaao paralela. O registrador com essas entradas e representado abaixo: c

Figura 2.14: Conversor Paralelo - Srie e

Antes de comearmos, vamos rever o funcionamento das entradas ENABLE e PRESET. Quando c a entrada enable estiver em zero, as entradas preset (PR) dos ip-op permanecero no estado 1, a fazendo com que os ip-op atuem normalmente. Quando a entrada enable for igual a 1, as entradas preset dos ip-op assumiro os valores complementares das entradas PR3, PR2, PR1 e PR0. a Para que o registrador de deslocamento funcione como conversor paralelo srie, necessitamos limpe a lo e logo em seguida, introduzir a informaao como j descrito, recolhendo na sa Q0 a mesma c a da informaao de modo serie. E fcil de notar que a sa Q0 assume primeiramente o valor I0 e a cada c a da descida do pulso de clock, ira assumir seq encialmente os valores I1, I2, I3. u

Informaao c 0 1 0 1

Descidas do Clock 1 Pulso 2 Pulso 3 Pulso 4 Pulso

Q3 0

Q2 0

Q1 0

Q0 0

Eletrnica Digital - 2a Unidade - Prof. Vitor Leo Filardi o a

29

Contadores
2.3 Contadores

So sistemas seq enciais que contam o numero de pulsos que ocorre em sua entrada durante um a u certo intervalo de tempo. A indicaao da contagem e dada na base 2 e obtida atravs das sa c e das binrias do contador. Existem dois tipos bsicos de contadores: a a

a)Os Ass ncronos - dos quais as transioes dos Flip-Flop no so simultneos. c a a a b)Os S ncronos - dos quais as transioes dos Flip-Flop so simultneas e geradas por um sinal de clock. c a a

2.3.1

Contadores Ass ncronos

So caracterizados por no terem entradas de clocks comuns. Essa se faz apenas no 1 ip-op e a a as outras entradas de clock dos outros ip-op sero funoes das sa a c da. Os contadores ass ncronos podem ter mdulos binrio e mdulos no binrio. o a o a a

Figura 2.15: Contador Ass ncrono

A principal caracter stica de um contador de pulso e representar o cdigo BCD 8421. Seu circuito o bsico apresenta um grupo bsico de 4 ip-op JK mestre-escravo os quais possui as entradas J=K=1. a a

clock Q0 Q1 Q2 Q3
Figura 2.16: Diagrama de estado

Eletrnica Digital - 2a Unidade - Prof. Vitor Leo Filardi o a

30

2.3.2

Contadores S ncronos

Neste tipo de contador todos os ip-op so liberados na mesmo instante, pois estes contadores a possuem as entradas de clock curto-circuitadas, ou seja, o clock aciona todos os ip-op simultaneamente. A indicaao da contagem pode ser obtida diretamente das sa c das dos ip-op ou atravs de e circuitos combinacionais. O numero de ip-op necessrios para cada contador depende do modulo a do contador apartar da seguinte expresso: 2 n1 M 2n , onde n e o numero de ip-op. Para a estudarmos os contadores s ncronos devemos sempre escrever a tabela verdade, estudando assim quais devem ser as entradas J e K dos vrios ip-op e que estes assumam o estagio seguinte. a Para isso devemos lembrar ento da tabela verdade do JK. a

0 0 1 1

0 1 0 1

J 0 1 X X

K X X 1 0

Ex: Utilizando ip-op JK com Preset-Clear projetar um contador c clico para a seqncia abaixo: ue

0 1 2 5 4 3

Eletrnica Digital - 2a Unidade - Prof. Vitor Leo Filardi o a

31

Sistema de Projetos
2.4 Sistema de Projetos de Subsistemas Seq enciais u

O projeto de subsistemas (pequenos sistemas bsicos) seq enciais seguem os seguintes passos: a u a)A partir da descriao verbal do sistema deve-se construir um diagrama de estados no qual so idenc a ticados os vrios estados distintos que o sistema apresenta, as transioes que devem ocorrer entre a c esses estados, assim como as sa das que devem ser produzidas. b)Os diferentes estados identicados devero ser designados(identicados)pelas combinaoes das sa a c das dos ip-op utilizados no sistema. c)As transioes entre estados desejados sero produzidas pela aplicaao adequada de variveis da exc a c a citaao nas entradas do ip-op de modo a produzir as mudanas adequadas. Essas variveis sero c c a a criadas a partir das variveis de estado (sa dos ip-op). a da d)As variveis de sa devero ser criadas a partir das variveis de estado de acordo com a descriao a da a a c do sistema. Os sistemas seq enciais podero ser s u a ncronos quando todos os ip-op receberem o mesmo clock, enquanto o sistema reagir apenas aos sinais presentes na entrada simultaneamente com o clock, ou sero ass a ncronos quando o sistema reagir aos sinais de entrada no instante que esses forem aplicados, neste caso no existira um clock unico para os ip-op. a J 0 1 X X K X X 1 0 X 0 0 1 1 Y 0 1 0 1 Z 1 0 0 1

0 0 1 1

0 1 0 1

Ex: Dimensionar um sistema seq encial s u ncrono que recebendo em sua entrada 2 informaoes c binrias X e Y (sincronizadas com o clock), produz uma sa unica Z, sempre que pela terceira vez a da consecutiva as 2 entradas, X e Y forem iguais. Toda vez que o sistema produzir uma sa Z=1 devera da se rearmar para iniciar uma nova codicaao. c

Eletrnica Digital - 2a Unidade - Prof. Vitor Leo Filardi o a

32

Figura 2.17: Uma das poss veis resoluao do exerc c cio

Cap tulo 3

Terceira Unidade

3.1
3.1.1

Conversores A/D e D/A

Introduo ca

A maioria dos dados obtidos de sensores comuns, tais como sensores de temperatura, intensidade luminosa, posiao, tenso, corrente e etc. fornecem sinais analgicos, ou seja, uma tenso que proc a o a e porcional a grandeza medida e que varia de forma cont ` nua numa faixa de valores. No entanto, a maioria dos equipamentos modernos que fazem a aquisiao de dados destes sensores, c trabalha com tcnicas digitais. Isso signica que o dado analgico, preciso ser convertido para a forma e o digital. Para fazer esta converso so utilizados circuitos denominados conversores analgico-digital, a a o ou simplesmente A/D, como seu prprio nome indica, realiza a converso de sinais, cuja amplitude o a varia continuamente em sinais digitais correspondentes a amplitude do sinal original. ` Para converter se faz o uso de um comparador de tenso ou corrente - variando de acordo com a a aplicaao - que ir comparar o sinal analgico com o valor de referncia. c a o e Desta forma os circuitos A/D devem preencher certos requisitos importantes quanto ao seu desempenho que so: a

Quantizaao; c Taxa de Amostragem e; Linearidade.

Eletrnica Digital - 3a Unidade - Prof. Vitor Leo Filardi o a

34

3.1.2

Quantizao ca

Entre os dois valores extremos da escala de valores analgicos que devem ser convertidos para a o forma digital existem innitos valores intermedirios, o que justamente caracteriza uma grandeza que a varia de forma anloga ou analgica. a o Entretanto, quando passamos um valor qualquer entre os dois valores extremos incluindo-os, no podea mos representar qualquer quantidade, pois precisar amos para isso de um n mero innito de bits. u Assim, por exemplo, se utilizarmos na converso 4 bits, teremos a possibilidade de representar a apenas 16 valores na escala total de valores analgicos, e se usarmos 8 bits poderemos representar 256 o valores, conforme indica a gura 3.1. Se tivermos uma escala de 0 a 8 V, por exemplo, e usarmos 4 bits para a converso, os degrausda a escada de converso tero 0,5 V de altura, o que signica que este conversor ter uma resoluao de a a a c 0,5 V. Se usarmos um conversor A/D de 8 bits (256 degrausde resoluao) para fazer um volt c metro de 0 a 10 V por exemplo, a resoluao deste volt c metro ser de 10/256 ou pouco menos de 0,04 V. a

Figura 3.1: Escala de converso a

Este comportamento digitalpode ser observado em muitos instrumentos comuns, tais como os mult metros digitais em que, se a grandeza medida estiver num valor intermedirio entre dois degraus a da resoluao do conversor A/D, o valor apresentado no display oscilar entre eles. c a Evidentemente, tanto maior a preciso na converso mais bits sero utilizados pelo conversor. e a a a Tipos com 8 a 16 bits so comuns nas aplicaoes industriais e em medidas, dependendo da quantidade a c de passosdesejados na converso ou a resoluao. a c

3.1.3

Taxa de Amostragem

Muitos processos de aquisiao de dados de sensores, de processos ou de outras aplicaoes precisam c c ser rpidos. Uma placa de aquisiao de dados de um instrumento de medida que projete uma forma a c de onda, desenhe um grco na tela de um PC representando um processo dinmico ou mesmo um a a instrumento digital simples como um mult metro, devem estar constantemente em andamento. Um osciloscpio digital, por exemplo, deve medir as tenses instantneas de um sinal em diversos o o a pontos ao longo de um ciclo para poder desenharesta forma de onda com preciso na tela. Se a a freqncia do sinal for alta, isso implica a necessidade de se fazer amostragens num tempo extremaue mente curto.

Eletrnica Digital - 3a Unidade - Prof. Vitor Leo Filardi o a

35

Os conversores A/D podem ser encontrados em tipos que tm freqncias de amostragem numa e ue ampla escala de valores. Os tipos mais rpidos tm suas velocidades especicadas em MSPS (Mega a e Samples Per Second ou Mega Amostragens Por Segundo). Uma mquina industrial ou um instrumento de uso geral como um mult a metro pode usar conversores A/D relativamente lentos com taxas ou velocidades de amostragens de at algumas unidades e por segundo. Um mult metro digital comum, por exemplo, faz de 1 a 10 amostragens por segundo apenas, dependendo do tipo. Todavia, um osciloscpio digital ou virtual que precise observar uma o forma de onda de 10 MHz, deve, para ter uma deniao razovel, realizar pelo menos 100 milhes de c a o amostragens por segundo (10 pontos por ciclo).

3.1.4

Linearidade

A curva de converso da grandeza analgica para a forma digital deve ser linear para um bom a o conversor. Isso signica que no existem desvios na correspondncia entre o valor analgico e a sa a e o da digital ao longo da escala de valores em que o conversor deve trabalhar. No entanto, na prtica podem ocorrer pequenos desvios, de acordo com o que mostra a gura 3.2. a

Figura 3.2: Grau de linearidade da converso a

Isso quer dizer que, em determinadas faixas de valores, a converso pode ser menos precisa. Esta a impreciso mais grave nos tipos de maior deniao, pois os desvios podem ter a mesma ordem de a e c grandeza que os degrausda escada de converso, afetando assim a preciso nal da mesma. a a

3.2

Desenvolvimento

Para fazer uma converso de sinais analgicos para a forma digital existem diversas tcnicas que a o e so empregadas nos circuitos comerciais, muitas delas encontradas em circuitos integrados que so a a embutidos(embedded) em aplicaoes mais complexas, os quais fazem o controle de mquinas e c a equipamentos. Analisamos as tecnologias mais empregadas para esta nalidade comeando com o bloco comum c a todos os conversores, que o circuito de amostragem e manutenao (sample and hold). e c O valor dos sinais analgicos que devem ser convertidos para a forma digital corresponde a um o determinado instante, cuja duraao, em alguns casos, no vai alm de alguns milionsimos de segundo. c a e e Assim, um primeiro bloco importante do conversor um circuito que l o valor do sinal a ser e e convertido num determinado instante e o armazena de modo que, mesmo que o sinal varie depois, os circuitos que fazem a converso tm numa memria seu valor. Este circuito ilustrado em blocos na a e o e gura 3.3. O sinal a ser amostrado amplicado por um buer de entrada cuja nalidade no carregar o e e a circuito externo, e ao mesmo tempo proporcionar isolamento do circuito de converso. a

Eletrnica Digital - 3a Unidade - Prof. Vitor Leo Filardi o a

36

Figura 3.3: Diagrama de blocos de um conversor A/D

Na sa deste circuito temos uma chave eletrnica ou chaveador, que determina o instante exato em da o que a leitura do sinal deve ser feita. A chave fecha ento por uma fraao de segundo (numa freqncia a c ue que depende da velocidade de amostragem) permitindo que o sinal carregue o capacitor C. Assim, quando a chave abre, esperando a leitura seguinte, o capacitor tem armazenado o valor da grandeza analgica a ser convertida. Esta tenso no capacitor mantida no circuito conversor atravs o a e e de um buer de sa durante o tempo que ele necessita para isso. da Na gura 4 temos um grco que indica de que modo a tenso de entrada varia e o circuito de a ` a amostragem e retenao mantm a sa constante durante os intervalos de converso (que corresponc e da a dem aos degraus).

Figura 3.4: Escala de converso a

3.2.1

Aplicao ca

Desenvolvendo um pequeno programa no Matlab 6.0 podemos exemplicarmos melhor toda esta teoria aqui mostrada. A onda fundamental tem uma freqncia de 120 Hz e est defasada em 60 o , ue a atribu mos valores de quantizaao de: 4, 8 e 12 Bits e taxa de amostragem de: 240, 600 e 1000 Hz c (respeitando a freqncia de Nyquist). ue Primeiramente o nosso programa vai marcar os tempos que sero armazenados com seus respectivos a valores analgicos para posteriormente serem quantizados e assim aplicando a transforma discreta de o Fourier reconstituir o sinal amostrado. Nos grcos abaixo, podemos vericar que em se tratando de um sinal digital, no existe valores a a negativos na quantizaao, o que pode ocorrer que vemos em mult c metros digitais ou outros aparelhos so um bit a mais inserido posteriormente a quantizaao para sinalizaao se aquele valor se trata de a c c um valor negativo ou positivo, o que no interfere em nada na converso, com mencionei apenas a a e uma sinalizaao para o usurio. c a

Eletrnica Digital - 3a Unidade - Prof. Vitor Leo Filardi o a

37

Figura 3.5: Quantizaao em 4 bits de resoluao c c

Figura 3.6: Quantizaao em 8 bits de resoluao c c

Figura 3.7: Quantizaao em 12 bits de resoluao c c

Eletrnica Digital - 3a Unidade - Prof. Vitor Leo Filardi o a

38

Existem vrias formas de se construir conversores A/D, sendo que cada um tem a sua caraca ter stica de funcionamento que deve ser levada em conta, na hora de se construir e/ou escolher para a sua aplicaao. Temos uma relaao de poss c c veis combinaoes: c Conversor A/D com comparador em paralelo; Conversor A/D com rampa em escada; Conversor A/D de aproximaoes sucessivas; c Conversor A/D de rampa unica; Conversor A/D de rampa dupla e; Sigma-Delta. O Sigma-Delta um das importantes tcnicas de converso A/D, utilizada em que se deseja uma e e a alt ssima velocidade de converso, como nos DSPs (Digital Signal Processing). a Portanto, vimos que a converso do sinal analgico para o digital sempre existe uma perda de a o informaao seja ela de amplitude - caracter c stica da quantidade de bits utilizados - ou de fase do sinal - caracter stica da taxa de amostragem empregada. Vimos que o erro mximo que pode ocorrer na quantizaao de metade do valor de n a c e vel da quantizaao assim sendo quanto maior for o n mero de bits do conversor menor ser o seu erro. c u a O erro de Aliasing facilmente evitado utilizando o teorema da amostragem que Para que uma e determinada freqncia f1 do sinal analgico seja ou possa ser completamente reconstitu a taxa ue o da amostral, no processo de digitalizaao, deve ser no m c nimo igual a 2*f1 Conhecidas as imperfeioes da converso podemos ento saber quais os fatores que inuem na c a a escolha de um conversor A/D e assim prever melhor os ajustes que sistema dever sofrer, pois j a ae sabido as suas fraquezas.

Eletrnica Digital - 3a Unidade - Prof. Vitor Leo Filardi o a

39

Multiplexadores e Demultiplexadores
3.3 Multiplexadores

No nosso dia a dia lidamos com vrios sistemas que utilizam multiplexadores e demultiplexadores, a o mais comum deles e o aparelho de som de nossa residncia, em uma chave seletora, selecionamos e qual fonte sonora a qual utilizaremos (Vinil, CD, Tape, Radio, MD, etc.). A chave seletora ento a especica qual o canal de comunicaao que ser utilizado, conhecida tambm como via de dados, e c a e assim, est informaao ser amplicada e transmitida para os auto-falantes. Assim de uma maneira a c a geral, o MUX, seleciona um entre vrios sinais de entrada e o envia para a sa a da. Um multiplexador digital ou seletor de dados um circuito lgico que aceita diversos dados digie o tais de entrada e seleciona um deles, em um certo instante, para a sa da. O roteamento do sinal de entrada desejado para a sa controlado pelas entradas de SELEC AO (conhecidas tambm como da e e ENDERECOS). O multiplexador atua como uma chave digital controlada de vrias posioes, onde o cdigo digital a c o controla qual ser a entrada de dados chaveada para a sa aplicado nas entradas de SELECAO a da. Por exemplo, a sa ser igual a entrada de dados I0 para um determinado cdigo de SELEC AO; e da a o assim ser igual a I1 para um outro determinado cdigo de SELEC AO; e assim por diante. Em outras a o palavras, um multiplexador seleciona 1 entre N dados de entrada e transmite o dado selecionado para um unico canal de sa da. Isto chamado de multiplexaao. e c

Figura 3.8: Circuito de um multiplexador de 2 entradas

Uma outra aplicaao para um multiplexador seria utiliz-lo como um conversor paralelo-srie um c a e vez que o seu princ pio de funcionamento se adequa a tal nalidade.

3.4

Demultiplexadores

Um multiplexador recebe varias entradas e transmite uma delas para a sa Um demultiplexador da (DEMUX) realiza a operaao inversa: ele recebe uma unica entrada e a distribui por vrias sa c a das. Assim como no multiplexador, o cdigo de SELECAO de entrada determina para qual sa entrada o da de DADOS ser transmitida. Em outras palavras,o demultiplexador recebe uma fonte de dados e a seletivamente a distribui para 1 entre N sa das, como se fosse uma chave de varias posioes. c As aplicaoes desses dispositivos so in meras desse de sistemas de segurana sistemas complexos c a u c de telecomunicaoes. Para todas as essas aplicaoes os dois dispositivos devem ser previamente sinc c cronizados para que as entradas serem as mesmas nas sa das.

Eletrnica Digital - 3a Unidade - Prof. Vitor Leo Filardi o a

E A

40

Figura 3.9: Circuito de um demultiplexador de 2 entradas

Circuitos Aritmticos e
3.5 Circuitos Aritmticos e

Como vimos anteriormente os circuitos combinacionais, vamos encontrar alguns circuitos importantes de grande utilidade e que so a essncia da computaao hoje existente. So os circuitos ara e c a itmticos tambm muito conhecidos como ULA (Unidade Logica Aritmetica). e e

3.5.1

Meio Somador

Como sabemos, os computadores trabalham na forma binria e j de se esperar que o mesmo a ae faca suas operaoes na forma binria. Relembrando a soma de dois n meros binrios teremos: c a u a 1 + 0 0 0 + 1 0 1 + 0 1 1 + 1 1 10

Montando a tabela verdade teremos: A 0 0 1 1 B 0 1 0 1 Sa (S) da 0 1 1 0 Transporte (Ts) 0 0 0 1

O diagrama de blocos seria as sa das receptivas a uma porta lgica especica como para sa S o da teremos um XOR e para Ts teremos uma AND. Esse circuito denominado Meio Somador e tambm e conhecido como Half-Adder, termo derivado do ingls. e

3.5.2

Somador Completo

O meio somador possibilita efetuar a soma de n meros binrios com 1 algarismo. Mas o mundo u a real se faz necessrio que esta soma seja efetuadas com um numero maior algarismo. Para satisfazer a estas condioes o circuito necessita de uma entrada de transporte proveniente de uma sa de transc da porte anterior. Para melhor compreenso, vamos analisar o caso da soma a seguir: a

Eletrnica Digital - 3a Unidade - Prof. Vitor Leo Filardi o a

41

Desta forma a tabela verdade caria do seguinte modo: A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 Te 0 1 0 1 0 1 0 1 S 0 1 1 0 1 0 0 1 Ts 0 0 0 1 0 1 1 1

Colocando no mapa de Karnaugh, teremos o esquema do circuito conhecido como Full Adder. Ex1: Montar um sistema que some em BCD.

3.5.3

Meio Subtrator

Vamos fazer um ashback no assunto para podermos montar as tabelas verdades equivalentes. 0-0=0 0-1=1 e empresta 1 1-0=1 1-1=0 Vamos montar a tabela verdade de uma subtraao de dois n meros binrios de 1 algarismo. c u a A 0 0 1 1 B 0 1 0 1 Sa (S) da 0 1 1 0 Transporte (Ts) 0 1 0 0

Assim de forma anloga ao o circuito meio somador teremos a seguinte simplicaao: a c S=A exclusivo ou B Ts= A + B

Eletrnica Digital - 3a Unidade - Prof. Vitor Leo Filardi o a

42

3.5.4

Subtrator Completo

Novamente, o meio somador nos permite efetuar a subtraao de apenas n meros com 1 algarismo. c u Para satisfazer uma subtraao completa, devera ser inserida novamente uma entrada de transporte c para que se possa montar tal circuito. Assim teremos a seguinte tabela verdade: A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 Te 0 1 0 1 0 1 0 1 S 0 1 1 0 1 0 0 1 Ts 0 1 1 1 0 0 0 1

Novamente aplicando Karnaugh teremos o circuito simplicado do Subtrator Completo. Ex: Montar um sistema que efetue a subtraao de 2 n meros binrios codicados em BCD. c u a

Eletrnica Digital - 3a Unidade - Prof. Vitor Leo Filardi o a

43

Dispositivos de Memria o
3.6 Memrias o

A principal vantagem dos sistemas digitais sobre os analgicos a capacidade de armazenar, o e facilmente, grandes quantidades de informaao e/ou dados por per c odos longos ou curtos de tempo. Esta capacidade de memria o que torna os sistemas digitais to versteis e adaptveis as diversas o e a a a ` situaoes. Por exemplo, em um computador digital, a memria principal armazena instruoes que c o c informam ao computador o que fazer sob qualquer circunstncia poss a vel, de modo que o computador realizar sua tarefa com um m a nimo de intervenao humana. c Vamos estudar os tipos mais comuns desses dispositivos e sistema de memria. J estamos bem o a familiarizados com o ip-op, que um dispositivo eletrnico de memria. Tambm analisamos como e o o e grupos de FFs, chamados de registradores, podendo ser utilizados para armazenar informaao e como c esta informaao pode ser transferida para outros lugares. Registradores so elementos de memria c a o de alto desempenho que so muito usados nas aoes internas de um computador digital, no qual a a c informaao digital est sendo continuamente transferida de um local para outro. Os avanos na tecc a c nologia LSI (Large Scale Integration) e VLSI (Very Large Scale Integration) foram poss a obtenao vel c de um grande n mero de FFs, nico chip, organizados em vrios arranjos de memria. u u a o Ento as memrias so os dispositivos que armazenam informaoes, essas por sua vez codicadas, a o a c digitalmente, atravs de um cdigo binrio qualquer. Essas informaoes podem ser n meros, letras, e o a c u caracteres quais quer, comandos de operaoes, endereos ou ainda qualquer outro tipo de dado. c c Essas informaoes, armazenam dados para endereamento, programaao e para constituir o conc c c junto de funoes internas para a funcionalidade do prprio sistema. Outra tipo de aplicaao consiste c o c em utiliz-las para executarem quaisquer funoes de circuitos combinacionais, e ainda, com o aux a c lio de contadores comuns e conversores, gerar formas de onda de diversas maneiras de modo mais simples.

3.6.1

Classicao das Memrias ca o

Antes de estudarmos os diversos tipos de memrias, vamos conhecer sua classicaao. Podemos o c classicar as memrias em vrios o a tens diferentes. A seguir, vamos relacionar os principais: Acesso Volatilidade Escrita/Leitura ou apenas de leitura Tipo de armazenamento

Eletrnica Digital - 3a Unidade - Prof. Vitor Leo Filardi o a

44

Vamos analisar cada tem: 1.Acesso: As memrias armazenam informaoes em lugares denominados localidade de memria. Cada o c o um das localidades de memria possui um conjunto de bits que nos permite o seu acesso, a esse o conjunto de bits damos o nome de endereo. Esse conceito de fcil compreenso, pois como o c e a a prprio nome diz, o conjunto de bits representa o endereo da localidade onde est armazenada o c a uma informaao. c O tempo de acesso de uma memria o tempo necessrio desde a entrada de um endereo o e a c at o momento em que a informaao aparea na sa e c c da. Para as memrias de escrita/leitura o e tambm o tempo necessrio para a informaao ser gravada. e a c Podemos ter acesso a uma dada localidade de memria de duas maneiras diferentes: o acesso seq encial; u acesso aleatrio. o 2.Volatilidade: Quanto a volatilidade, as memrias podem ser volteis ou no volteis. As memrias volteis so ` o a a a o a a aquelas que ao sercortada a alimentaao perdem as informaoes armazenadas. So memrias c c a o feitas, geralmente, a partir de semicondutores e na maioria das vezes, possuem como elemento de memria o ip-op. Um exemplo t o pico, j citado, o da memria RAM. As memrias no a e o o a volteis so aquelas que mesmo sem alimentaao continuam com as informaoes armazenadas. a a c c Dentre essas se destacam as memrias magnticas e as eletrnicas: ROM, PROM e EPROM. o e o 3.Memrias de escrita/leitura ou memrias apenas de leitura: o o As memrias de escrita/leitura so aquelas que permitem acesso a uma localidade qualquer para o a escrevermos a informaao desejada, alm disso, permitem o acesso tambm para a leitura do c e e dado. As memrias RAM tambm se enquadraram nessa situaao. As memrias apenas de leitura, o e c o como o prprio nome diz, so.aquelas em que a informaao. xa, s podendo efetuar-se a o a c e o leitura. So tambm conhecidas como ROM (Read Only Memory). A anlise desses tipos de a e a memrias ser feita mais adiante atravs dos seminrios. o a e a 4.Tipos de armazenamento: Quanto ao tipo de armazenamento as memrias classicam-se em estticas e dinmicas. o a a As memrias de armazenamento esttico so aquelas em que uma vez inserido o dado numa o a a dada localidade, este l permanece. a As memrias de armazenamento dinmico so aquelas em que necessitamos inserir a informaao o a a c de tempos em tempos, pois de acordo com as caracter sticas de seus elementos internos perdem essas informaoes aps um determinado tempo. c o As memrias de armazenamento esttico apresentam a vantagem de possuir uma utilizaao da o a c maneira mais fcil que as dinmicas. a a

Eletrnica Digital - 3a Unidade - Prof. Vitor Leo Filardi o a

45

Unidade Aritmetica

Unidade de Controle

Memoria Principal (SemiCondutora)

Memoria de Massa (HD)

Figura 3.10: Arquitetura de um computador

3.7

Terminologia

O estudo dos sistemas e dos dispositivos de memria est repleto de termos. E de grande valia que o a voc possa compreender o signicado de alguns termos mais bsicos, que so eles: e a a 1.Clula de memria e o Um dispositivo ou circuito eltrico utilizado para armazenar um unico bit (0 ou 1). Exemplos e de clula de memoria incluem: um ip-op, um capacitor carregado e um pequeno local numa e ta ou disco magntico. e 2.Palavra de memria: o Um grupo de bits (clulas) em uma memria que representa instruoes ou dados de algum e o c tipo. Por exemplo, um registrador de oito FFs pode ser considerado uma memria que esta aro mazenando uma palavra de 8 bits. Os tamanhos de palavra nos computadores modernos variam tipicamente de 4 a 64 bits, dependendo do porte do computador. 3.Byte: Um termo especial usado para um grupo de oito bits. Um byte sempre e constitu de 8 bits. do Tamanhos de palavra podem ser expressos em bytes assim como em bits. Por exemplo, uma palavra de 8 bits e tambm uma palavra de um byte; uma palavra de 16 bits tem dois bytes, e e assim por diante. 4.Capacidade: Uma maneira de especicar quantos bits podem ser armazenados em um determinado dispositivo de memria ou num sistema de memria completo. Para ilustrar, suponha que temos o o uma memria capaz de armazenar 4.096 palavras de 20 bits. Isto representa uma capacidade o total de 81.920 bits. Poder amos tambm expressar essa capacidade de memria como 4.096 e o X 20. Quando representada desse modo, o primeiro n mero (4.096) o n mero de palavras, e u e u o segundo n mero (20) o n mero de bits por palavra (tamanho da palavra). O n mero de u e u u comum usar a designaao palavras em uma memria freq entemente um m ltiplo de 1.024. E o u e u c 1Kpara representar 1.024 = 210 quando nos referimos a capacidade de memria. Logo, uma o memria com uma capacidade de armazenamento de 4K X 20 e na verdade uma memria de o o 4.096 X 20. O desenvolvimento de memrias maiores trouxe a designaao 1Mou 1 megapara o c representar 220 = 1.048.576. Assim, uma memria que possui uma capacidade de 2M X 8 tem o na verdade uma capacidade de 2.097.152 x 8. A designaao gigase refere a 2 30 = 1.073.741.824. c

Eletrnica Digital - 3a Unidade - Prof. Vitor Leo Filardi o a

46

5.Densidade: Um outro termo para capacidade. Quando dizemos que um dispositivo de memria tem uma o densidade maior do que um outro, queremos dizer que ele pode armazenar mais bits no mesmo espao, ou seja ele mais de denso. c e 6.Endereo: c E um n mero que identica a posiao de palavra na memria. Cada palavra armazenada em u c o um dispositivo ou sistema de memria possui um endereo unico. Endereos sempre existem o c c num sistema digital como um n mero binrio, embora, por convenincia, n meros em octal, u a e u hexadecimal e decimal sejam freq entemente utilizados para representar esses endereos. u c

Figura 3.11: Tabela de endereos de memria c o

A gura 3.11 ilustra uma pequena memria constitu de oito palavras. Cada uma destas oito o da palavras tem um endereo espec c co representado por um n mero de trs bits que varia de 000 u e at 111. Sempre que nos referimos a uma posiao espec e c ca na memria, utilizamos seu cdigo o o de endereo para identic-la. c a 7.Operaao de Leitura: c Operaao na qual a palavra binria armazenada numa determinada posiao (endereo) de memria c a c c o detectada e ento transferida para outro dispositivo. Por exemplo, se desejamos utilizar a e a palavra 4 da memria da gura anterior para algum propsito, devemos realizar uma operaao o o c de leitura no endereo 100. A operaao de leitura freq entemente chamada de operaao de c c u e c busca, pois a palavra est sendo buscada da memria. Utilizaremos os dois termos indistintaa o mente. 8.Operaao de Escrita: c Operaao na qual uma nova palavra colocada numa determinada posiao de memria. Tambm c e c o e chamada de operaao de armazenamento. Sempre que uma nova palavra escrita numa posiao e c e c de memria, ela substitui a palavra que estava previamente armazenada l. o a 9.Tempo de Acesso: Uma medida da velocidade de operaao de um dispositivo de memria. E o tempo necessrio c o a para realizar uma operaao de leitura. Mais especicamente, o tempo entre a memria receber c e o uma nova entrada de endereo e os dados se tornarem dispon c veis na sa da memria. O da o s mbolo tAcc utilizado para tempo de acesso. e 10.Memria Voltil: o a Qualquer tipo de memria que necessita da aplicaao de energia para poder armazenar ino c formaao. Se a energia eltrica removida, todas as informaoes armazenadas na memria c e e c o

Eletrnica Digital - 3a Unidade - Prof. Vitor Leo Filardi o a

47

so perdidas. Muitas das memrias semicondutoras so volteis, enquanto todas as memrias a o a a o magnticas so no-volteis, o que signica que elas podem armazenar informaao sem energia e a a a c eltrica. e 11.Memria de Acesso Aleatrio (RAM -Random Access Memory): o o Memria na qual a posiao f o c sica real de uma palavra da memria no tem efeito sobre o tempo o a necessrio para ler ou escrever nesta posiao. Em outras palavras, o tempo de acesso o a c e mesmo para qualquer endereo na memria. A maioria das memrias semicondutoras de c o o e acesso aleatrio. o 12.Memria de Acesso Seq encial (SAM -Sequence Access Memory) o u Um tipo de memria no qual o tempo de acesso no constante mas varia dependendo do eno a e dereo. Uma determinada palavra armazenada encontrada percorrendo todos os endereos at c e c e que o endereo desejado seja alcanado. Isto produz tempos de acesso que so muito maiores c c a do que os das memrias de acesso aleatrio. Um exemplo de dispositivo de memria de acesso o o o seq encial uma ta magntica. Para ilustrar a diferena entre SAM e RAM, considere a u e e c situaao na qual voc gravou 60 minutos de m sica numa ta cassete de audio. Quando desejar c e u alcanar uma m sica em particular, voc ter que retroceder ou avanar a ta at a encontrar. c u e a c e O processo relativamente lento, e o tempo necessrio depende de onde a m sica desejada est e a u a gravada na ta. Isto SAM, j que voc percorreu atravs das informaoes registradas at ene a e e c e contrar o que estava procurando. A contrapartida RAM para isso seria um CD ou MD de audio, no qual voc pode rapidamente selecionar qualquer m sica informando o cdigo apropriado, e ele e u o gasta aproximadamente o mesmo tempo, no importando a m sica selecionada. As memrias a u o de acesso seq encial so utilizadas onde os dados a serem acessados sempre vm numa longa u a e seqncia de palavras sucessivas. A memria de v ue o deo, por exemplo, deve fornecer seu conte do u na mesma ordem repetidamente para manter a imagem na tela. 13.Memria de Leitura e Escrita (RWM -Read/Write Memory): o Qualquer memria que possa.ser lida ou escrita de maneira igualmente fcil. o a 14.Memria Somente de Leitura (ROM - Read-Only Memory): o Uma vasta classe de memrias semicondutoras, projetadas para aplicaoes nas quais a razo o c a entre as operaoes de leitura e escrita muito alta. Tecnicamente, uma ROM pode ser esc e crita (programada) apenas uma vez, e esta operaao normalmente realizada na fbrica. Depois c e a disso, as informaoes podem ser somente lidas da memria. Outros tipos de ROM so na verdade c o a RMM (read-mostly memories), nas quais se pode escrever mais de uma vez; porm a operaao e c de escrita mais complicada do que a de leitura, e no realizada freq entemente. Os vrios e a e u a tipos de ROM sero apresentadas em forma de seminrios. Todas as ROMs so no-volteis e a a a a a armazenam dados quando a energia removida. e 15.Dispositivos de Memria Esttica: o a Dispositivos de memria semicondutora nos quais os dados permanecem armazenados enquanto o a energia est presente, sem a necessidade de reescrever periodicamente os dados. na memria. a o 16.Dispositivos de Memria Dinmica: o a Dispositivos de memria semicondutora nos quais os dados no permanecem armazenados, o a mesmo com a energia presente, a menos que os dados sejam periodicamente reescritos na memria. Esta ultima operaao denominada refresh. o c e

Eletrnica Digital - 3a Unidade - Prof. Vitor Leo Filardi o a

48

17.Memria Principal: o Tambm chamada de memria de trabalho do computador. Ela armazena instruoes e dados e o c que a CPU est acessando no momento. E a memria mais rpida num computador e sempre a o a e uma memria semicondutora. o 18.Memria Auxiliar: o Tambm chamada de memria de massa porque ela armazena grandes quantidades de informaao e o c externamente a memria principal. E mais lenta do que a memria principal e sempre no` o o e a voltil. Discos magnticos e CDs so dispositivos comuns de memria auxiliar. a e a o

3.8

Princ pios de Operao da Memria ca o

Embora cada tipo de memria seja diferente na sua operaao interna, certos princ o c pios bsicos so a a comuns a todas elas.

Figura 3.12: Bloco de memria o

Todos os dispositivos de memria necessitam de diversos tipos diferentes de linhas de entrada e de o sa para realizar as seguintes funoes: da c 1.Selecionar o endereo na memria que est sendo acessado para uma operaao de leitura ou c o a c escrita; 2.Selecionar uma operaao de leitura ou escrita que ser realizada; c a 3.Fornecer os dados de entrada a serem armazenados na memria durante uma operaao de escrita; o c 4.Manter os dados de sa vindos da memria durante uma operaao de leitura; da o c 5.Habilitar (ou desabilitar) a memria de modo que ela responda(ou no) as entradas de eno a ` dereamento e ao comando de leitura/escrita. c

3.8.1

Entradas de Endereo c

Utilizando o bloco anterior como exemplo, a memria armazena 32 palavras, ela tem 32 posioes de o c armazenamento diferentes, e portanto possui 32 endereos binrios diferentes, variando de 00000 at c a e 11111 (0 a 31 em decimal). Logo, existem cinco entradas de endereo, A 0 at A4 . Para acessar cada c e uma das posioes de memria para uma operaao de leitura ou escrita, o cdigo de endereamento de c o c o c cinco bits para essa posiao aplicado nas entradas de endereo. De um modo geral, N entradas de c e c endereo so necessrias para uma memria que possui uma capacidade de 2 N palavras. c a a o Podemos visualizar a memria da gura como um arranjo de 32 registradores, no qual cada registrador o guarda uma palavra de quatro bits, conforme mostra o mesmo. Cada posiao mostrada contendo c e

Eletrnica Digital - 3a Unidade - Prof. Vitor Leo Filardi o a

49

quatro clulas de memria que guardam 1s ou 0s, que formam a palavra de dados armazenada nesta e o posiao. Vejamos o seguinte exemplo, a palavra 0110 est armazenada no endereo 00000, a palavra c a c de dados 1001 est armazenada no endereo 00001, e assim por diante. a c

3.8.2

A Entrada R/W

Esta entrada controla qual operaao deve ser realizada na memria: leitura (R - read) ou Escrita c o a (W - write). A entrada identicada por R/W , e, como no existe a barra sobre R, isto indica que a e operaao de leitura ocorre quando R/W =1. A barra sobre W indica que a operaao de escrita acontece c c quando R/W =0. Outros identicadores (nomenclaturas de outros autores)so usados freq entemente a u para essa entrada. Dois dos mais comuns so W (escrita) e W E (write enable-habilitaao de escrita). a c Novamente, a barra indica que a operaao de escrita ocorre quando a entrada est em BAIXO. Fica c a subentendido que a operaao de leitura ocorre para n alto. c vel

3.8.3

Habilitao da Memria ca o

Muitos sistemas de memria tem algum modo de desabilitar completamente uma parte ou toda o a memria, de modo que ela no possa responder as outras entradas. Isto representado na gura o a ` e anterior pela entrada ME, embora ela possa ter nomes diferentes nos vrios tipos de memria, tais a o como chip enable (CE) ou chip select (CS). Na gura, ela mostrada como uma entrada ativa em e ALTO que habilita a memria, de modo que ela no responder as entradas de endereo e de R/W . o a a` c Esse tipo de entrada util quando vrios mdulos de memria so combinados para formar uma e a o o a memria maior. o

3.8.4

Exerc cios

cio:Um certo chip de memria semicondutora especicado como 4K X 8. Quantas palavras o e 1a Exerc podem ser armazenadas neste chip? Qual o tamanho da palavra? Quantos bits neste e chip pode armazenar no total? 2a Exerc cio:Qual das memrias armazena mais bits: uma memria de 5M X 8 ou uma memria que o o o armazena 2M palavras com um tamanho de palavra de 16 bits? 3a Exerc cio:Descreve as condioes de cada entrada e sa quando o conte do da posiao cujo c da u c endereo 00100 deve ser lido. c e 4a Exerc cio:Descreva as condioes de cada entrada e sa quando a palavra 1110 deve ser escrita c da na posiao de endereo 01101 c c 5a Exerc cio:Uma determinada memria tem uma capacidade de 4K X 8. o (a)Quantas linhas de entrada de dados e sa de dados ela tem? da (b)Quantas linhas de endereo ela tem? c (c)Qual a sua capacidade em bytes? e