Arquitetura RISC x CISC

Mquinas CISC (Complex Instruction Set Computer) tm um conjunto de instrues grande, de tamanhos variveis, com formatos complexos. Muitas dessas instrues so bastante complicadas, executando mltiplas operaes quando uma nica instruo dada (por exemplo, possvel realizar um loop complexo usando apenas uma operao assembly). O problema bsico com mquinas CISC que um conjunto pequeno de instrues complexas torna o sistema consideravelmente mais lento. Os projetistas decidiram retornar a uma arquitetura mais simples, delegando ao compilador a responsabilidade de produzir cdigo eficiente com esse novo conjunto de instrues. Mquinas que utilizam esta filosofia so chamadas de mquinas RISC. A arquitetura RISC (Reduced Instruction Set Computer), como o prprio nome j diz, tem como principal objetivo simplificar as instrues de modo que elas possam ser executadas mais rapidamente. Cada instruo executa apenas uma operao, que so todas do mesmo tamanho, tem poucos formatos, e todas as operaes aritmticas devem ser executadas entre registradores (dados da memria no podem ser utilizados como operandos). Praticamente todos os conjuntos de instrues (para qualquer arquitetura) lanados desde 1982 tm sido RISC, ou alguma combinao entre RISC e CISC. Membros da famlia x86 de arquitetura Intel so conhecidos como mquinas CISC, enquanto que a famlia Pentium e processadores MIPS so conhecidos como mquinas RISC. Vamos montar uma tabela com as principais diferenas entre as arquiteturas. Isto deveria ser suficiente para responder a maioria das questes de concurso sobre o assunto. RISC Mltiplos conjuntos de registradores, muitas vezes superando 256 Trs operandos de registradores permitidos por instruo (por ex., add R1, R2, R3) Passagem eficiente de parmetros por registradores no chip (processador) Instrues de um nico ciclo (ex. load e store) Controle hardwired (embutido no hardware) Altamente paralelizado (pipelined) Instrues simples e em nmero reduzido Instrues de tamanho fixo Complexidade no compilador Apenas instrues load e store podem acessar a memria Poucos modos de endereamento CISC nico conjunto de registradores, tipicamente entre 6 e 16 registradores Um ou dois operandos de registradores permitidos por instruo (por ex., add R1, R2) Passagem de parmetros ineficiente atravs da memria Instrues de mltiplos ciclos Controle microprogramado Fracamente paralelizado Muitas instrues complexas Instrues de tamanho varivel Complexidade no cdigo Muitas instrues podem acessar a memria Muitos modos de endereamento

Vejamos uma questo de exemplo, para praticarmos. (INEA CESGRANRIO 2007) Em relao s arquiteturas CISC, uma das caractersticas dos processadores de arquiteturas RISC que (A) possuem um conjunto maior de instrues. (B) possuem mais instrues de atribuio e aritmtica, porm menos instrues de desvios. (C) possuem mais instrues de desvios e aritmtica, porm menos instrues de atribuio. (D) executam, em mdia, um mesmo nmero de instrues num perodo de tempo inferior. (E) so tradicionalmente utilizadas em computadores pessoais, desde os 8086. Resposta: D Anlise: (A) Errada, mquinas RISC possuem um conjunto menor de instrues. (B) Errada, mquinas RISC possuem menos instrues, em ambos os casos. (C) Errada, mquinas RISC possuem menos instrues, em ambos os casos. (D) Correta. Comparativamente, em mdia, uma instruo RISC sempre executar em menos tempo do que uma instruo CISC. Essa toda a ideia por trs da arquitetura fazer as instrues individuais executarem mais rpido. (E) Errada, como vimos, a famlia x86 CISC.