ED1

Eletrnica Digital 1
Tcnico em Eletrotcnica

Prof. Alessandro Cruz de Lima

 1. SISTEMA DE NUMERAO
1.1 Introduo
Existem vrios sistemas numricos, dentre os quais se destacam: o sistema decimal, o binrio, o
octal e o hexadecimal. Os sistemas: binrio, o octal e hexadecimal so muito importantes na rea de
tcnicas digitais e computao.
1.2 O sistema Binrio de Numerao
O sistema binrio de numerao um sistema no qual existem apenas dois algarismos;
- o algarismo 0 (zero), e,
- o algarismo 1 (um).
O estado 0 representar, por exemplo: porto fechado, aparelho desligado, ausncia de tenso,
chave aberta, no, etc. O estado 1 representar, ento: porto aberto, aparelho ligado, presena de tenso,
chave fechada, sim, etc.
Note, ento, que se representarmos por 0 uma situao, representamos por 1 a situao contrria.
Deve-se salientar aqui, que cada varivel booleana da funo lgica pode assumir somente 2
situaes distintas 0 ou 1.
1.3 Converso do Sistema Binrio para o Sistema Decimal
Tomemos um nmero decimal qualquer, por exemplo, o nmero 594. Este nmero significa:
5 x 100 + 9 x 10 + 4 x 1 = 594
centena dezena unidade
2 1
5 x 10 + 9 x 10 + 4 x 100 = 594
Esquematicamente, temos:
100 10 1
5 9 4 5 x 100 + 9 x 10 +4 x 1 = 594

10 2 101 100
5 9 4 5 x 10 2 + 9 x 10 1 +4 x 10 0 = 594
Neste exemplo, podemos notar que o algarismo menos significativo (no caso o quatro) multiplica
a unidade ( 1 ou 100), o segundo algarismo ( o nove) multiplica a dezena (10 ou 101) e o mais significativo
(no caso o 5) multiplica a centena (100 ou 102).
A base deste sistema o nmero 10 (dez).
A base do sistema binrio o nmero 2 (dois).
Utilizando o conceito bsico de formao de um nmero, podemos obter a mesma equivalncia,
convertendo assim o nmero binrio para o sistema decimal.
1
Exemplo:
a. Converta o nmero 1012 em decimal
22 21 20
1 0 1

1 x 22 + 0 x 21 + 1 x 20
1x4 + 0 x2 + 1x1=5
O nmero 101 na base 2 igual ao nmero 5 na base 10.

b. Converta o nmero 10012 para o sistema decimal.

23 22 21 20
1 0 0 1

1 x 2 3 + 0 x 2 2 + 0 x 2 1 + 1 x 2 0 = 910

1.4 Exerccios Propostos:

Converta os seguintes nmeros binrios em decimal:
1) 011102 3) 11112
2) 11001100012 4) 1010112

1.4 Tabela de potncia de dois.

2
 1.5 Converso do Sistema Decimal para o Sistema Binrio
Mtodo prtico: diviso sucessiva por 2.
Transformar o nmero 4710 em binrio.

O ltimo quociente ser o algarismo mais significativo e ficar colocado esquerda. Os outros
algarismos seguem-se na ordem at o 10 resto. Teremos, ento no caso:
1 0 1 1 1 1
ltimo 50 40 30 20 1o
quociente resto resto resto resto resto

Como outro exemplo, vamos transformar o nmero 400 em binrio. Pelo mtodo prtico, temos:

Assim sendo, podemos escrever: 1100100002 = 40010

Exerccios Propostos: Converta os seguintes nmeros decimais em binrios:

1) 2110 2) 71510 3) 55210 4) 21510

3
 1.6 Nmeros Binrios, decimais Fracionrios e suas Converses
At agora, tratamos de nmeros de nmeros inteiros. E se aparecesse um nmero binrio
fracionrio ? . Por exemplo: 101,1012
Tomemos um nmero decimal fracionrio qualquer, por exemplo, o nmero 10,5.
10 1 10 0 10 -1
1 0 5

Da tabela temos: 1 x 10 1 + 0 x 10 0 + 5 x 10 -1 = 10,5

Para o nmero binrios , agimos da mesma forma, no nosso exemplo, temos:

Exerccios Propostos:
Converta os seguintes nmeros binrios fracionrios em decimal:
1) 111,0012 2) 11,112 3) 100,11012 4) 1011,112

1.9 Tabela de Potncia Negativa de dois

4
 1.10 Converso de um Nmero Decimal Fracionrio em Binrio
Podemos tambm converter um nmero decimal fracionrio em binrio, para isso, vamos utilizar
uma regra prtica.
Como exemplo, vamos transformar o nmero 8,375 em binrio.
Transformamos primeiramente a parte inteira do nmero.
8 2
0 4 2
0 2 2
0 1 mais significativo
Temos ento: 8 10 = 1000 2
O passo seguinte transformar a parte fracionria. Para tal tal, utilizamos a sequncia:
0,375 parte fracionria no inteira
x 2 Base do sistema
0,750
x 2
1,500
x 2
1,000
Assim sendo, podemos escrever: 0,011 2 = 0,375 10
Para completarmos a converso, efetuamos a composio da parte inteira com a fracionria, logo
o nmero fica:
8,375 10 = 1000,011 2
1.11 Exerccios Propostos:
Transforme os seguintes nmeros decimais em binrios:
1) 4,8 10 2) 0,125 10 3) 3,380 10 4) 125,47 10

1.12 Sistema Octal de Numerao

O sistema Octal de numerao um sistema no qual existem oito algarismos:
0,1,2,3,4,5,6,e7

5
 1.13 Converso do Sistema Octal para o Sistema Decimal
Para convertermos um nmero octal em decimal, utilizamos os conceitos bsicos de formao de
um nmero.
Vamos, por exemplo converter o nmero 144 8 , em decimal.
82 81 80
1 4 4

1 x 8 2 + 4 x 8 1 + 4 x 8 0 = 100 10
1 x 64 + 4 x 8 +4x1 = 64 + 32 + 4 = 100 10
1.14 Exerccios Propostos:
Converta os seguintes nmeros octal em nmeros decimais:
1) 77 8 3) 1544 8
2) 153 8 4) 6398
1.15 Converso do Sistema Octal para o Sistema Binrio
Trata-se de uma converso extremamente simples, podendo utilizar a regra prtica descrita abaixo.
Tomemos um nmero octal qualquer, por exemplo o nmero 27, a regra consiste em transformar cada
algarismo, no correspondente binrio:
2 7
010 111 (zero a esquerda algarismo no significativo)
portanto: 278 = 101112
1.16 Exerccios Propostos
Converta os seguintes nmeros octais em binrio:
1) 348 2) 5368 3) 446758 4) 47648

1.17 Converso do Sistema Binrio para o Sistema Octal

Tomemos um nmero binrio qualquer, por exemplo, o nmero 1100102 . Para transformarmos
esse nmero em octal, vamos separ-lo em grupos de trs algarismos a partir da direita: 110 010
Fazemos, agora, a converso de cada grupo de algarismo para sistema decimal. Podemos notar que
o maior nmero que se pode formar com trs algarismos binrios o 7. Esta converso ir resultar
diretamente no nmero no sistema octal:
110 010 portanto: 1100102 = 628
6 2

6
OBS: No caso ltimo grupo se formar incompleto, adicionamos zeros esquerda, at complet-lo com trs
algarismos.
1.18 Exerccios Propostos
Converta os seguintes nmeros binarios em octal:
1) 10102 2) 110010102 3) 10101100112 4) 101010102
1.19 Converso do Sistema Decimal para o Sistema Octal
Existem dois mtodos para efetuarmos esta converso. O primeiro anlogo converso do
sistema decimal para o binrios, somente que nesse caso, utilizaremos a diviso por 8, pois o sistema
octal.
Vamos converter o nmero 9210 para o sistema octal:
92 8
4 11 8
3 1 portanto: 9210 = 1348
O outro mtodo consiste na converso do nmero decimal em binrio e logo aps, na converso
do sistema binrio em octal.
Vamos converter o nmero 9210 em octal, utilizando o segundo mtodo:

92 2
0 46 2
0 23 2
1 11 2
1 5 2
1 2 2
0 1
Portanto: 92 10 = 1011100 2
Separa-se o nmero binrio em grupos de 3 algarismos, sempre comeando da direita para a
esquerda.
001 011 100
1 3 4 portanto: 9210 = 1348
1.20 Exerccios Propostos:

Converta os seguintes nmeros decimal em octal.

1) 7410 2) 51210 3) 10710 4) 204810
7
 1.21 O Sistema Hexadecimal de Numerao
O Sistema hexadecimal possui dezesseis algarismos, assim enumerados:
0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E e F
Notamos que a letra A representa o algarismo A que por sua vez representa a quantidade dez.
A letra B representa o algarismo B que representa a quantidade de onze, e assim sucede-se at a letra F que
representa a quantidade quinze.
Este sistema muito utilizado em microprocessadores e tambm no mapeamento de memrias
de mquinas digitais com palavras de 4, 8 ou 16 bits.

1.22 Converso do Sistema Hexadecimal para o Sistema Decimal

A regra de converso anloga a outros sistemas. Tomemos por exemplo, o nmero
hexadecimal 3F e vamos converte-lo em decimal:
161 160 3 x 161 + F x 160 = ( F16 = 1510 )
3 F 3 x 161 + 15 x 160 = 3 x 16 + 15 x 1 = 6310
Portanto: 3F16 = 6310
1.22 Exerccios Propostos:
Converta os seguintes nmeros em hexadecimal para decimal:
1) 1C316 2) 1FC916 23) 47916 4) FOCA16

1.23 Converso do Sistema Hexadecimal para o Sistema Binrio

anlogo converso do sistema octal para o sistema binrio, somente que, neste caso, necessita-
se de quatro algarismos binrios para representar um algarismo hexadecimal. Como exemplo,
converteremos o nmero C1316 para o sistema binrio:
C 1 3
1100 0001 0011 onde: C16 = 1210
Portanto: C1316 = 1100000100112
!.24 Exerccios Propostos:
Converta para o sistema binrio, os seguintes nmeros hexadecimais.
1) 1ED16 2) ABF16 3) 1FC916 4) 23816

8
 1.24 Converso do Sistema Binrio para o Sistema Hexadecimal
anloga converso do sistema binrio para o octal, somente que neste caso, agruparemos de
quatro em quatro algarismos da direita para a esquerda.
Exemplo: 100110002
1001 1000 portanto: 100110002 = 9816
9 8
1.25 Exerccios Propostos:
Converta para o sistema hexadecimal os seguintes nmeros binrios:
1) 100112 2) 111001112
3) 11001110002 4) 11111011112

1.26 Converso do Sistema Decimal para o Sistema Hexadecimal

Vamos Ter, como no caso do sistema octal, dois mtodos:
10 Mtodo: Transformao de um nmero decimal qualquer para hexadecimal, atravs da diviso
sucessiva deste pela base do sistema, no caso dezzeseis.
Exemplo: 100010
1000 16
8 62 16
14 3
No sistema hexadecimal: 1410 = E , portanto: 100010 = 3E816
20 Mtodo: aquele que se transforma primeiramente o nmero decimal em binrio e logo a
seguir em hexadecimal:
Exemplo: 100010
1000 2
0 500 2
0 250 2
0 125 2
1 62 2
0 31 2
1 15 2
1 7 2
1 3 2
1 1
9
 Portanto: 0011 1110 1000 = 100010 = 3E816
3 E 8
2. OPERAES ARITMTRICAS NO SISTEMA BINRIO
Trata-se de uma parte muito importante, pois, ir facilitar a compreenso dos circuitos lgicos
aritmticos, tais como: somadores e subtratores, que sero vistos mais adiantes.
2.1 Adio no Sistema Binrio
Para efetuarmos a adio no sistema binrio, devemos agir como numa adio convencional no
sistema decimal, lembrando que, no sistema binrio temos apenas dois algarismos.
Temos, ento:

0+0=0
1+0=1
0+1=1
1 + 1 = 10
1 + 1 + 1 = 11
Convm observar que no sistema decimal 1 + 1 = 2 e no sistema binrio representamos o nmero
210 por 102.
Assim sendo: 1 + 1 = 102.
J temos a primeira regra de transporte para a prxima coluna:
1 + 1 = 0 e transporta 1 ( vai um)
Para exemplificar, vamos somar os nmeros binrios:
112 + 102 = 1
+ 1 1
vai um 1 0
1 0 1

Outro Exemplo:
1102 + 1112 = 1 1
1 1 0
vai um +
1 1 1
1 1 0 1

10
2.2 Exerccios Propostos:
1) 10002 + 10012 2) 100012 + 111102
3) 110112 + 10102 4) 1010112 + 110112

2.3 Subtrao no Sistema Binrio

O mtodo de resoluo anlogo a uma subtrao no sistema decimal. Temos, ento:
0 - 0 =0
1 - 1 =0
1 - 0 =1
0 - 1 =1 e empresta um
Exemplos:

2.4 Exerccios Propostos:

1) 11002 - 10102 2) 101012 - 11102
3) 101002 - 10112 4) 101112 - 10012

11
2.5 Multiplicao no Sistema Binrio
Procede-se como em uma multiplicao no sistema decimal. Assim, sendo, temos:
0 x 0 =0
0 x 1 =0
1 x 0 =0
1 x 1= 1
Exemplo:
1 1 0 0 2 x 0 1 12 =

1 1 0 0
x 1 1
1 1 0 0
11 0 0 +
10 0 1 0 0
2.6 Exerccios Propostos:
1) 101012 x 112 = 2) 110012 x 102 = 3) 110112 x 102 = 4) 111102 x 1112

12
 3. FUNES LGICAS
Faremos, a seguir, o estudo das principais funes lgicas que na realidade derivam dos
postulados da lgebra de Boole, sendo as variveis e expresses envolvidas denominadas de booleanas.
3.1 Funes : E, OU, NO, NE e NOU
Nas funes lgicas, teremos apenas dois estados:
- O estado 0 (zero) e O estado 1 (um).
O estado zero (0) representar, por exemplo: porto fechado, aparelho desligado, ausncia de
tenso, chave aberta, no, etc.; o estado um (1) representar, ento: porto aberto, aparelho ligado, presena
de tenso, chave fechada, sim, etc.
3.2 FUNO E ou AND
A funo E aquela que executa a multiplicao de duas ou mais variveis. tambm conhecida
como funo AND, nome derivado do ingls. Sua representao algbrica : S = A . B, onde se l: S = A
e B, conforme figura 3.1.
CH A CHB

Figura: 3. 1
Convenes: chave aberta = 0 chave fechada = 1
Lmpada apagada = 0 lmpada acesa = 1
3.2.1 Tabela da Verdade de uma Funo E ou AND
Chamamos Tabela da Verdade um mapa onde colocamos todas as possveis situaes com seus
respectivos resultados. Nesta tabela, iremos encontrar o modo como a funo se comporta, conforme
tabela 3.1.
A B S
0 0 0
0 1 0
1 0 0
1 1 1
Tabela: 3.1 Tabela da verdade

13
 3.2.2 Porta E ou AND
A porta E um circuito que executa a funo E. Representaremos uma porta E atravs
do smbolo, conforme figura 3.2. .

.
Figura: 3.2 tabela: 3.2
A porta E executa a tabela da verdade da funo E, ou seja, teremos a sada no estado um se, e
somente se as duas entradas forem iguais a um, e teremos a sada igual a zero nos demais casos.
At agora, descrevemos a uno E para duas variveis de entrada. Podemos estender esse conceito
para qualquer nmero de entradas, conforme figura 3.3.

Figura : 3.3.
Teremos neste caso, uma E de N entradas, e somente uma sada. A sada permanecer no
estado um se, e somente se as N entradas forem iguais a um (1), e permanecer no estado zero nos
demais casos.
Para exemplificar, vamos mostrar uma porta E de quatro entrada e sua tabela da verdade,
conforme figura 3.4 , e tabela 3.3.

Figura: 3.4 Tabela:3.3

14
 O nmero de situaes possveis igual igual a 2N , onde N o nmero de variveis. No
exemplo: N = 4, portanto 24 = 16, que so as dezesseis combinaes possvel para 4 variveis de entrada.
3.3 Funo OU ou OR
A funo OU aquela que assume valor um (1) quando uma ou mais variveis da entrada forem
iguais a um (1) e assume valor zero (0) se, e somente se todas as variveis de entrada forem iguais a zero
(0). representada algebricamente da seguinte forma:
S = A + B (l-se S = A ou B)
Para entendermos melhor a funo OU, vamos represent-la pelo circuito da figura 3.5 abaixo.

Figura: 3.5

3.3.1 Tabela da verdade da Funo OU

A tabela da verdade est representada na tabela 3.4 abaixo.

Tabela: 3.4
3.3.2 Porta Ou ou OR
a porta que executa a funo OU . Representamos a porta OU atravs do smbolo, conforme
figura 3.6.

Figura: 3.6 Porta OU de duas variveis de entrada.

Podemos estender o conceito, para portas OU com mais de duas variveis, por exemplo OU de
trs (3) variveis de entrada e uma sada, conforme figura 3.7 e tabela 3.5.

15
 Tabela: 3.5 Figura: 3.7
As 3 variveis de entrada possibilitam 23 = 8 combinaes possveis.
A funo OU, tambm conhecida como funo OR, que o nome derivado do ingls.

3.4 Funo NO ou NOT

A funo NO ou funo complementar aquela que inverte o estado da varivel, ou seja, se a
varivel estiver em zero (0) vai para um (1), e se a varivel estiver em um (1) vai para zero (0).
representada da seguinte forma:
S = A ou S = A onde se l: (A barra ) ou (NO A)
Essa barra ou apstrofo sobre a letra representa a varivel que esta sofre uma inverso. Tambm,
podemos dizer que A significa a negao de A.
Para entendermos melhor a funo NO vamos represent-la pelo circuito da figura 3.8.

Figura: 3.8
De acordo com a figura 3.8, temos as seguintes situaes possveis:
- 10 Quando a chave A estiver aberta (0), passar corrente pela lmpada e esta acender (1); A
= 0, A = 1.
- 20 Quando a chave A estiver fechada (1), curto-circuitaremos a lmpada e esta se apagar (0):
A = 1, A = 0.
3.4.1 Tabela da Verdade da Funo NO

A A
0 1
1 0

Tabela: 3.6 Tabela da verdade da funo NO

16
 3.4.2 Inversor
O inversor o bloco lgico que executa a funo NO. Sua representao ser:

Figura: 3.9 Smbolo e a sua representao

No caso do inversor, s poderemos Ter uma entrada e uma sada.

3.5 Funo NO E, NE ou NAND

Como o prprio nome NO E diz: essa funo uma composio da funo E com a funo
NO, ou seja, teremos a funo E invertida. representada algebricamente da seguinte forma:
S = ( A . B ), onde este trao indica que temos a inverso do produto A.B.

3.5.1 Tabela da verdade da Funo NE ou NAND

Tabela: 3.7
Pela tabela da verdade, podemos notar que esta funo, realmente, o inverso da funo E.
3.5.2 Porta NE ou NAND
A porta NE o bloco lgico que executa a funo NE. Sua representao ser:

Figura: 3.10
Podemos notar pela tabela da verdade que formamos uma porta NE a partir de uma porta E e um
bloco inversor ligado a sua sada.

Figura: 3.11
17
 A porta NE, como os outros blocos lgicos, pode Ter duas ou mais entradas. O termo NAND
derivado do ingls.

3.3 Funo NO OU, NOU ou NOR

Analogamente funo NE, a funo NOU a composio da funo NO com a funo OU, ou
seja, a funo NOU ser o inverso da funo OU.
representada da seguinte forma:
S = ( A + B ) , onde este trao indica a inverso da soma booleana ( A + B ).

3.5 Tabela da Verdade da Funo NOU ou NOR de duas entradas.

Tabela: 3.8

3.6 Porta NOU ou NOR

Figura: 3.12 Smbolo da porta NOU ou NOR de 2 variveis de entrada.

Podemos notar pela tabela da verdade, que formamos uma porta NOU a partir de uma porta OU e
um bloco inversor ligado a sua sada. A porta NOU como a porta OU podem Ter duas ou mais entradas.

Figura: 3.13 Porta NOU ou NOR de duas variveis de entrada

18
 3.7 Quadro resumo

4. INTERLIGAO ENTRE EXPRESSES, CIRCUITOS E TABELAS DA

VERDADE
Todo circuito lgico executa uma expresso booleana, e, por mais complexo que seja, formado
pela interligao das portas lgicas bsicas. Por exemplo:
A porta E executa a expresso S = A . B, esquematicamente, temos:

Figura: 4

19
 4.1 Expresses Booleanas Geradas por Circuitos Lgicos
Podemos escrever a expresso booleana que executada por qualquer circuito lgico. Vejamos,
por exemplo, qual a expresso que o circuito abaixo executa:

Figura: 4.1
Para resolvermos este problema , colocamos nas sadas dos diversos blocos bsicos do circuito, as
expresses por esses executadas, da seguinte maneira:

Figura:4.2

4.1.2 Exerccios Propostos

1. Escreva a expresso booleana executada pelo circuito a seguir:

2. Determine a expresso booleana caracterstica do circuito abaixo:

20
 4.2 CIRCUITOS OBTIDOS DE EXPRESSES BOOLEANAS
Podemos desenhar um circuito lgico que executa uma expresso booleana qualquer, ou seja,
podemos desenhar um circuito a partir de sua expresso caracterstica. Por exemplo, um circuito que
executa a expresso: S = A + B.

Figura:4.3
Podemos tambm obter circuitos de expresses mais complexas, por exemplo:
S=(A+B) . C .(B + D)
Faremos como na aritmtica elementar, iniciaremos pelos parnteses, fazemos primeiramente as
somas e aps, as multiplicaes.
Dentro do primeiro parntese, temos a soma booleana A + B, logo o circuito que executa esse
parntese ser uma porta OU.
Dentro do segundo parntese, temos a soma booleana B + D, logo, o circuito ser uma porta OU,
teremos at a:
S=(A+B).C.(B+D)

Figura: 4.4
Agora, temos uma multiplicao booleana dos dois parnteses, juntamente com a varivel C, e o
circuito que executa esta multiplicao ser porta E. Teremos, ento:

Figura: 4.5
O circuito completo ser:

21
 Figura: 4.6
Conferindo, veremos que realmente este circuito executa a expresso booleana:
S = ( A + B ) . C . ( B + D ).

4.3 Exerccios Propostos:

1. Desenhe o circuito que executa a seguinte expresso booleana: S = A.B.C + ( A+B) . C

2. Desenhe o circuito lgico cuja expresso caracterstica : S = ( A . C + C . D )

3. Idem para a expresso: S = [ ( A + B ) + ( C . D )] . D

4.4 TABELA DA VERDADE OBTIDA DE UMA EXPRESSO

Para extrairmos a tabela da verdade de uma expresso, seguimos a seguinte regra:
10 Montamos o quadro de possibilidades.
20 Montamos colunas para os vrios membros da expresso.
30 Preenchemos essas colunas com seus resultados.
40 Montamos uma coluna para o resultado final.
50 Preenchemos essa coluna com os resultados finais
Para esclarecer este processo, tomemos, por exemplo, a expresso:
S = A .B. C + A .D + A. B. D
10 membro 20 membro 30 membro
Tomemos na expresso acima 4 variveis: A; B; C e D, logo, teremos 24 possibilidades de
combinaes.

O quadro de possibilidades ficar:

22
 Tabela: 4
Na Coluna do 10 membro, colocamos o resultado da multiplicao A.B.C ( 10 membro).
Na coluna do 20 membro, colocaremos o resultado da multiplicao A.D (20 membro).
Na coluna do 30 membro, coloraremos o resultado da multiplicao A.B.D (30 membro).
Na coluna de resultados, colocaremos a soma dos 3 termos, que o resultado final da expresso.

4.5 Expresso e Tabela da Verdade Obtidas a Partir de um Circuito

Podemos tambm estudar o comportamento de um circuito atravs de uma tabela da verdade.
Para isto, dado um circuito, extramos deste sua expresso caracterstica e montamos a tabela da verdade da
expresso relativa ao circuito.
Para exemplificar, vamos levantar a tabela da verdade do circuito abaixo:

Figura: 4.7

Extramos do circuito a expresso:

S= (A+B) . (B.C)
10 membro 20 membro

23
 Tabela: 5

5. EQUIVALNCIA ENTRE BLOCOS LGICOS

Podemos obter qualquer bloco lgico bsico, utilizando um outro bloco qualquer e inversores, e
mais, podemos tambm obter inversores a partir de portas NE e NOU.

5.1 Obteno de Inversores

Podemos obter inversores de duas maneiras:
1 A partir de portas NE
2 A partir de portas NOU

5.1.1 Inversores a partir de uma Porta NE

Vamos analisar a tabela da verdade de uma porta NE:

Tabela: 5
Podemos notar que no caso A = 0 e B = 0, a sada assume valor 1 ( um ), e, no caso A = 1 e B =
1, a sada assume valor valor zero (0). Logo, se interligarmos os terminais de entrada de uma porta NE
teremos, sempre a condio A = B , ou seja se A for igual a zero, B tambm ser igual a zero e se A for
igual a 1 ( um ), B tambm ser igual a 1 ( um ). Teremos, ento:

24
 Figura: 5
Se aplicarmos 1 entrada X ( X = A = B ), pela tabela da verdade acima, notamos que a sada
ser zero, e se aplicarmos zero entrada X, notamos que a sada ser igual a 1.
Podemos montar, ento, a seguinte tabela da verdade.

Tabela: 5.1
Logo, se curto-circuitarmos os terminais de entrada de uma porta NE, ela se torna um bloco
inversor.

5.2 Inversor a Partir de uma Porta NOU

Analogamente ao caso anterior, vamos analisar a tabela da verdade de uma porta NOU.

Tabela: 5.2
Se interligarmos A e B, cairemos no caso anterior e a porta NOU se transformar num bloco
inversor

Figura: 5.1

Podemos montar, ento, a seguinte tabela da verdade.

Tabela: 5.3

25
 5.3 Outras Equivalncia entre Blocos Lgicos
5.3.1 Porta NE a Partir de Portas E e Inversores

Figura: 5.2
Como j visto anteriormente, basta colocarmos um inversor na sada de uma porta E, que
teremos uma porta NE.
5.3.2 Porta NOU a Partir de Porta E e Inversores

Figura: 5.3
podemos provar atravs da tabela da verdade:

Tabela: 5.3

Figura: 5.4

5.3.3 Porta OU a Partir de Portas E e Inversores

Obtemos essa equivalncia, colocando um inversor na sada da porta NOU obtida anteriormente:

Figura: 5.5

26
 5.3.4 Porta NOU a Partir da Porta OU e Inversores

Figura: 5.6
Como j visto, basta colocarmos um inversor sada de uma porta OU e teremos uma porta
NOU

5.3.5 Porta NE a partir de porta de porta OU e inversores

Figura: 5.7
Podemos provar que o circuito acima uma porta NE atravs da tabela da verdade:

Tabela: 5.4

Figura: 5.8

5.3.6 Porta E a Partir de Porta OU Inversores

Para obtermos essa equivalncia, necessitamos colocar um inversor no circuito obtido:

Figura: 5.9

27
 5.3.7 Quadro Resumo

Tabela: 5.5
5.3.8 Circuito OU Exclusivo
Trataremos do circuito OU Exclusivo como sendo um circuito combinacional, mas podemos
consider-lo tambm um bloco lgico bsico.
A funo que ele executa, como o prprio nome diz, consiste em fornecer 1 ( um ) sada
quando as variveis de entrada forem diferentes entre si.
5.3.8.1 Tabela da Verdade do Circuito Ou Exclusivo

Tabela: 5.6
Desta tabela podemos levantar a expresso caracterstica da funo OU Exclusivo:
S ser 1 ( um ) nos casos: 1 ou 2 S= A . B + A .B
Desta expresso podemos esquematizar o circuito Ou Exclusivo:

Figura: 5.10

28
 Existe tambm uma outra notao que representa a funo OU Exclusivo:
S = A B ( l-se: A OU Exclusivo B )
Logo: S = A B = A . B + A . B
O circuito OU Exclusivo tambm conhecido como Exclusive OR ( EXOR ), termo derivado do
ingls.
O smbolo do bloco OU Exclusivo visto abaixo:

Figura: 5.11
5.3. 8. 2 Circuito Coincidncia
Como o OU Exclusivo, o circuito coincidncia ser tratado aqui como um circuito combinacional,
embora possamos consider-lo um bloco lgico bsico.
A funo que ele executa, como seu prprio nome diz, de fornecer 1 ( um ) sada quando
houver uma coincidncia nos valores das variveis de entrada.
5.3.8.3 Tabela da Verdade do Circuito Coincidncia

Tabela: 5.7
A tabela gera a expresso:
S = A . B + A . B
A partir desta expresso, podemos esquematizar o circuito:

Figura: 5.11
Existe uma outra notao para a funo coincidncia:
S = A .. B ( l-se: A coincidncia B )
Logo: S = A. B = A . B + A . B

29
 O smbolo da porta coincidncia :

Figura: 5.12
Notamos que o smbolo da porta OU Exclusivo com a sada invertida. Podemos comprovar que
existe esta inverso, comparando-se as tabelas da verdade de ambos circuitos:

Tabela: 5.8
Devido inverso, o bloco coincidncia tambm denominado de NOU Exclusivo (Exclusive
NOR).

6. CIRCUITOS COMBINACIONAIS
O circuito combinacional aquele em que a sada depende nica e exclusivamente das variveis
combinacionais entre as variveis de entrada.
Podemos utilizar um circuito lgico combinacional para solucionar problemas em que
necessitamos de uma resposta, quando acontecerem determinadas situaes, situaes estas, representadas
pelas variveis de entrada. Para construirmos estes circuitos, necessitamos de sua expresso caracterstica,
como vimos no captulo anterior.
Precisamos, ento, obter uma expresso que represente uma dada situao. Para extrairmos uma
expresso de uma situao, o caminho mais fcil ser o de obtermos a tabela da verdade desta situao e,
em seguida, levantarmos a expresso. Esquematicamente, temos:

Figura: 6

30
 6.1 Circuitos com 3 Variveis
Deseja-se utilizar um amplificador para ligar trs aparelhos: um toca-fitas, um toca-discos e um
rdio FM.
Vamos elaborar um circuito lgico que nos permitir ligar os aparelhos, obedecendo s seguintes
prioridades:
10 prioridade: Toca-discos
20 prioridade: Toca-fitas
30 prioridade: Rdio FM
Isto significa que quanto no tivermos nem um disco nem uma fita tocando, permanecer
conectado entrada do Amplificador , o rdio FM. Se ligarmos o Toca-fitas, automaticamente o circuito o
conectar entrada do amplificador, pois possui prioridade sobre o rdio F.M. Se agora ligarmos o toca-
discos, este ser conectado ao Amplificador, pois representa a 10 prioridade. A partir disto, podemos
montar o diagrama de blocos com as ligaes, conforme a figura 6.

Figura: 6
Sendo: SA: a sada do circuito que dar a A a 10 prioridade.
SB: a sada do circuito que dar a B a 20 prioridade.
SC: a sada do circuito que dar a C a 30 prioridade.
Convenes utilizadas:
SA = 1 ch1 fechada
SB = 1 ch2 fechada
SC = 1 ch3 fechada
Tabela da verdade:

31
 Tabela: 6
Para preenchermos a tabela abaixo, 6.1, vamos analisar todas as oito situaes possveis:
- Caso 0 - Os trs esto desligados, logo condio irrelevante.
- Caso 1 - Est ligado apenas o FM, logo, somente SC assume valor 1.
- Caso 2 - Est ligado apenas o Toca-Fitas, logo, somente SB assume valor 1.
- Caso 3 - Esto ligados FM e Toca-Fitas. O toca-fitas tem prioridade sobre o FM, logo
somente SB assume valor 1.
- Caso 4 - Est ligado apenas o Toca-discos, logo, somente SA assume o valor 1.
- Caso 5 - Esto ligados Toca-discos e o FM. O toca-discos a 10 prioridade, logo, somente
SA assume valor 1.
- Caso 6 - Anlogo ao caso 5.
- Caso 7 - Anlogo aos casos 5 e 6.
Feita a anlise de cada situao, podemos preencher a tabela da verdade.

Tabela: 6.1
No caso da condio irrelevante vamos considerar:
SA = SB = SC = 0
Ou seja, nada ficar ligado entrada do amplificador.
Vamos, agora escrever as expresses de SC, SB e SA:

32
 Expresso de SC:
SC assumir valor 1 somente no caso 1, ou seja, SC = 1 quando A = 0 e B = 0 e C = 1, logo
podemos escrever:
SC = A . B . C
Expresso de SB:
SB assumir valor 1 no caso 2 OU no caso 3:
Caso 2: A . B . C SB = 1
Caso 3: A . B . C SB = 1
Logo podemos escrever:
SB = A . B . C + A . B . C
Expresso de SA
SA assumir valor 1 nos casos 4 ou 5 ou 6 ou 7.
Caso 4: A . B . C SA = 1
Caso 5: A . B . C SA = 1
Caso 6: A . B . C SA = 1
Caso 7: A . B . C SA = 1
Logo podemos escrever:
SA = A . B . C + A . B . C + A . B . C + A . B . C
A partir das expresses. Obtemos os circuitos:

Figura: 6.1

33
 6.2 Exerccio Proposto:
6.2.1 Circuitos Com 4 Variveis
1. Suponhamos que uma empresa queira implementar um sistema de prioridade nos seus
intercomunicadores, da seguinte maneira:
- Presidente: 10 prioridade
- Vice-presidente: 20 prioridade
- Engenharia: 30 prioridade
- Chefe de seo 40 prioridade

Esquematicamente, temos:

Figura: 6.2
Convenes utilizadas:
- presena de chamada: 1
- ausncia de chamada: 0
- intercomunicador do presidente: A
- intercomunicador do vice-presidente: B
- intercomunicador da engenharia: C
- intercomunicador do chefe de seo: D
Sadas: - Efetivao de chamada: 1
- No efetivao de chamada: 0
Monte a tabela da verdade, as suas respectivas expresses e a partir das expresses obtidas,
monte os circuitos.

34
 2. Semforo
A figura 6.3 mostra o entroncamento das ruas A, B, e C. Neste cruzamento, queremos instalar
um conjunto de semforos para as seguintes funes:
a) Quando o semforo 1 abrir para a Rua A, automaticamente os semforos 2 e 3 devem
fechar, para possibilitar ao motorista ambas as convenes.
b) Analogamente, quando o semforo 2 abrir, devem fechar os semforos 1 e 3.
c) Pelo mesmo motivo, quando o semforo 3 abrir devem fechar os semforos 1 e 2.

Devemos seguir tambm as seguintes prioridades:

a) O motorista que est na rua A tem prioridade em relao ao motorista que est na rua B.
b) O motorista que est na rua B tem prioridade em relao ao motorista que est na rua C.
c) O motorista que est na rua C tem prioridade em relao ao motorista que est na rua A.
d) Quando houver carros nas trs ruas, a rua A preferencial., assim como para quando no
houver em nenhum das trs. Obtenha as expresses e os circuitos dos sinais verdes e
vermelhos, dos semforos 1, 2 e 3.

Figura: 6.3
- Obtenha as expresses e os circuitos dos sinais verdes e vermelhos, dos semforos 1, 2 e 3.

7. Simplificao de Expresses e Circuitos a Atravs dos Diagramas de Veitch-

Karnaugh

Os circuitos vistos at agora, apesar de corretos, admitem geralmente simplificaes, e

consequentemente, uma diminuio do nmero de blocos lgicos, que por sua vez significa uma
diminuio no grau de dificuldade da montagem e no custo do sistema
Os diagramas de Veitch-Karnaugh permitem a simplificao de expresses caractersticas com
duas, trs, quatro, cinco ou mais variveis, sendo que para cada caso existe um tipo de diagrama mais
apropriado.

35
 7.1 Diagrama de Veitch-Karnaugh para 2 Variveis

Figura:7. 0
No quadro, temos as regies das variveis A e B:
- a regio onde A = 1 :

Figura: 7.1
- a regio onde A = 0 - a regio onde B = 1 :

Figura: 7.2 Figura: 7.3

- a regio onde B = 0

Figura: 7.4
Com duas variveis podemos obter 4 possibilidades:

Tabela: 7.1
No caso zero, temos: A = 0 e B = 0 . A regio do diagrama que mostra esta condio a da
interseco das regies onde A = 0 e B = 0:

36
 - regio onde A = 0 - regio onde B = 0

Figura: 7.5 Figura: 7.6

A interseco destas regies :

Figura: 7.7
Obs: Esta regio tambm pode ser chamada de regio A B.
No caso 1, temos: A = 0 e B = 1. A regio do diagrama que mostra esta condio a interseco
das regies onde A = 0 ( A = 1) e B = 1.
Fazendo a interseco, temos:

Figura: 7.8
No caso 2, temos a interseco das regies onde A = 1 B = 0 ( B = 1). Fazendo esta interseco
temos:

Figura: 7.9
No caso 3, temos a interseco das regies onde A = 1 e B = 1, Fazendo esta interseco, temos;

Figura: 7.10

37
 Podemos distribuir, ento, as 4 possibilidades neste diagrama, da seguinte forma:

Figura: 7.11
Logo, notamos que cada linha da tabela da verdade possui sua regio prpria no diagrama de
Veitch-Karnaugh.
Essas regies so, portanto, os locais onde devem ser colocados os valores que a expresso
assume nas diferentes possibilidades.
Exemplo:
A tabela da verdade mostra o estudo de uma funo de duas variveis. Vamos colocar seus
resultados no Diagrama de Veitch-Karnaugh.

Tabela: 7.12
Primeiramente, vamos colocar no diagrama o valor que a expresso assume no caso zero, ou seja,
vamos colocar o valor de S, para este caso, na regio A B.

Figura: 7.13
Agora, vamos colocar no diagrama o valor que a expresso assume no caso 1 ( S = 1 na regio
A B ):

Figura: 7.14

38
 Em seguida vamos colocar no diagrama o caso 2 ( S = 1 na regio A B ).

Figura: 7.15
E, finalmente, colocamos no diagrama a sada referente ao caso 3 ( S = 1 na regio AB):

Figura: 7.16
Temos, agora, aquela tabela da verdade escrita no diagrama de Veitch-Karnaugh:

Figura: 7.17
Para obtermos a expresso simplificada do diagrama, utilizamos o seguinte mtodo:
Tentamos agrupar as regies onde S igual a um (1), no menor nmero possvel de pares. As
regies onde S um (1), que no puderem ser agrupadas em pares, sero consideradas isoladamente.
No exemplo temos:

Figura: 7.18
Notamos que um par o conjunto de duas regies onde S um (1), que tem um lado em comum,
ou seja, so vizinhos. O mesmo um (1) pode pertencer a mais de um par.

39
 Feito isto, escrevemos a expresso de cada par, ou seja, a regio que o par ocupa no diagrama.
O par 1 ocupa a regio onde A igual a um, ento, sua expresso ser : par 1 = A.
O par 2 ocupa a regio onde B igual a um, ento, sua expresso ser: Par 2 = B.
Notamos que nenhum um (1) ficou fora dos pares. Agora basta somarmos para obtermos a
expresso simplificada S, no caso:
S = Par 1 + Par 2 S= A + B
Expresso obtida diretamente da tabela da verdade:
S = AB + AB + AB
Circuito relativo a esta expresso

Figura: 7.19
Expresso obtida aps a simplificao: S = A + B
Circuito relativo expresso simplificada:

Figura: 7.20
evidente que a minimizao da expresso, simplifica o circuito e como consequncia, diminui o
custo e a dificuldade de montagem.

7.1.1.1 Diagrama de Veitch-Karnaugh para 3 Variveis

Regio na qual A = 1:

Figura: 7.21 Figura: 7.22

Regio na qual A = 1 ( A = 0): Regio na qual B = 1:

40
 Figura: 7.23 Figura: 7.24
Regio na qual B = 1 ( B = 0): Regio na qual C = 1:

Figura: 7.25 Figura: 7.26

Regio na qual C = 1 ( C = 0 )

Figura: 7.27
Neste diagrama, tambm temos uma regio para cada caso da tabela da verdade:
Tabela da verdade de Mapa de regies
3 variveis

Tabela: 7.0 Tabela: 7.1

Exemplo:
Para melhor compreenso, vamos transpor para o diagrama a tabela da verdade:

41
 Tabela: 7.2
Transpondo a tabela para o diagrama, temos:

Tabela: 7.3
Para efetuarmos a simplificao, seguimos o seguinte processo:
Primeiramente localizamos as quadras e escrevemos suas expresses. Quadras so agrupamentos
de 4 regies onde S igual as quadras possveis num diagrama de t
rs variveis.

Figura: 7.28

42
Vamos agora, localizar as quadras e os pares no nosso exemplo.

Figura: 7.29

Figura:7.30

O passo final somarmos as expresses referentes s quadras, aos pares e aos termos isolados.
No nosso exemplo, temos:
Quadra: C Par: A B
A expresso final minimizada ser: S = A B + C

Circuito aps a minimizao:

Figura: 7.31

43
 7.1.1.2 Diagramas Para Quatro Variveis

Figura:7.32

Essas regies tambm so conhecidas como oitavas.

Neste tipo de diagrama, tambm temos uma regio para cada caso da tabela da verdade, como
podemos verificar no diagrama completo:

44
 Tabela: 7.4
Vamos, como exemplo, verificar alguns desses casos no diagrama:
1) Exemplos de Pares:

Figura: 7.33
2) Exemplos de Quadras:

Figura: 7.34
Para esclarecermos melhor a colocao do diagrama, vamos transpor para o mesmo a tabela da
verdade abaixo.

45
 Tabela: 7.5
Transpondo a tabela para o diagramas temos:

Figura: 7.35
Vamos minimizar a expresso do nosso exemplo:
Inicialmente, agrupamos as oitavas, em seguida as quadras, a seguir os pares e, por ltimo, os
termos isolados.

Figura: 7.36
Somando as expresses, teremos a expresso final minimizada:
S=D + AC + A B C
Circuito aps a minimizao
46
 Figura: 37

8. INFORMAES GERAIS
8.1 Sries da Famlia TTL
Os circuitos integrados da famlia TTL (Transistor-Transistor Logic) so encontrados em
duas sries denominadas: 74 (para uso comercial ) e 54 (para uso militar).
Originalmente, os circuitos integrados foram destinados para uso militar onde tamanho, consumo
de potncia e confiabilidade eram preponderantes.
Porm, em 1964, surgiu a verso comercial de custo inferior. Respeitando-se algumas
especificaes, os dispositivos da srie 54 so compatveis com os da srie 74.

Srie 74
Identifica os dispositivos da famlia TTL de uso comercial.
Especificaes:
Temperatura: 0 a 70 0C
Tenso de Alimentao: 4,75 a 5,25 V (5V 5%)

Srie 54
Identifica os dispositivos da famlia TTL de uso militar.
Embora a srie 54 tenha a mesmas funes da srie 74; suas especificaes tcnicas so mais
rgidas.

Especificaes:

Temperatura: - 55 a 125 0C

Tenso de alimentao: 4,5 a 5,5 V (5V 10%)

47
 VIH Tenso que garante nvel 1 (5V) na entrada. Nessa famlia o VIH mnimo de 2V, ou
seja, para VIH menor do que 2V o bloco pode no interpretar o valor de tenso de entrada como nvel 1.
VIL Tenso que garante nvel 0 na entrada. Nessa famlia o VIL mximo da ordem de 0,8V.
VOH Nvel 1 de tenso de sada. O valor VOH mnimo, de 2,4V, ou seja, quando um bloco
apresentar nvel 1 de sada, a tenso de sada mnima ser de 2,4V. Podemos notar que este valor
compatvel com VIH mnimo.
VOL Nvel 0 de tenso de sada. O valor VOL mximo da ordem de 0,5V, ou seja, quando
um bloco apresentar nvel zero de sada, a tenso de sada mxima ser de 0,5V. Podemos notar que esse
valor compatvel com VIL mximo.

8.2 Numerao dos Pinos de Conexo

Existem circuitos integrados digitais com diversos nmeros de pinos de conexo. Cada um com
funo especfica, sendo que os mesmos so numerados em sentido anti-horrio a partir de uma marca
de referncia no encapsulamento do circuito integrado.

Observaes: Am alguns circuitos integrados, existem pinos que no tm funo, ou seja, eles
no esto conectados internamente pastilha de silcio. Neste caso, eles recebem a denominao NC (NC
Internal Connection).

8.3 Tipos de Famlia

Desde a introduo da primeira famlia (Standard) de circuitos integrados lgicos TTL, surgiram
novas tcnicas de projetos, bem como novos processos e tecnologia de fabricao de circuitos. Isto
permitiu o surgimento de novas famlias que apresentam vantagens e desvantagens entre si.
Os principais tipos de famlias existentes no mercado e suas respectivas identificaes esto
mostrados na tabela abaixo.

48
 Tabela 8.
8.4 Cdigos de Fabricantes

Existem diversos fabricantes de circuitos integrados. A identificao do fabricante possvel

atravs do seu prefixo, como mostra a tabela 2.

Tabela: 8.1

8.5 Cdigos de Circuitos Integrados

Cada circuito integrado recebe um cdigo de identificao atravs do qual possvel conhecer,
alm do fabricante, vrias caracterstica tcnicas como: srie, tipo de famlia, funo lgica, tipo de
encapsulamento etc.
A tabela 4, mostra vrios cdigos de identificao de circuitos integrados e seus respectivos
fabricantes.

49
 Tabela: 8.2

8.6 Significado dos Cdigos

Os significados de todos os componentes dos diversos cdigos de identificao dos circuitos

integrados so encontrados nos manuais de seus respectivos fabricantes.
Apenas para efeito de exemplificao, abaixo esto apresentados dois cdigos de identificao
com o significado de todos os seus componentes:

Tabela: 8.3

50
 Tabela: 8.4

9.0 CDIGOS
Temos vrios cdigos dentro do campo da Eletrnica digital. Existem condies em que a
utilizao de um cdigo vantajosa em relao a outro.

9.1 Cdigo BCD 8421

Vamos iniciar explicando o nome deste cdigo:
A sigla B C D representa as iniciais de Binari-coded decimal, que significa uma codificao do
sistema decimal em binrio: Os termos seguintes ( 8421 ) significam os valores dos algarismos num dado
nmero binrio (8= 23, 4=22, 2=21, e 1=20).
A formao deste cdigo, que j por ns conhecida :

Tabela: 9.0

51
 9.3 Cdigo Excesso 3
Esse nada mais do que a transformao do nmero decimal no binrio correspondente, somando-
se a este trs unidades.
Exemplo:
0 = 0000 somando-se trs unidades, teremos: 0011
A formao do cdigo ser:

Tabela: 9.1
Esse um cdigo utilizado em alguns casos nos circuitos aritmtricos.

9.2 Cdigo Gray

Sua principal caracterstica que de um nmero a outro apenas um bit varia:
Sua formao ser:

Tabela: 9.2

52
 10. CODIFICADORES E DECODIFICADORES
Vamos, agora, tratar de circuitos que afetam a passagem de um determinado cdigo para outro.
Primeiramente, vamos fazer uma anlise do significado das palavras: codificador e
decodificador. Analisemos o exemplo abaixo;

Figura. 10.0
O tradutor fez o papel de um decodificador para pessoa que entende portugus, logo esse
elemento ir encar-lo como um decodificador, pois, est passando de um cdigo desconhecido (o francs)
para um cdigo conhecido ( o Portugus ).
Porm para a pessoa de idioma francs o tradutor faz o papel de um codificador, pois est
transformando uma linguagem conhecida sua para uma outra.

10.1 Decodificador Para Display de 7 Segmentos

O display de 7 segmentos possibilita escrevermos nmeros decimais de 0 a 9 e alguns outros
smbolos que podem ser algumas letras ou sinais. A figura abaixo representa uma unidade do display.

Figura: 10.1
Aplicando-se nvel um de tenso num dos segmentos, este acender. Para montarmos a tabela da
verdade iremos, agora, fazer uma anlise de cada caso:

53
Tabela da verdade do display de 7 segmentos

54
 Tabela: 10.0
Vamos agora fazer um decodificador que passe do cdigo BCD para um display de 7 segmentos.
A tabela da verdade ficar:

Tabela:10.2

Transpondo para o diagrama temos:

55
Figura: 10.3
Temos as seguintes expresses simplificadas:
a = A + C + BD + B D
b= B + C D + CD
c= C +B+D
d=A + BD+ BC +C D + BCD
e=B D + C D
f=A + C D + B C + B D
g=A + B C + B C + C D

O circuito ser ento:

56
 Figura: 10.4

11. CIRCUITOS ARITMTRICOS

Estes circuitos so muitos utilizados nas ULA (Unidades Lgicas Aritmtricas) dos
computadores.

11.1 Meio Somador

Antes de iniciarmos o assunto, vamos relembrar alguns tpicos importantes da soma de dois
nmeros binrios:

57
 0 0 1 11
0 1 0 1
0 1 1 10
transporte

Aps essa breve introduo, vamos montar uma tabela da verdade da soma de 2 nmeros binrios
de 1 algarismo:

A B S TS

0 0 0 0 (0+0= 0 Ts = 0)
0 1 1 0 (0+1=1 Ts = 0)
1 0 1 0 (1+0=1 Ts = 0)
1 1 0 1 (1+1=0 Ts = 1)

Tabela: 11.0
Representamos cada nmero por 1 bit, podemos, ento, montar um circuito que possui como
entrada A, B e como sada, a soma dos algarismos (s) e respectivo transporte de sada (Ts).
As expresses caractersticas do circuito so:
S= A B
Ts = A . B
O circuito a partir dessas:

Figura; 11.0
11.1 Somador Completo
O meio somador possibilita efetuarmos soma de nmeros binrios som 1 algarismo. Para se fazer
a soma de nmeros binrios de mais algarismos, esse circuito torna-se insuficiente, pois, no possibilita a
introduo do transporte de entrada proveniente da coluna anterior.

58
 A coluna 1 tem como resultado um transporte de sada igual a zero. A coluna 2 tem como
resultado zero e um transporte de sada igual a 1. A coluna 3 tem um transporte de entrada igual a 1 ( Ts da
Coluna anterior), possui resultado 1 e transporte de sada a 1. A coluna a 4 tem transporte de entrada igual
a 1 resultado zero e transporte de sada 1. A coluna 5 possui apenas um transporte de entrada ( Ts da coluna
4) e, obviamente, seu resultado ser igual a 1.
Para fazermos a soma de dois nmeros binrios de mais algarismos, basta somarmos coluna a
coluna, levando em conta o transporte de entrada que nada mais do que o Ts da coluna anterior.
O somador completo um circuito para efetuar a soma completa de uma coluna, considerando o
transporte de entrada.

Figura: 11.1
Expresses caractersticas de um somador completo.
S = A B TE + ABTE + A B T E + AB T E A B TE

TS = A B T E + ABTE + ABTE + ABTE

Transpondo para os diagramas, temas:
S: B B
A 0 1 0 1
A 1 0 1 0
TE

Figura: 11.2

59
 TS:

Figura: 11.3
O circuito ser ento:

Figura: 11.4

11.2 Meio Subtrator

Antes de iniciarmos o assunto, vamos relembrar alguns tpicos importantes da subtrao de dois
binrios
0 - 0 = 0
0 - 1 = 1 e empresta 1
1 - 0 = 1
1 - 1 = 0
Vamos montar a tabela da verdade de uma subtrao de dois nmeros binrios de 1 algarismo:

A B S TS
0 0 0 0 (00=0 Ts = 0 )
0 1 1 1 (0 - 1=1 Ts = 1 )
1 0 1 0 (1- 0 =1 Ts = 0 )
1 1 0 0 (1 - 1=0 Ts = 0 )

Tabela: 11.0

60
 Representando cada nmero por 1 bit, podemos montar um circuito com as entradas A, B e
como sada a subtrao (S) e o transporte de sada (TS).
As expresses caractersticas so do circuito so:
S = A B
Ts = A B

O circuito ser ento:

Figura: 11.5

11.3 Subtrator Completo

O Meio Subtrator nos possibilita efetuar a subtrao de nmeros binrios de 1 algarismo. Para se
fazer uma subtrao com nmeros de mais algarismo, este circuito torna-se insuficiente, pois no
possibilita a entrada do transporte de entrada (TE), proveniente da coluna anterior.

Figura: 11.6
A coluna 1 tem como resultado de sada 1 e apresenta um transporte de sada igual a 1. A coluna
2 tem um transporte de entrada igual a 1 ( Ts da coluna anterior), um resultado igual a zero e um Ts = 1. A
coluna 3 tem: TE = 1, resultado igual a 1 e TS = 0.

O Subtrator Completo um circuito que efetua a subtrao completa de uma coluna. Vamos,
agora, montar a tabela da verdade desse circuito.

61
 A B TE S TS
0 0 0 0 0
0 0 1 1 1
0 1 0 1 1
0 1 1 0 1
1 0 0 1 0
1 0 1 0 0
1 1 0 0 0
1 1 1 1 1

Tabela: 11.1
Transpondo para os diagramas, temos:

Figura: 11.7
Temos: S = A B TE TS= A B + A TE + B TE
O circuito ser ento:

Figura: 11.8

62
 12.0 CIRCUITO MULTIPlEX
Os circuitos multiplex so utilizados nos casos em que necessitamos enviar um certo nmero de
informaes, contidas em vrios canais, a um s canal.
Esquematizando o bloco multiplex, temos:

Figura: 12.0
A entrada de seleo tem como finalidade escolher qual das informaes de entrada, ou qual dos
canais de informaes deve ser ligado sada.
Um circuito elementar que efetua uma multiplexao uma chave de 1 plo e n posies.

Figura: 12.1

Se quizermos ligar, por exemplo, a informao 1 na sada, basta selecionarmos a posio 1 da

chave seletora. Se quizermos conectar sada a informao 2, selecionamos a posio 2 e, assim,
sucessivamente. Este processo o funcionamento bsico de um multiplex
O circuito lgico bsico que efetua a funo de um multiplex de 2 canais, visto na figura abaixo.

Figura: 12.2

63
 No caso do multiplex bsico para duas informaes de entradas Io e I1, temos uma varivel de
seleo (A). Quando A for igual a zero, teremos na sada, a mesma informao que a entrada Io, se Io for
igual a zero, S ser igual a zero e se Io for igual a 1, S ser igual a 1. Nesse caso, a informao I1 ser
bloqueada pela porta E referente a I1, pois o outro terminal desta estar ligado em A que valer zero.
Quando A for igual a 1, Io ser bloqueado e, analogamente, a informao I1 aparecer na sada

12.1 CIRCUITO DEMULTIPLEX

Os circuitos demultiplex efetuam a funo inversa a dos multipex, ou seja, enviam as informaes,
vindas de um nico canal, a vrios canais de sada.
Ambos os circuitos so largamente empregados em transmisso de dados e em alguns casos em
telefonia.

Figura: 12.1
Essas entradas de seleo tm como finalidade escolher qual o canal de informao de sada que
deve ser conectado entrada, ou seja, essas entradas de seleo devem dar o endereo do canal de sada, ao
qual a informao dever se dirigir.
Um circuito elementar que efetua uma demultiplexao visto na figura abaixo.

Figura: 12.2

64
 O circuito lgico bsico de um demultiplex visto na figura abaixo.

Figura: 12.3
Vamos analisar o funcionamento do circuito, em funo do valor assumido pela varivel A:
A = 0: So ir assumir o valor da entrada de informao, logo, esta sair por So e nesse caso,
S1 estar em zero.
A = 1: S1 ir assumir o valor da entrada de informao, logo, esta sair por S1 e nesse caso, So
estar em zero.
Podemos escrever essas possibilidades em uma tabela da verdade:

Variveis de Canais de
Seleo informao
A So S1
0 E 0 A=0 So = E e S1 = 0
1 0 E A=1 So = 0 e S1 = E
Obs: E a entrada de informao
Tabela: 12.0

65