Escolar Documentos
Profissional Documentos
Cultura Documentos
Apostila Senai Eletronica Digital PDF
Apostila Senai Eletronica Digital PDF
ELETRÔNICA DIGITAL
São Leopoldo
2009
SUMÁRIO
correspondente multiplicado pela base (no exemplo 10) elevada por um índice
conforme o posicionamento do algarismo no número.
Valor de posição 25 24 23 22 21 20
Binário 1 0 1 0 1 1
Vamos usar um número octal qualquer, por exemplo, 278. A regra consiste em
transformar cada algarismo diretamente no correspondente em binário,
respeitando-se o número padrão de bits do sistema, sendo para o octal igual
a três (23 = 8, base do sistema octal). Assim sendo, temos:
Da mesma forma que nos casos anteriores, esta conversão se faz através de
divisões sucessivas pela base do sistema a ser convertido. Para exemplificar vamos
transformar o número 100010 em hexadecimal:
Este último caso ocorre quando os dois bits em uma dada posição são iguais
a 1 e existe um vai- um da posição anterior. Aqui temos exemplos da adição de dois
números binários:
0 1 1 (3) 1 0 0 1 ( 9)
+ 1 1 0 (6) + 1 1 1 1 (15)
1 0 0 1 (9) 1 1 0 0 0 (24)
Número 10110110
Complemento de 1 01001001
Soma-se 1 +1
Complemento de 2 01001010
Subtração Normal
Subtração em complemento de 2
O estado 0 (zero) e
O estado 1 (um).
É uma variável que pode assumir apenas dois valores e pode ser proveniente
de uma chave, sensores etc. São injetadas no circuito para serem processadas. São
representadas por letras maiúsculas.
Também pode assumir apenas dois valores lógicos. É resultado das variáveis
de entrada processadas pelo circuito lógico. São representadas por letras
minúsculas.
Um circuito lógico deve processar os valores lógicos fornecidos por suas
entradas e acionar a saída, dependendo das combinações das variáveis de entrada.
Estas combinações são demonstradas em uma tabela chamada tabela verdade.
Cada linha desta tabela corresponde a uma das possíveis combinações das
variáveis de entrada. Para determinar o número de combinações possíveis, com
determinado número de variáveis de entrada, utilizamos a seguinte equação:
C = 2n
Onde:
C = número de combinações
n = número de variáveis de entradas
Exemplo: em um circuito com três variáveis de entrada, será possível 23,
combinações.
C = 23 = 8
A B C y
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
4.3 FUNÇÃO OU OU OR
4.3.2 Porta OU ou OR
Como o próprio nome “NÃO E” diz: essa função é uma composição da função
E com a função NÃO, ou seja, teremos a função E invertida. É representada
algebricamente da seguinte forma:
S = ( A . B ), onde o traço indica que temos a inversão do produto A.B.
Pela tabela da verdade, podemos notar que esta função é o inverso da função
E.
27
A porta NOU é o bloco lógico que executa a função NOU. Sua representação
simbólica é vista na figura.
A função que ele executa, como o próprio nome diz, consiste em fornecer 1 à
saída quando as variáveis de entrada forem diferentes entre si.
A função que ele executa, como seu próprio nome diz, é a de fornecer 1 à
saída quando houver uma coincidência nos valores das variáveis de entrada.
Vamos, agora, montar sua tabela da verdade:
5.1 POSTULADOS
A+0=A
A+A=A
A+1=1
A+=1
A.0=0
A.A=A
A.1=A
A.=0
33
1 – A + (A . B) = A
1A + A . B = A . (1 + B) = A . 1 = A A B S
0 0 0
0 1 0
1 0 1
1 1 1
2 – A . (A + B) = A
A . A + A .B = A + A . B = A
A B S
0 0 0
0 1 0
1 0 1
1 1 1
3 – A . ( + B) = A . B
A.+A.B=0+A.B=A.B A B S
0 0 0
0 1 0
1 0 0
1 1 1
4 – A + ( . B) = A + B
(A + ) . (A + B) = 1 . (A + B) = A + B A B S
0 0 0
0 1 1
1 0 1
1 1 1
34
5 – (A + B) . (A + C) = A + B . C
A.A + A.C + A.B + B.C = A + A.C + A.B + B.C = A (1 + B + C) + B.C =
A.1 + B.C = A + B.C
A B C S
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 1
1 – (A . B) = +
A B S A B S
0 0 1 0 0 0 1
0 1 1 0 0 1 1
1 0 1 0 1 0 1
1 1 0 1 1 1 0
2 – (A + B) = .
A B S A B S
0 0 1 0 0 0 1
0 1 0 1 0 1 0
1 0 0 1 1 0 0
1 1 0 1 1 1 0
S= ABC + A + A
Evidenciando o termo A:
S= A(BC + + )
Aplicando a propriedade associativa:
S= A [BC + ( + )]
Aplicando o teorema de De Morgan, temos:
S = A [BC + (BC)]
Chamando BC de Y, logo (BC) = Y, temos então:
S = A (Y + Y)
Como Y + Y = 1, logo: S = A . 1 = A
36
IDENTIDADES
COMPLEMENTAÇÃO ADIÇÃO MULTIPLICAÇÃO
A+0=A A.0=0
A= A+1=1 A.1=A
A+A=A A.A=A
A+=1 A.=0
PROPRIEDADES
ADIÇÃO: A + B = B + A
COMUTATIVA:
MULTIPLICAÇÃO: A . B = B . A
ADIÇÃO: A + (B + C) = (A + B) + C = A + B + C
ASSOCIATIVA:
MULTIPLICAÇÃO: A . (B . C) = (A .B) . C = A . B .C
DISTRIBUTIVA: A . (B + C) = A . B + A . C
TEOREMA de DE MORGAN
1° TEOREMA
(A . B) = ( + )
2° TEOREMA
(A + B) = .
IDENTIDADES AUXILIARES
A+A.B=A
A+.B=A+B
(A + B) . (A + C) = A + B . C
6 MAPAS DE VEITCH – KARNAUGH
A A
A A
C C
A
B B
B
A A
A B
C C C D D D
38
A 0 1
Y1 = A
+ A +B
A 1 1 Y2 = B
B B
A 0 1
Y1 = A .B
+ A . B +A . B = A +B
A 1 0 Y2 = A .B
B B
A 0 0 S =B
+ S = A +B
A 0 1 S =A
A B C S
B B
0 0 0 0
A 0 1 1 0
0 0 1 1
0 1 0 0 A 1 1 1 1
0 1 1 1 C C C
1 0 0 1
1 0 1 1
1 1 0 1
1 1 1 1
B B B B B B B B
A A A A
A A A A
a) b) c) d)
B
CASO A B
Caso 0 Caso 1
0 0 0
00 01
1 0 1 Caso2 Caso3
A
10 11
2 1 0
3 1 1
41
a) Quadra
B B
A 1 1
A 1 1
Quadra: S=1
b) Pares
B B
B B
A 0 0 A 1 0
A 1 1 A 1 0
c) Termos isolados
B B
Termo AB
A 0 1
A 1 0 Termo AB
42
B B B B
A A
A A
C C C C C C
a) b)
B B B B
A A
A A
C C C C C C
c) d)
B B B B
A A
A A
C C C C C C
e) f)
CASO A B C
0 0 0 0 B
1 0 0 1 Caso 0 Caso 1 Caso 3 Caso 2
2 0 1 0 000 001 011 010
Caso 4 Caso 5 Caso 7 Caso 6
3 0 1 1 A
100 101 111 110
4 1 0 0
C
5 1 0 1
6 1 1 0
7 1 1 1
a) Oitava
B B
A 1 1 1 1
Oitava: S = 1
A 1 1 1 1
C C C
44
b) Quadras
B B B B
A 1 1 1 1 A 1 1 0 0
A 0 0 0 0 A 1 1 0 0
C C C C C C
Quadra A. Quadra B.
B B
A 1 0 0 1
A 1 0 0 1
C C C
Quadra C.
c) Pares
B B
A 0 1 1 0
C C C
Par AC (está localizado na intersecção das regiões A e C)
d) Termos isolados
B B
A 0 Termo A B C
0 1 1
A 0 0 1 0 Termo A B C
C C C
Termo A B C
45
C C C C
B B
A A
B B
A A
B B
D D D D D D
a) b)
C C C C
B B
A A
B B
A A
B B
D D D D D D
c) d)
46
C C C C
B B
A A
B B
A A
B B
D D D D D D
e) f)
C C C C
B B
A A
B B
A A
B B
D D D D D D
g) h)
a) região onde A = 1.
b) região onde = 1 (A = 0).
c) região onde B = 1.
d) região onde = 1 (B = 0).
e) região onde C = 1.
f) região onde = 1 (C = 0).
g) região onde D = 1.
h) região onde = 1 (D = 0).
47
CASO A B C D
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1 C
4 0 1 0 0 Caso 0 Caso 1 Caso 3 Caso 2
0000 0001 0011 0010
5 0 1 0 1
Caso 4 Caso 5 Caso 7 Caso 6
6 0 1 1 0 0100 0101 0111 0110
B
7 0 1 1 1 Caso 12 Caso 13 Caso 15 Caso 14
1100 1101 1111 1110
8 1 0 0 0 A
Caso 8 Caso 9 Caso 11 Caso 10
9 1 0 0 1
1000 1001 1011 1010
10 1 0 1 0
D
11 1 0 1 1
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0
15 1 1 1 1
48
a) Pares
C C
1 B
A 1 1 Par A B D
B
A
1 B
D D D
Par B C D
b) Quadras
C C
C C
1 1 B
1 1 B Quadra B D
A 1 1
B Quadra B D A
A 1 1 B
A
1 1 B
1 1 B
D D D
Quadra B D D D D
49
c) Oitavas
C C
C C
1 1 1 1 B
1 1 B
A
A 1 1 B
Oitava D B A
A 1 1
1 1 1 1 B
1 1 B
D D D
D D D Oitava B
Exemplo:
A B C S B B
0 0 0 1 A 1 1 1 0
Quadra A B
0 0 1 1
A 0 1 1 0 Quadra C
0 1 0 0
C C C
0 1 1 1
1 0 0 0
1 0 1 1
1 1 0 0
A expressão minimizada será: S = C + Ā B.
1 1 1 1
7 PARÂMETROS DOS CIRCUITOS LÓGICOS
VIN
VOUT
TpHL TpLH
É aquele causado pela troca do estado lógico 0 para o estado lógico 1 e vice-
versa.
Ttlh Tthl
Fan – out: indica o número máximo de entradas de outras portas que podem
ser ligadas na saída de uma porta lógica.
É um termo designado para indicar o máximo ruído (em mV) que uma porta
lógica suporta em sua entrada sem degenerar o sinal.
8 FAMÍLIAS LÓGICAS DE 1° GRUPO
Este grupo de famílias lógicas caiu em desuso por ter sido superada pelo
segundo grupo.
Cada família lógica possui características peculiares, por isto sua
classificação é importante.
A tecnologia de concepção e produção dos CI´s está em constante evolução,
o que faz com que uma família seja substituída por outra após alguns anos em
evidência.
9 FAMÍLIAS LÓGICAS DE 2° GRUPO
Dos anos 70 em diante as famílias mais utilizadas são a TTL, CMOS e HCT
MOS.
em relação à CMOS.
3 bits 4 bits
MSB b7 b6 b5 b4 b3 b2 b1 LSB
b7 0 0 0 0 1 1 1 1
CÓDIGO
b6 0 0 1 1 0 0 1 1
ASC II
b5 0 1 0 1 0 1 0 1
b4 b3 b2 b1
0 0 0 0 NUL DLE SP 0 @ P ` p
0 0 0 1 SOH DC1 ! 1 A Q a q
0 0 1 0 STX DC2 “ 2 B R b r
0 0 1 1 ETX DC3 # 3 C S c s
0 1 0 0 EOT DC4 $ 4 D T d t
0 1 0 1 ENQ NAR % 5 E U e u
0 1 1 0 ACK SYN & 6 F V f v
0 1 1 1 BEL ETB ‘ 7 G W g w
1 0 0 0 BS CAN ( 8 H X h x
1 0 0 1 HT EM ) 9 I Y i y
1 0 1 0 LF SUB * : J Z j z
1 0 1 1 VT ESC + ; K [ k {
1 1 0 0 FF FS , < L \ l |
1 1 0 1 CR GS - = M ] m }
1 1 1 0 SO RS . > N ^ n ~
1 1 1 1 SI US / ? O _ o DEL
61
Parte do código binário acrescido na primeira linha da tabela com o valor três.
É convertido, normalmente, para o decimal.
A B C D DECIMAL
0 0 1 1 0
0 1 0 0 1
0 1 0 1 2
0 1 1 0 3
0 1 1 1 4
1 0 0 0 5
1 0 0 1 6
1 0 1 0 7
1 0 1 1 8
1 1 0 0 9
0 1 1 1 0100
Através da tabela, concluímos que a saída A valerá 1 quando Ch8 ou Ch9 for
acionada. A saída B quando Ch4, Ch5, Ch6 ou Ch7 for acionada. A saída C quando
65
Ch2, Ch3, Ch6 ou Ch7 for acionada. A saída D quando Ch1, Ch3, Ch5, Ch7 ou Ch9
for acionada.
Usaremos para a construção do circuito, uma porta NE em cada saída, pois
esta fornece nível 1 quando qualquer uma de suas entradas assumir nível 0,
situação compatível com a convenção adotada para o conjunto de chaves. A ligação
das entradas de cada porta será feita, conforme a análise efetuada, às chaves
responsáveis pelos níveis 1 de cada saída.
Pela figura, notamos que a chave Ch0 não está ligada a nenhuma das
entradas das portas, sendo irrelevante o seu acionamento, pois a saída também
será igual a 0 (A = B = C = D = 0) quando nenhuma das chaves for acionada.
66
O código BCD 8421 não possui números maiores que 9, logo, tanto faz o
valor assumido nas possibilidades excedentes, visto que, quando passarmos do
código BCD 8421 para o código decimal estas não irão ocorrer.
67
a) A + C + B ⊙ D
b) + C ⊙ D
c) B + + D
d) A + + C + C + B D
e) + C
f) A + + B + B
g) A + B ⊕ C + C
Após essa breve introdução, vamos montar uma tabela da verdade da soma
de 2 números binários de 1 algarismo:
73
Para efetuar a soma dos bits A0 e B0 dos números (1ª coluna), vamos utilizar
um Meio Somador, pois não existe transporte de entrada, mas para as outras
colunas utilizaremos Somadores Completos, pois necessitaremos considerar os
transportes provenientes das colunas anteriores. O sistema montado é visto na
figura.
77
13.1 FLIP-FLOPS
Notamos que estes elos de realimentação fazem com que as saídas sejam
injetadas juntamente com as variáveis de entrada, ficando claro, então, que os
estados que as saídas irão assumir dependerão de ambas.
Para analisarmos o comportamento do circuito, vamos construir a tabela da
verdade, levando em consideração as 2 variáveis de entrada (S e R) e a saída Q
anterior (Qa) à aplicação das entradas:
84
A entrada S é denominada Set, pois quando acionada (nível 1), passa a saída
para 1 (estabelece ou fixa 1), e a entrada R é denominada Reset, pois quando
acionada (nível 1), passa a saída para 0 (recompõe ou zera o flip-flop). Estes termos
são muito usuais na área de eletrônica digital, sendo provenientes do idioma inglês.
Este circuito irá mudar de estado apenas no instante em que mudam as
variáveis de entrada. Veremos em seguida, como é o circuito de um flip-flop RS que
tem sua mudança de estado controlada pela entrada de clock.
Para que o flip-flop RS básico seja controlado por uma seqüência de pulsos
de clock, basta trocarmos os 2 inversores por portas NE, e as outras entradas
destas portas, injetarmos o clock. O circuito, com estas modificações é visto na
figura.
85
13.1.3 Flip-Flop JK
a) b)
O círculo na entrada de clock, indica que o clock é ativo quando passa de 1 para 0.
Como exemplo, vamos aplicar a informação série I = 1010 (I3 I2 I1 I0) à entrada
série do registrador e analisar as saídas Q0, Q1, Q2 e Q3, após os pulsos de clock.
Deve-se ressaltar que estes flip-flops atuam como mestre-escravo e têm sua
comutação no instante da descida do pulso de clock. Assim sendo, temos:
13.3 CONTADORES
Contadores são circuitos digitais que variam os seus estados, sob o comando
de um clock, de acordo com uma seqüência predeterminada. São utilizadas
principalmente para contagens diversas, divisões de freqüência, medição de
freqüência e tempo, geração de formas de onda e conversão de analógico para
digital.
Basicamente, estes sistemas, são divididos em duas categorias: Contadores
Assíncronos e Síncronos.
Este contador poderá ser utilizado como divisor de freqüência por 10 para
uma onda quadrada aplicada à entrada clock, pois possui 10 estados de saída.
Podemos construir um contador que gere uma seqüência qualquer. Para isso,
basta estabelecermos a seqüência e seguirmos o método já conhecido, ou seja, o
da determinação das entradas J e K. os estados que não fizerem parte da seqüência
deverão ser considerados como condições irrelevantes, ou ser encadeados
objetivando atingir o estado inicial.
Para exemplificarmos, vamos construir um contador que gere a seguinte
seqüência: 0 → 1 → 2→ 3 → 10 → 13 → 0.
O loop que o contador deve efetuar para acompanhar a seqüência é visto no
diagrama de estados visto na figura.
14.1 MULTIPLEX
14.2 DEMULTIPLEX
Entende-se por demultiplex como sendo o bloco que efetua a função inversa
ao multiplex, ou seja, a de enviar informações contidas em um canal a vários canais
de saída. A figura mostra um bloco demultiplex genérico.
LINHA DE TRANSMISSÃO
LINHA DE TRANSMISSÃO
113
REFERÊNCIAS