U​NIVERSIDADE​ F​EDERAL​ ​DO​ E​SPÍRITO​ S​ANTO

C​ENTRO​ T​ECNOLÓGICO
D​EPARTAMENTO​ D​ E​ I​NFORMÁTICA

P​ROGRAMA​ ​DE​ D​ISCIPLINA

D​ISCIPLINA​:A​RQUITETURA​ ​DE​ C​OMPUTADORES C​ÓDIGO​: INF09274
C​ARGA​ H​ORÁRIA​ S​EMANAL​: 5 T​EORIA​: 4 E​XERCÍCIO​: 0 L​ABORATÓRIO​: 1
C​ARGA​ H​ORÁRIA​ S​EMESTRAL​: 75 C​RÉDITOS​: 5 P​ERÍODO​ L​ETIVO​: 2020/1

PROGRAMA DETALHADO

O​BJETIVO​:

Capacitar os alunos a compreenderem a organização e arquitetura básicas de um computador; em

especial, capacitar os alunos a entenderem e analisarem criticamente as opções para definição do
conjunto de instruções de uma arquitetura, da estrutura interna da CPU e dos sistemas de memória e de
interconexão.

E​MENTA​:

Níveis de abstração de uma arquitetura. Análise de Desempenho. Conjunto de Instruções. Linguagem

de Máquina: assembly MIPS. Aritmética Computacional. Ciclo de busca e execução. CPU monociclo.
CPU pipelined. Sistemas de Memória. Hierarquia de Memória. Cache. Interconexão de componentes.
E/S e interrupções.

P​ROGRAMA​ D​ETALHADO​:

1. Computadores (5 horas)
1.1. Níveis de Abstração: do código fonte ao código de máquina
1.2. Hardware dos Computadores: mouse, display, CPU, discos, conexão à rede
1.3. Circuitos Integrados
1.4. Números binários e hexadecimais
2. Desempenho das Arquiteturas (3 horas)
2.1. Definindo Desempenho
2.2. Medindo Desempenho
2.3. O Tempo de Execução de um Programa
2.4. Unidades para a Medição de Desempenho
3. Montadores, Ligadores, Carregadores, Compiladores e Interpretadores (8 horas)
3.1. Montadores, Ligadores, Carregadores
3.2. Compiladores
3.3. Máquinas Virtuais
4. Instruções MIPS: A Linguagem da Máquina (18 horas)
4.1. Operações Básicas
4.2. Operandos
4.3. O Formato das Instruções
4.4. Instruções de Desvio
4.5. Formas de Endereçamento
5. Aritmética de Computador (10 horas)
5.1. Adição e Subtração
5.2. Operações Lógicas (AND, OR, XOR, ...)

1 
 5.3. Unidade Lógica e Aritmética (Arithmetic Logic Unit – ALU)
5.4. Hardware de Multiplicação Inteira
5.5. Hardware de Divisão Inteira
5.6. Números em Ponto Flutuante (padrão IEEE 754)
5.7. Hardware para Operações com Números de Ponto Flutuante
6. O Processador (18 horas)
6.1. Funcionamento básico: ciclo de busca e execução
6.2. Caminho de dados e controle
6.3. Implementação de um Processador Monociclo
6.4. Implementação de um Processador Pipelined
6.5. Desempenho do Pipeline: conflitos e paradas
6.6. Exceções e Interrupções
7. Hierarquia de Memória (10 horas)
7.1. Tamanho x Tempo de Resposta
7.2. Caches
7.3. Memória Virtual
7.4. Diferentes Configurações de uma Hierarquia de Memória
8. Entradas e Saídas – Input/Output – I/O (3 horas)
8.1. I/O e Sistema Operacional
8.2. Tipos e Características de Dispositivos de I/O
8.3. Comunicação do Processador com os Dispositivos de I/O

M​ETODOLOGIA​ ​DE​ E​NSINO​:

● Aulas expositivas utilizando computador, projetor e quadro branco, com disponibilização de

material em leio eletrônico.
● Demonstração do funcionamento de processadores de interesse através de simulação.
● Aulas ministradas em laboratório para utilização da linguagem assembly MIPS e para
desenvolvimento de exercícios e trabalhos práticos da disciplina.
● Listas de exercícios de fixação
● Trabalhos práticos em laboratório

R​ECURSOS​ D​IDÁTICOS​:

● Aulas teóricas: Quadro branco, computador com projetor multimídia, avaliações individuais
teóricas
● Aulas práticas: Laboratório de computadores com uso de simuladores de processadores de
código aberto e disponíveis na Web (em particular, o simulador MARS para arquiteturas
MIPS).

S​ISTEMA​ ​DE​ A​VALIAÇÃO​:

3 Avaliações Parciais e uma final.

A média parcial é calculada por: MP = (AP1 + AP2 + AP3)/3
A média final será:
MF = MP, se MP >= 7,0
MF = (PF + MP)/2, se MP < 7,0. (PF é a nota da prova final) Se MF >= 5,0 -> Aprovado.

2 
Se MF < 5,0 -> Reprovado.
Alunos que obtiverem nota parcial igual ou superior a 7,0 não farão prova final, tendo sua nota
final igual à nota parcial.
o aluno que tiver mais de 25% (vinte e cinco por cento) de faltas, contadas em relação ao
número de horas-aula previstas para a disciplina, perderá o direito de prestar a prova final e
estará reprovado por falta (Art. 51 Regimento CT, art. 104, Regimento Geral UFES).

B​IBLIOGRAFIA

B​IBLIOGRAFIA​ B​ÁSICA Q​TD​. B​IBLIOTECA1 V​ERIF​.2

​ rganização e
HENNESSY, J. L.; PATTERSON, D. A. O
Projeto de Computadores: A interface
hardware/software​. 4a ed. Editora Campus/Elsevier, 28 2020
2012.

B​IBLIOGRAFIA​ C​OMPLEMENTAR Q​TD​. B​IBLIOTECA V​ERIF​.

HENNESSY, J. L.; PATTERSON, D. A. ​Computer
Organization and Design: The hardware/software
0 2020
interface. ARM EDITION​. 5th ed, Elsevier, 2016.

HENNESSY, J. L.; PATTERSON, D. A. ​Arquitetura de

Computadorer: Uma Abordagem Quantitativa​, 3a ed.
12 2020
Elsevier, 2003

STALLINGS, W. ​Arquitetura de Computadores​, 8a ed,

Prentice Hall do Brasil, 2010. 11 2020

TANENBAUM, A. ​Organização Estruturada de

Computadores de Computadores​, 5a ed. Prentice Hall,
25 2020
2007.

O​UTRAS​ ​LEITURAS​ ​SUGERIDAS

HowStuffWorks - Learn How Everything Works! URL: ​http://www.howstuffworks.com/

Notas de aula

E​M​ 12/02/2020

​ASSINATURA​/C​ ARIMBO

1
​Quantidade reportada pelo site da Biblioteca Central da Ufes (​http://www.bc.ufes.br​), incluindo cópias disponíveis
na biblioteca setorial do Centro Tecnológico.
2
Ano em que a verificação da quantidade em biblioteca foi feita.
3