Escolar Documentos
Profissional Documentos
Cultura Documentos
Microprocessadores
2018/1
INTRODUÇÃO: O que eles têm em comum?
INTRODUÇÃO: Microprocessadores ou Microcontroladores
µP µC
Arduino
RaspBerry Pi
Primeiro computador digital - 1940
- Microprocessadores -
Linha e tempo na evolução dos Microprocessadores
Zilog
Z-80 Arduíno
8 bits (Atmel Beaglebone
(1976) AVR
AMD Power PCAtmel Cortex-A8
8008 8085 8088 286A PIC RISC AVR RISC) (ARM)
8 bits 8 bits 16 bits 16 bits 8 bits 32 bits 8 bits 8 bits 32, 64 bits
(1972) (1976) (1979) (1982) (1985) (1993) (1996) (2005) (2011)
Barram. Memoria
Ano Fabricante Modelo Reg. Freq. Nº Tr. Nº instr. MIPS µArq.
Dados endereçável
1971 Intel 4004 4b 4b 4k 108 kHz 2,3 k 45 0,092 10 µm
1972 Intel 8008 8b 8b 16 k 200 kHz 3,5 k 10 µm
1973 Intel 8080 8b 8b 64 k 2 MHz 6k 0,64 6 µm
1976 Zilog Z80 8b 8b 64 k 4 MHz
1976 Intel 8085 8b 8b 64 k 6,14 MHz 6,5 k 3 µm
1979 Zilog Z8000 16 b 16 b 64 k 10 MHz 110 2,5
1976 Texas TMS9900 16 b 16 b 32 k 69
1978 Intel 8086 16 b 16 b 1M 10 MHz 29 k 0,75 3 µm
1979 Intel 8088 16 b 16/8 b 1M 8 MHz 29 k 0,66 3 µm
1982 Intel 80186 16 b 16 b 1M 6 MHz 29 k 1 2 µm
1982 Intel 80188 16 b 16/8 b 1M 6 MHz 29 k 1 2 µm
1983 Intel 80286 16 b 16 b 16 M 6 MHz 134 k 2.66 1,5 µm
1985 Intel 80386 32 b 32/1 6 b 4G 16 MHz 275 k 9.9 1 µm
Especificações e Características dos Microprocessadores
Barram. Barram.
Ano Fabricante Modelo Reg. Freq. Nº Tr. Nº instr. MIPS uArq.
Dados endereços
1989 Intel 80486 32 b 32 b 4G 100 MHz 1,6 M 70,7 0,6 µm
1993 Intel Pentium 32 b 64 b 4G 200 MHz 3,3 M 270 0,35 µm
1995 Intel Pentium Pro 32 b 64 b 4G 200 MHz 5,5 M 541 0,35 µm
1996 Intel Pentium MMX 32 b 64 b 4G 300 MHz 4,5 M + 57 0,35 µm
1997 Intel Pentium II 32 b 64 b 64 G 500 MHz 27,4 M 300 0,25 µm
1999 Intel Pentium III 32 b 64 b 64 G 1,4 GHz 28,1 M 2,054 k 0,13 µm
2000 Intel Pentium IV 32 b 64 b 64 G 4 GHz 42 M 9,726 K 65 nm
2003 Intel Pentium M 32 b 64 b 64 G 2,26 GHz 140 M 65 nm
2005 Intel Pentium D 64 b 64 b 64 G 3,6 GHz 376 M 65 nm
2007 Intel Pentium Dual Core 64 b 64 b 64 G 3,33 GHz 176 M 65 nm
2006 Intel Core 2 Duo/Quad 64 b 64 b 64 G 3,5 GHz 820 M 59,455 k 45 nm
2008 Intel Core i3, I5, I7 64 b 64 b 64 G 4 GHz 2,27 G 317,9 k 14 nm
atual
Desempenho de um Microprocessador
• Frequência de Clock
O sinal de clock determina a base de tempo do µP. Portanto, é responsável pelo sincronismo entre as
unidades de processamento internas ao microprocessador e pelas unidades externas. Quanto maior a
frequência de clock mais rápido o processamento
CLK
Ciclo de Clock
End
AC
Acumulador
Código de Informação
IR Instrução complementar
X R1
X
Apontador ..
SP de pilha
Apontador
..
CPU .
de Pilha C
ULA
Decodi-
Decodi-
ficador
PC
Contador
de programa Rn ULA DC
C Carry
Unidade DC
ficador
Lógica
Unidade Registradores ZZ Zero
Aritmética
de
Unidade S Sinal
S
de
Controle MAR P Paridade
Unidade de controle
O P
Controle Buffer de endereço Transbordo
Sinais de
controle Flags
Barramento de endereços
Microprocessador: Execução de uma Instrução
Ciclo de Instrução:
O Microprocessador executa cada instrução em uma série de micro-operações para:
1. Trazer a próxima instrução da memória até o registrador de instruções (IR);
2. Alterar o contador de programa (PC) para indicar a localização da próxima instrução.
3. Determinar o tipo de instrução trazida.
4. Se instrução usar uma palavra na memória, determinar onde essa palavra está.
5. Trazer a palavra para dentro de um registrador da CPU, se necessário.
6. Executar a instrução.
7. Voltar à etapa 1 para iniciar a busca e execução da instrução seguinte..
Memória Entrada/Saída
Von Neumann CPU dados ou prog (E/S)
B. de Dados
Barramentos
B. de Endereços
do Sistema
B. de Controle
Endereço Endereço
Memória CPU Memória de
Harvard n1 n2
de Dados (µP) Programa
Dado Instrução
Arquitetura de computador: Von Neumann vs Harvard
PIPELINE
• Técnica usada para acelerar a execução de instruções. O processador executa múltiplas
instruções paralelamente em estágios diferentes.
• Semelhante a uma linha de montagem, enquanto uma instrução se encontra na fase de execução,
uma outra instrução pode estar no ciclo fetch, simultaneamente.
• O resultado global é que, a cada ciclo, uma nova instrução é iniciada e uma instrução é encerrada.
Pipeline de 4 estágios
C1 C2 C3 C4
Controle F3-0
A=B