CAPÍTULO 3 Computador Função e Interconexões Respostas as Perguntas 3.

1
Processadores de memória: Os dados podem ser transferidos a partir do processador
para a memória ou a partir da memória para o processador. Processador- E/S: Os
dados podem ser transferidos para ou a partir de um periférico, transferindo entre o
processador e um módulo de E/S. Processamento de Dados: O processador pode
executar alguma operação aritmética ou lógica em dados. Controle: Uma instrução
pode especificar que a seqüência de execução ser alterados. 3.2 Cálculos de
endereço Instrução (IAC): Determine o endereço da próxima instrução para ser
executado. Instrução de busca (se): Leia a instrução de seu local memória para dentro
do processador. Decodificação operação Instrução (IOD): Analisa a instrução para
determinar o tipo de operação a ser executada e operando(s) a ser utilizado(s).
Operando cálculo de endereço (OAc): Se a operação envolve referência a um
operando em memória ou disponível via I / O, em seguida, determinar o endereço do
operando. Operando busca (if): Busca o operando da memória ou lê-lo em de I / O.
Operação de dados (do): Executa a operação indicada na instrução. Operando store
(os): Escreva o resultado na memória ou para I / O. 3.3 (1) Desabilitar todas as
interrupções enquanto uma interrupção está sendo processada. (2) Definir prioridades
para interrupções e permitir uma interrupção de maior prioridade de causa um
manipulador de interrupção de menor prioridade para ser interrompido.

3.4 Memórias para o processador: O processador lê uma instrução ou uma unidade de

dados da memória. Processador para a memória: o processador escreve uma unidade
de dados na memória. I/Opara o processador: O processador lê dados de um
dispositivo de I/O através de um módulo de E/S. Processador de I / O: O processador
envia os dados para o dispositivo de E/S. I/O para ou a partir memória: Para estes dois
casos, um módulo de E/S é permitido trocar dados diretamente com a memória, sem
passar pelo processador, usando acesso direto à memória (DMA). 3.5 Com vários
barramentos há menos dispositivos por barramentos. Isto (1) reduz a propagação
atraso, porque cada barramento pode ser mais curto, e (2) reduz os efeitos de
estrangulamento. 3.6 Pinos do sistema: Incluir o relógio e o pino reset. Endereço e
dados pinos: Incluir 32 linhas que são multiplexadas em tempo para endereços e
dados. Pinos de controle de interface: Controlar o tempo das transações e fornecer
coordenação entre os iniciadores e alvos. Pinos de Arbitragem: Ao contrário das
outras linhas de sinal da PCI, estes não são linhas compartilhadas. Em vez disso,
cada mestre PCI tem o seu próprio par de linhas de arbitragem que o conecta
diretamente ao barramento PCI arbitrário. Pinos de Relatório de Erros: Usado para
reportar paridade e outros erros. Pinos de Interrupção: Estes são fornecidos para
dispositivos PCI que deve gerar pedidos de serviço. Pinos de suporte de cache: Estes
pinos são necessários para apoiar a memória PCI que pode ser armazenado em
cache no processador ou outro dispositivo. Barramento de extensão de pinos de 64
bits: Incluir 32 linhas que são multiplexadas em tempo para endereços e dados e que
são combinados com as linhas de endereço / dados obrigatoriamente para formar um
64-bit endereços / barramento de dados. JTAG / Boundary Scan Pins: Estas linhas de
sinal apoiar procedimentos de teste definidos na norma IEEE 1149.1.

Perguntas e Respostas 3.1 Memórias (conteúdo em hexadecimal): 300: 3005; 301:

5940; 302: 7006 Passo 1: 3005 → IR; Passo 2: 3 → AC Passo 3: 5940 → IR; Passo 4:
3 + 2 = 5 → AC Passo 5: 7006 → IR; Passo 6: AC → Dispositivo 6 3.2 1 (a) O PC
contém 300, o endereço da primeira instrução. Este valor é carregado em que o MAR.
(b) O valor de localização 300 (que é a instrução com o valor de 1940, em
hexadecimal) é carregado para o MBR,e o PC é incrementado. Estes dois passos
podem ser feitos em paralelo. (c) O valor do MBR é carregado no IR. 2 (a) A porção de
endereço de IR (940) é carregada para o MAR (b) O valor de localização 940 está
carregado no MBR. (c) O valor do MBR é carregado para o AC. 3 (a) O valor no PC
(301) é carregado para o MAR. (b) O valor de localização 301 (que é a instrução com
o valor de 5941) é carregado no MBR, e o PC é incrementado. (c) O valor do MBR é
carregado no IR. 4 (a) A porção de endereço de IR (941) é carregada para o MAR. (b)
O valor de localização 941 é carregado para o MBR.

(c) O valor antigo da AC e o valor de localização MBR são adicionados e o resultado é

armazenado no AC. 5 (a) O valor no PC (302) é carregado em que o MAR. (b) O valor
de localização 302 (que é a instrução com o valor de 2941) é carregado no MBR, e o
PC é incrementado. (c) O valor do MBR é carregado no IR. 6 (a) A porção de
endereço de IR (941) é carregada para o MAR. (b) O valor de AC é carregado para o
MBR. (c) O valor do MBR é armazenado na localização 941. 3.3 a) 224 = 16 MBytes.
b) (1) Se o barramento de endereços local é de 32 bits, o endereço completo pode ser
transferido de uma vez e decodificado na memória. No entanto, porque o barramento
de dados é de apenas 16 bits, ele exigirá dois ciclos para buscar uma instrução de 32
bits ou operando. (2) Os 16 bits do endereço colocado no barramento de endereços
não podem acessar toda a memória. Assim, um controle da interface de memória de
forma mais complexa é necessária para travar a primeira parte do endereço e, em
seguida, a segunda parte (porque o microprocessador irá terminar em duas etapas).
Para um endereço de 32 bits, pode-se supor a primeira metade irá decodificar para
acessar uma "fila" na memória, enquanto que o segundo metade é enviada depois
para o acesso de uma "coluna" de memória. Para além da operação de endereços de
dois passos, o microprocessador terá dois ciclos para buscar a instrução de 32 bits /
operando. c) O contador de programa deve ser de pelo menos 24 bits. Tipicamente,
um microprocessador de 32 bits terá um barramento de endereços externo de 32 bits
e um contador de programa de 32 bits, a menos que os segmentos de registradores
de chips sejam utilizados que podem trabalhar com um contador de programa menor.
Se o registro de instrução é para conter toda a instrução, ele terá de ser 32-bits de
comprimento, se ele irá conter apenas o código operação (chamado de registro de
código op) então ela terá que ser de 8 bits de comprimento. 3.4 Nos casos (a) e (b), o
microprocessador será capaz de aceder a 216 = 64K bytes, a única diferença é que
com uma memória de 8 bits cada acesso irá transferir um byte, enquanto com uma
memória de 16 bits um acesso pode transferir um byte ou uma palavra de 16 bytes.
Para o caso (c), são necessárias instruções de entrada e de saída separadas, cuja
execução gerará "sinais I/O" separados (diferentes dos sinais de "memória" gerados
com a execução de instruções do tipo de memória); no mínimo, um pino de saída
adicional será necessário para realizar este novo sinal) Para o caso (d), ele pode
suportar 28 = 256 de entrada e dois8 = 256 portas de byte de saída e o mesmo
número de portas de 16 bits de entrada e de saída, em qualquer caso, a distinção
entre uma porta de entrada e saída é definida pelo sinal que a instrução de entrada
executa ou gerado pela saída)