Universidade Federal do Vale do So Francisco

Circuitos lgicos combinacioanais

CA - Laboratrio de Eletrnia Digital

Pedro Henrique Arjo Sobral

7 de junho de 2011

7 de junho de 2011

Resumo da teoria

A funo lgica binria XOR uma funo OU que considera a excluso mtua entre as condies relacionadas pelo conectivo lgico ou, de tal modo que seu valor 1 se e somente se o valor de apenas uma de suas entradas for 1. Em outras palavras, quando os valores das entradas
forem diferentes, o valor da funo XOR ser 1 .

A partir da tabela-verdade para a funo XOR, podemos obter a expresso lgica AND-OR, como mostrado na Figura 1(a).
A 0 0 1 1 B 0 1 0 1 X 0 1 1 0 AN D OR AB AB X = AB + AB A B

x=AB
(b) Smbolo

(a) Tabela da verdade

Figura 1: Podemos obter a expresso lgica AND-OR para a XOR a partir da tabela da verdade.

Na Tabela 1 temos a lista das identidades mais usadas nas equivalncias de circuitos. Lei Identidade Elemento nulo Idempotente Inverso Comutatividade Associatividade Distributividade Absoro De Morgan AND
1x=x 0x=x xx=x xx=0 xy = yx (xy) z = x (yz) x + yz = (x + y) (x + z) x + (x + y) = x xy = x + y

OR
0+x=x 1+x=x x+x=x x+x=1 x+y =y+x (x + y) + z = x + (y + z) x (y + z) = xy + xz x + xy = x x + y = xy

Tabela 1: As 9 identidades mais usadas nas equivalncias de circuitos.

2
2.1

Montagens
1

Montagem:

Circuito habilitar/desabilitar

2.1.1 Descrio do funcionamento

Cada uma das portas lgicas bsicas pode ser usada para controlar a passagem de um sinal lgico da entrada para a sada. Isso ilustrado com formas de onda nas Figuras 2,3, na qual um sinal lgico A aplicado em uma das entradas da porta lgica AND. A outra entrada a entrada de controle B. O nvel lgico na entrada de controle determina se o sinal de entrada est (habilitado) a alcanar a sada ou impedido (desabilitado) de alcan-la.

A B=1
(a)

x=A
(c) (c) HABILITAR

Entrada

Sada

Figura 2: Quando a porta AND habilitada

a sada segue exatamente o sinal de A.

A B=0
(a)

x=0

Entrada

(b) DESABILITAR

Figura 3: Quando a porta AND desabilitada

gera uma sada constante em nvel BAIXO.

2.1.2 Vericao do funcionamento

A vericao do funcionamento do circuito lgico mostrado nas Tabelas 2, 3.
(a) (B

= 0)

(b) (B

= 1)

[ A 0 1

[ S

[ A 0 1

[ S

Tabela 2: Vericao do funcionamento.

(a) (B

= 0)

(b) (B

= 1)

[ A

[ S

[ A

[ S

Tabela 3: Vericao do funcionamento com a entrada A conectada ao gerador de onda quadrada.

2.2 2

Montagem:

Porta XOR a partir da porta NAND

2.2.1 Descrio do funcionamento

Uma porta XOR tem apenas duas entradas; As duas entradas so combinadas de forma que
x = AB + AB

(1)

A sua forma abreviada

x=AB

4.

Podemos vericar a validade da identidade 1, como mostrado na tabela da verdade na Tabela

A 0 0 1 1 B 0 1 0 1 AB 0 1 0 0 AB 0 0 1 0 AB + AB 0 1 1 0

Tabela 4: Vericao da identidade 1

A partir da tabela da verdade na Tabela 4(a), temos que sua sada ser nvel ALTO apenas quando as duas entradas estiverem em nveis diferentes.
A 0 0 1 1 B 0 1 0 1 x 0 1 1 0 A B

x=AB
(b) Smbolo

(a) Tabela da verdade

Figura 4: Porta XOR

A implementao do XOR, de acordo com a expresso AND-OR, pode ser realizada com inversores e uma estrutura AND-OR, como indicado pelo diagrama lgico da Figura 5(a). Como a estrutura AND-OR equivalente a uma estrutura NAND-NAND, a funo XOR pode ser implementa, tambm, apenas com portas NAND e inversores, como indicado na Figura 5(b), logo justicando o uso da estrutura NAND-NAND.

A
S

A
S

B
(a) Com estrutura AND-OR

B
(b) Com estrutura NAND-NAND

Figura 5: Implementao da porta XOR

2.2.2 Vericao do funcionamento

A vericao do funcionamento do circuito lgico mostrado na Tabela 5.
[ A 0 0 1 1 ] [ B 0 1 0 1 ] [ AB 0 1 0 0 ] [ AB 0 0 1 0 ] [ S ]

Tabela 5: Vericao do funcionamento

2.3 3

Montagem:

Porta NAND a partir da porta OR

2.3.1 Descrio do funcionamento

A operao da porta NAND semelhante da porta AND seguida de um inversor. A tabela da verdade da Figura 6(a) mostra que a sada da porta NAND exatamente o inverso da porta AND para todas as condies possveis de entrada. A sada da porta NAND ser nvel BAIXO somente quando toas as entradas forem nvel ALTO. Essa caracterstica vlida para portas NAND com mais de duas entradas.
AN D N AN D

A 0 0 1 1

B 0 1 0 1

AB 0 0 0 1

AB 1 1 1 0

A B x = AB
(b) Smbolo

(a) Tabela da verdade

Figura 6: Porta NAND

Podemos implementar uma porta NAND apenas com inversores e uma porta OR utilizando o Teorema de De Morgan
(xy) = x + y

A validade de tal identidade pode ser vericada por meio da tabela da verdade na Tabela 6.

A 0 0 1 1

B 0 1 0 1

AB 1 1 1 0

A 1 1 0 0

B 1 0 1 0

A+B 1 1 1 0

Tabela 6: Vericao do Teorema de De Morgan.

2.3.2 Vericao do funcionamento

A vericao do funcionamento do circuito lgico mostrado na Tabela 7.
[ A 0 0 1 1 ] [ B 0 1 0 1 ] [ S ]

Tabela 7: Vericao do funcionamento

2.4 4

Montagem:

Equivalncia de circuitos

2.4.1 Descrio do funcionamento

A

x = (A + B)C B

C
(a)

A 0 0 0 0 1 1 1 1

B 0 0 1 1 0 0 1 1

C 0 1 0 1 0 1 0 1

A 1 1 1 1 0 0 0 0

B 1 1 0 0 1 1 0 0

C 1 0 1 0 1 0 1 0

A+B 1 1 1 1 1 1 0 0
(b)

A+B C 1 0 1 0 1 0 0 0

AB + C 1 0 1 0 1 0 0 0

Figura 7: (a) Circuito lgico estrutura OR-AND (b) Tabela da verdade e avaliao por coluna da identidade obtida da simplicao.

Simplicao:

Aplicando duas vezes o Teorema de De Morgan, temos que,

S = A+B C = AB C = AB + C

Na gura 8 temos o diagrama lgico da simplicao do circuito da Figura 7(a).

A B C

Figura 8: Simplicao do circuito da Figura 7(a).

2.4.2 Vericao do funcionamento

A vericao do funcionamento do circuito lgico mostrado na Tabela 8.
[ A 0 0 0 0 1 1 1 1 ] [ B 0 0 1 1 0 0 1 1 ] [ C 0 1 0 1 0 1 0 1 ] [ A 1 1 1 1 0 0 0 0 ] [ B 1 1 0 0 1 1 0 0 ] [ C 1 0 1 0 1 0 1 0 ] [ ] A+B 1 1 1 1 1 1 0 0 [ ] A+B C [ AB 0 0 0 0 0 0 1 1 ] [ ] AB + C

Tabela 8: Vericao do funcionamento.