AULA 8 - Eletrônica Digital 1 - Graduação

De Wiki do IF-SC

Os circuitos lógicos podem ser representados por funções booleanas, ou seja,

admite-se que todos os circuitos lógicos estabeleçam as relações entre entradas
e saída,
obedecendo à função booleana que os representa.

Quando necessário, é possível obter a função booleana por meio da tabela verdade do circuito.

A seguir, são descritas as relações entre as formas de representação de um circuito lógico.

Índice
1 Forma Canônica
1.1 Maxtermos (ou maxitermos)
1.2 Mintermos (ou minitermos)
1.3 Forma Normal Disjuntiva (FND)
1.4 Forma Normal Conjuntiva (FNC)
2 Mapas de Karnaugh
2.1 Obtenção e Simplificação de expressões por Mapas de Karnaugh
2.1.1 Obtenção da Expressão
2.2 Mapa para duas variáveis de entrada
2.3 Mapa para três variáveis de entrada
2.3.1 Exemplo:
2.4 Mapa para quatro variáveis de entrada
2.4.1 Exemplo:
2.5 Mapa para cinco ou mais variáveis de entrada
2.5.1 Exemplo:
2.5.1.1 Resolução
2.6 Mapa para 6 variáveis
2.6.1 Exercício:
2.7 Condições irrelevantes
2.8 Exercícios
3 Fontes

Forma Canônica
Toda expressão booleana pode ser escrita em uma forma padronizada, denominada
forma normal ou forma canônica.

Duas formas normais são:

Forma Normal Conjuntiva (FNC), Produto de Somas ou Produto de Maxtermos

Forma Normal Disjuntiva (FND), Soma de Produtos ou Soma de Mintermos

Maxtermos (ou maxitermos)

As regras para compor as expressões são:

1. Para cada linha da TV, se a saída for zero, vai gerar um maxitermo:
1. Esse maxitermo é um somatório das variáveis (operação OU);
2. Variável de entrada com valor 0 é deixada intacta;
3. Variável de entrada com valor 1 é descrita pela sua negação.
2. Cada maxitermo é multiplicado aos demais

Mintermos (ou minitermos)

As regras para compor as expressões são:

1. Para cada linha da TV, se a saída for um, vai gerar um mintermo:
1. Esse maxitermo é um produto das variáveis (operação E);
2. Variável de entrada com valor 1 é deixada intacta;
3. Variável de entrada com valor 0 é descrita pela sua negação.
2. Cada mintermo é somado aos demais
Forma Normal Disjuntiva (FND)
Mintermo (ou minitermo) é o termo produto associado à cada linha da tabela verdade, no qual todas as variáveis de entrada estão presentes.

Dado um dado mintermo, se substituirmos os valores das variáveis associadas, obteremos 1.

Porém, se substituirmos nesse mesmo mintermo quaisquer outras combinações de valores, obteremos 0.

Dessa forma, se quisermos encontrar a equação para uma função a partir de sua tabela verdade, basta montarmos um OU entre os mintermos associados aos 1s da
função.

S é uma função das variáveis de entrada A, B e C

Os valores de (A,B,C) para os quais S=1 encontram-se nas situações 2, 3, 5 e 6
Os mintermos associados a essas condições (ou seja, os mintermos 1) são mostrados na tabela abaixo:

Logo, a expressão em soma de produtos (FND) para S será o OU entre estes produtos:

S = Ā.B.C + Ā.B.C + A.B.C + A.B.C

Forma Normal Conjuntiva (FNC)

Maxtermo (ou maxitermo) é o termo soma associado à cada linha da tabela verdade, no qual todas as variáveis
de entrada estão presentes.

Dado um dado maxtermo, se substituirmos os valores das variáveis associadas, obteremos 0.

Porém, se substituirmos nesse mesmo maxtermo quaisquer outras combinações de valores, obteremos 1.

Dessa forma, se quisermos encontrar a equação para uma função a partir de sua tabela verdade, basta
montarmos um E entre os maxtermos associados aos 0s da
função:
 S é uma função das variáveis de entrada A, B e C
Os valores de (A,B,C) para os quais S=0 encontram-se nas situações 0, 1, 4 e 7
Os maxtermos associados a essas condições (ou seja, os maxtermos 0) são mostrados na tabela abaixo:

Logo, a expressão em produto de somas (FNC) para S será o E entre estas somas:

S = (A+B+C) . (A+B+C). (Ā+B+C) . (Ā+B+C)

Uma vez obtida a forma normal de uma função booleana, é possível simplificá-la por meio de manipulação algébrica, respeitando os postulados e propriedades da
álgebra booleana, com visto anteriormente.

Alternativamente ao método de simplificação algébrico por fatoração, há outro método de simplificação baseado na identificação visual de grupos de mintermos que
podem ser simplificados.

Para tanto, é necessário que os mintermos sejam dispostos de maneira conveniente, em tabelas conhecidas como diagramas ou mapas de Veitch-Karnaugh.

Mapas de Karnaugh
Método gráfico usado para simplificar uma equação lógica ou converter uma tabela verdade no seu circuito lógico correspondente.

O mapa (ou diagrama) de Karnaugh é uma forma ordenada utilizada para minimizar uma expressão lógica, que geralmente produz um circuito com configuração
mínima.

É construído com base na tabela verdade e pode ser facilmente aplicado em funções envolvendo duas a seis variáveis.

Acima disso, os mapas se tornam muito complicados, sendo melhor fazer a análise por meio de programas de computador.

No caso de sete ou mais variáveis, o método torna-se complicado e devemos usar técnicas mais elaboradas.
Representa-se o mapa de Karnaugh por uma tabela em
forma de linhas e colunas.

Essa tabela, de acordo com o número de variáveis, é dividida em células obedecendo à proporção 2n, em que n é o número de variáveis de entrada
envolvidas.

Obtenção e Simplificação de expressões por Mapas de Karnaugh

Baseia-se no fato de que X + X' = 1

Exemplo:

S = ABC + ABC' = AB(C+C') = AB.1 = AB

A entrada C torna-se irrelevante para a saída S.

Obtenção da Expressão
1. Unir blocos de 1´s adjacentes
2. Deve-se buscar a formação de blocos com a maior quantidade possível de 1´s -> respeitada a regra de N = 2^n -> N = quantidade de 1´s no bloco → Formação
de pares, quadras, oitavas,...
3. Expressão final = “soma” das expressões de cada bloco
4. Usar o menor número de blocos possível;
5. Na expressão de cada bloco, eliminam-se as variáveis que mudam de estado dentro do bloco (X' → X ou X → X');
6. As variáveis que não mudam de estado são mantidas na expressão, representando o seu respectivo valor fixo no bloco:

A = 1 → A e A = 0 → A'
 7. Em cada bloco, pelo menos um dos 1's deve ser exclusivo àquele grupo (senão implica em redundância);
8. Quanto maior o bloco, maior o número de variáveis eliminadas e mais simplificada fica a expressão final:

Unidade: nenhuma variável eliminada;

Par: uma variável eliminada;
Quadra: duas variáveis eliminadas;
Oitava: três variáveis eliminadas;

Mapa para duas variáveis de entrada

Quando utilizada duas variáveis, o mapa de Karnaugh apresenta a seguinte configuração, onde cada espaço será completado com seu nível lógico equivalente.

Exemplo, seja a tabela-verdade com entradas A e B e saída F:

Utiliza-se a seguinte tabela-verdade para montar o mapa de Karnaugh, onde A e B são as entradas e F a saída:

A B F

0 0 S0=1

0 1 S1=0

1 0 S2=1

1 1 S3=1

As saídas da TV colocadas no MK seriam:

Com o mapa já construído, deve-se diferenciar os minitermos, ou seja, considerar somente os campos que possuem 1 como solução final.

Eles devem ser agrupados em pares, para isso ocorrer os elementos tem que estar lado-a-lado, pode ser tanto na horizontal como na vertical.

Separando em pares, obtem-se:

Os campos selecionados com a cor azul, estão respectivamente na coluna B'.

Já os campos selecionados com a cor laranja estão na linha A.

Formando assim a expressão simplificada:

F = B' + A

Observe a posição fixa dos bits, referentes aos minitermos:

Neste exemplo, não foi possível criar pares/grupos para minimizar a expressão de saída:

Mapa para três variáveis de entrada

O mapa de 3 Variáveis vai ter 8 posições de minitermos (m0 a m7) e o objetivo é formar blocos de 2 ou 4 1's, afim de minimizar a expressão de saída.

São encontradas várias formas de se representar o MK de 3 variáveis na bibliografia, conforme a figura abaixo:

Além das três formas acima ilustradas, por vezes o mapa é construído de forma transposta a estas.

O importante é que o aluno entenda que cada posição de minitermo refere-se aos respectivos valores das variáveis (barradas ou não), naquela posição horizontal e
vertical da tabela.

Exemplo:

Minimize o circuito definido pela Tabela-Verdade abaixo:

Se fôssemos utilizar Lógica Booleana para realizar a minimização algébrica, o procedimento seria algo do tipo:

Por MK (Mapa de Karnaugh), o procedimento inicia-se pelo preenchimento do mapa, observando as posições dos minitermos:

Fica claro o bloco quadrado de 4 1´s, no centro do mapa:

Neste bloco, as variáveis A e C mudam de estado e, portanto, são irrelevantes. A variável B entra com valor 1 (portanto, não barrada), na expressão final.
Como não há possibilidade de se fazer outro grupo de 4 minitermos, resta agrupar o 1 restante em um par, com seu 1 adjacente. Neste bloco, o A entra com valor 1, o B
muda de estado e o C, com valor zero, reduzindo a expressão a AC' .

Em resumo, através de MK, o trabalho de minimização foi bastante resumido à uma análise gráfica simples, com relação à análise algébrica.

Obtém-se, novamente, que F = B + AC'

Mapa para quatro variáveis de entrada

O mapa de 4 Variáveis vai ter 16 posições de minitermos (m0 a m15) e o objetivo é formar blocos de 2, 4 ou 8 1's, afim de minimizar a expressão de saída.

São encontradas várias formas de se representar o MK de 4 variáveis na bibliografia, conforme a figura abaixo:
Além das três formas acima ilustradas, por vezes o mapa é construído de forma transposta a estas.

O importante é que o aluno entenda que cada posição de minitermo refere-se aos respectivos valores das variáveis (barradas ou não), naquela posição horizontal e
vertical da tabela.

Exemplo:

Minimize o circuito definido pela Tabela-Verdade abaixo:

Transpondo da tabela para o diagrama temos:

Podemos observar o bloco de 8 1´s, composto pela primeira e última linha do mapa:

Neste bloco, as variáveis A, B e C mudam de estado e, portanto, são irrelevantes. A variável D entra com valor 0 (portanto, barrada), na expressão final.

Na figura abaixo, destacamos a quadra vertical:

Neste bloco, C e D mudam de estado para os minitermos e nesta coluna, A entra barrado e B entra não-barrado.

Por fim, na figura abaixo, destacamos a outra quadra, na qual A e D mudam de estado e B e C mantém-se.

Portanto, para esta TV, obtém-se que a saída simplificada por MK pode ser dada por: F = D' + A'.B + B.C .

Mapa para cinco ou mais variáveis de entrada

O mapa de 5 Variáveis vai ter 32 posições de minitermos (m0 a m31) e o objetivo é formar blocos de 2, 4, 8 ou 16 1's, afim de minimizar a expressão de saída.

Os mapas de 5 ou mais variáveis não são mais planares, então são descritos como duas tabelas "superpostas", ou entrelaçadas, e os grupos podem ser formados
tridimensionalmente, entre ambas as tabelas.
[Mapa de 5 Variáveis (https://pt.wikipedia.org/wiki/Mapa_de_Karnaugh#Mapa_de_Karnaugh_para_tr.C3.AAs_vari.C3.A1veis)]

[Slides MK de 5 e 6 (http://slideplayer.com.br/slide/364128/)]

Exemplo:

Resolução

Montagem do Mapa:

Grupos planares:
Grupos 3D:

RESPOSTA FINAL:

Y = CE' + A'B'D' + B'D'E' + ABCD + AB'C'DE

Mapa para 6 variáveis

Exercício:

1)
2)

Condições irrelevantes
Condições irrelevantes, ou "don´t care"

Exercícios
Aula6 - Solução exercício 5.4
Fontes
BARANAUSKAS, José August, "Álgebra de Boole e Simplificação de Circuitos Lógicos", Departamento de Computação e Matemática – FFCLRP-USP.

BERTINI, LUCIANO. "CAPÍTULO 4 CIRCUITOS COMBINACIONAIS". Departamento de Ciência da Computação (RCM). Instituto de Ciência e Tecnologia
(ICT). UNIVERSIDADE FEDERAL FLUMINENSE – CAMPUS RIO DAS OSTRAS.

FIGUEIREDO, D. R. "Circuitos Lógicos - EEL280 - 2011/1". Programa de Engenharia de Sistemas e Computação. Instituto Alberto Luiz Coimbra de Pós-
Graduação e Pesquisa de Engenharia, COPPE, UFRJ.

RAYEL, Ohara Kerusauskas. "Projeto de Circuitos Combinacionais" Disciplina de Eletrônica Digital - ET75C. UTFPR.

SENAI Espírito Santo. "Eletrônica Digital". Curso de Eletrotécnica Básica – Instrumentação. Companhia Siderúrgica de Tubarão.

SILVEIRA, Daniel D. "Simplificação de circuitos lógicos - Mapa de Karnaugh". Disciplina de Circuitos Lógicos. Graduação em Engenharia Elétrica,
Universidade Federal de Juiz de Fora.

VIEIRA, Marcelo Andrade da Costa. "Mapas de Karnaugh". Disciplina SEL 0414 - Sistemas Digitais. EESC. UNIVERSIDADE DE SÃO PAULO, Campus São
Carlos.

<< Teoremas de De Morgan AULA 8 - Mapas de Karnaugh Projeto de Circuitos Combinacionais >>

<<= Página do curso

Disponível em "https://wiki.ifsc.edu.br/mediawiki/index.php?title=AULA_8_-_Eletrônica_Digital_1_-_Graduação&oldid=67182"

Esta página foi modificada pela última vez à(s) 14h51min de 15 de julho de 2021.
Conteúdo disponível sob GNU Free Documentation License 1.2, salvo indicação em contrário.