Traduzido do Inglês para o Português - www.onlinedoctranslator.

com

Manual PFC

RMajusta a potência máxima que o estágio PFC pode fornecer dado o nível de tensão de saída escolhido. Ao escolher RMalto o suficiente,
você pode forçar a “Operação de impulso do seguidor”. Use a seguinte equação para selecionar RM:

2RCS VAO CONTROLEVREF

RM-70%- vácuoLL-45.4-k
2RsensokBOVoutLLPfora,máximo

Neste exemplo, o impulso do seguidor não é utilizado, então o VoutLLvalor é igual a Vforae inserir os outros valores resulta em um RMvalor
de 45,4 k - um valor de 47 k é usado. O valor de CMé escolhido de modo que o RM.CMconstante de tempo é pelo menos 5 vezes o período de
comutação. Com base nisso, o C.Mvalor é calculado para ser 1 nF.

Etapas adicionais de projeto, como compensação de realimentação e geração de Vcc, seguem métodos convencionais e não são abordadas aqui.

Esquemas de circuito e lista de materiais

O esquema do circuito do conversor CCM PFC descrito nas etapas de projeto acima é fornecido na Figura 5-3. A lista de materiais
segue na Tabela 5-1.

R2 R1
F1
eu DB1
L1 D1
C1 C2
G TB2

N C3 +
Q1 C4

TB1
R4
R6

R9 R7
IC1
R5 D2
NCP1654
R13 GND DRV +15 V

VM VCC
R10 + TB3
C8
CS Facebook

R12
BO Vcontrol C9

C3 R-11 C6 C5 C12 R3 C10

R8

Figura 5-3. Esquema do circuito do circuito CCM PFC baseado em NCP1654

http://onsemi.com
66
 ON Semicondutor

Tabela 5-1. Lista de materiais para circuito CCM PFC baseado no NCP1654
Quantidade Referência Descrição Número da peça Fabricante
1 C1 0,47 uF / 275 V tipo X2 F1772-447-2000 VISHAY
1 C2 0,47 uF / 275 V tipo X2 F1772-447-2000 VISHAY
1 C3 0,1u, 400V, alta ondulação, tampa de polipropileno ECWF4104JL Matsushita

1 C4 180 uF 450 V 2222 159 47181 Componentes BC

1 C5 0,22 uF / 50V K224K20X7RF53H5 VISHAY

1 C7 0,47 uF / 50V K474K20X7RF53H5 VISHAY
1 C9 0,1 uF / 50V K104K15X7RF53H5 VISHAY
1 C6 1 nF / 50 V K102K15X7RF53H5 VISHAY
1 C10 100 pF / 50 V K101K15X7RF53H5 VISHAY
1 C8 22 uF / 25 V 2222 013 36229 Componentes BC

1 C12 2,2 uF / 50 V B32529D5225J EPCOS

1 DB1 600 V, diodo de ponte de 8,0 A GBU8J VISHAY
1 D1 8,0 A, 600 V MSR860G ON Semicondutor
1 D2 1N4148 1N4148 VISHAY
1 F1 Fusível de 5 A, fusível de atraso (FST 5x20) 0034.3124 SCHURTER
1 IC1 Controlador CCM PFC NCP1654 ON Semicondutor
1 L1 650uH GA3199-AL CoilCraftGenericName

2702.0010A Pulso
1 L2 4 A, 2 x 6,8 mH, indutor CM B82725-J2402-N20 EPCOS
1 L3 150 uH, 5A, série WE-FI, indutor DM 7447055 Wurth Elektronik

1 Q1 MOSFET 20 A 600 V SPP20N60C3 Infineon

2 R1 Resistor, Cabo Axial, 1,8 M, 1/4 W, 1% CCF501M80FKE36 VISHAY

R2 Resistor, Cabo Axial, 1,8 M, 1/4 W, 1% CCF501M80FKE36 VISHAY
2 R9 Resistor, Cabo Axial, 3,3 M, 1/4 W, 1% CCF503M30FKE36 VISHAY
R13 Resistor, Cabo Axial, 3,3 M, 1/4 W, 1% CCF503M30FKE36 VISHAY
1 R10 Saltador Saltador

1 R3 Resistor, Cabo Axial, 23,7 k, 1/4 W, 1% CCF5023K7FKE36 VISHAY

1 R4 Resistor, Cabo Axial, 10 k, 1/4 W CCF5010K0FKE36 VISHAY
1 R5 Resistor, Cabo Axial, 10, 1/4 W CCF5010R0FKE36 VISHAY
1 R6 Resistor, cabo axial, 0,1, 3 W, 1% série LVR3 LVR03 R1000 F E12 VISHAY
1 R7 Resistor, Cabo Axial, 3,6 k, 1/4 W 1% CCF503K60FKE36 VISHAY
1 R8 Resistor, Cabo Axial, 47 k, 1/4 W CCF5047K0FKE36 VISHAY
1 R11 Resistor, Cabo Axial, 82,5 k, 1/4 W, 1% CCF5082K5FKE36 VISHAY
1 R12 Resistor, Cabo Axial, 12 k, 1/4 W, 1% CCF5012K0FKE36 VISHAY
1 TB1 Conector de entrada CA GSF1.1201.31 SCHURTER
20.101/2
1 TB2 tomada de plugue de saída DC IMO
(código de pedido 3044531)

PM5.08/2/90.
1 TB3 Soquete do plugue do conector vcc WEIDMULLER
(código de pedido 5015571)

1 HS1 Dissipador de calor (2.9°C/W) SK481 100mm Fischer elektronik

2 Q1 Isolador TO220 3223-07FR-43 BERGQUIST

D1 Isolador TO220 3223-07FR-43 BERGQUIST
3 DB1 Clipe para dissipador de calor (TO220) THFU 1 Fischer elektronik

Q1 Clipe para dissipador de calor (TO220) THFU 1 Fischer elektronik

D1 Clipe para dissipador de calor (TO220) THFU 1 Fischer elektronik

http://onsemi.com
67
Manual PFC

Resultados e curvas de desempenho

Os resultados operacionais do projeto baseado em NCP1654 descritos acima são mostrados na Tabela 5-2.

Tabela 5-2. Resultados do CCM PFC de 270 W usando NCP1654

Vin(ac) Alfinete(C) você(V) Io(A) Potência de saída(C) Po Eficiência PF THD%
100 28.44 382,78 0,070 26,97 10% 94,83% 0,975
41,56 381,95 0,104 39,80 15% 95,76% 0,984
56.07 381,79 0,141 53,88 20% 96,10% 0,991
139,59 381,40 0,350 133,65 50% 95,75% 0,996
280,91 381,26 0,701 267.10 100% 95,08% 0,998 4.6
115 28,70 383.03 0,072 27.39 10% 95,43% 0,968
42.15 382.18 0,105 40.31 15% 95,64% 0,981
55,52 381,83 0,140 53,42 20% 96,22% 0,985
138,41 381,43 0,349 133,28 50% 96,30% 0,994
278,29 381,30 0,700 266,77 100% 95,86% 0,997 4.6
230 27.67 382,63 0,069 26.55 10% 95,97% 0,757
42.04 382,31 0,106 40,63 15% 96,65% 0,858
55,33 382.13 0,141 53,78 20% 97,21% 0,905
136,59 381,64 0,350 133,71 50% 97,89% 0,978
272,60 381,36 0,701 267,15 100% 98,00% 0,991 7.2

A partir das informações da Tabela 5-2, podemos confirmar que a eficiência de carga total em 100 Vac está acima de 95%. Além disso, mesmo com
20% de carga (que é um critério chave de desempenho do ponto de vista regulatório), a eficiência é superior a 96%. Esses resultados são alcançados
com uma combinação de escolhas ideais de componentes e layout cuidadoso do PCB. Também pode ser observado que o fator de potência
permanece acima de 0,9 para linha alta (230 Vac) em cargas abaixo de 50 W (20%). O THD do circuito em carga total e linha alta é medido em 7,2%, o
que é bastante respeitável.

O espectro harmônico de entrada para 230 Vac e carga total é mostrado na Figura 5-4 em relação ao limite da classe D e é mostrado que o circuito
passa confortavelmente pelos requisitos IEC61000-3-2. Resultado semelhante foi observado com a carga reduzida para 75 W.

Figura 5-4. Espectro Harmônico do Conversor CCM de 270 W

Algumas das compensações de design envolvidas nas escolhas de componentes são ilustradas a seguir usando alterações em dois componentes
principais e como elas afetam a eficiência em pontos críticos. No projeto acima, o MOSFET usado é um 20 A, 600 V (0,19 Ω) e o diodo de reforço é 8 A,
600 V. Experimentando com 15 A, 600 V FET e 3 A, 600 V diodo dos mesmos fornecedores /classe de componente, as seguintes variações de resultado
são obtidas na entrada de 100 Vac. Mudanças de desempenho semelhantes são observadas na entrada de 115 Vac.

http://onsemi.com
68
 ON Semicondutor

Tabela 5-3. Impacto das variações de componentes na eficiência (100 Vac)

100% de carga 15 UM FET 20 UM FET

3 A diodo 94,82% 94,99%

8 A diodo 94,89% 95,08%

20% de carga 15 UM FET 20 UM FET

3 A diodo 95,88% 95,91%

8 A diodo 96,06% 96,08%

Os resultados da Tabela 5-3 oferecem uma visão interessante sobre as compensações envolvidas na seleção de componentes para
circuitos PFC. Primeiro, é interessante notar que a mudança de eficiência ao passar da combinação [15 A FET, 3 A diodo] para a combinação
[20 A FET, 8 A diodo] resulta em cerca de 0,25% de melhoria de eficiência em plena carga (0,2% a 20 % carregar). Isso implica que os ganhos
nas perdas de condução feitas por um FET maior são compensados pelo aumento das perdas de comutação associadas a um Coss mais
alto. Dependendo dos custos dos dispositivos disponíveis e das metas de eficiência, a Tabela 3 oferece um conjunto interessante de opções
para selecionar os componentes certos e otimizar o projeto. Em outro conjunto de experimentos, o diodo boost foi substituído por uma
categoria diferente de diodo (série Q para série X), resultando em queda de eficiência de cerca de 0.

Finalmente, uma mudança no valor do indutor de 650 μH para 250 μH foi tentada. Uma redução tão drástica no valor do indutor aproxima o
circuito do DCM em cargas mais leves e o fator de potência piora, conforme mostrado na Tabela 5-4. No entanto, como o valor da ondulação
aumenta, a corrente do indutor na instância de desligamento do diodo fica significativamente abaixo de seus valores de pico e médio. O resultado
disso é que os efeitos de recuperação do diodo não são tão ruins e a eficiência e a EMI melhoram. Para um determinado requisito de projeto, essa
pode ser uma boa compensação a ser feita. Comparando com a Tabela 2, a eficiência melhora em 0,2% em carga total e em cerca de 0,33% em carga
de 50% (em 100 Vac). No entanto, a eficiência de carga de 20% reduz em cerca de 0,27% - isso é causado por uma ondulação mais alta no indutor,
causando perdas adicionais no núcleo.

Tabela 5-4. Impacto da redução do valor do indutor no CCM

Vin(ac) Alfinete(C) você(V) Io(A) Potência de saída Po Eficiência PF THD%
(C)

100 28.55 383,71 0,071 27.09 10% 94,90% 0,966 13.6

41,97 382,58 0,105 40.13 15% 95,62% 0,977 12.2
56,52 382.06 0,142 54.16 20% 95,83% 0,982 12.2
139.08 381,53 0,350 133,62 50% 96,08% 0,992 9.3
280,26 381,31 0,700 267.05 100% 95,29% 0,996 5.9
115 28,97 383,66 0,072 27.54 10% 95,06% 0,969 12,0
42.29 382,67 0,106 40,54 15% 95,85% 0,972 11.9
55,75 382.16 0,140 53,60 20% 96,14% 0,978 11.8
138,42 381,59 0,350 133,48 50% 96,43% 0,989 11.6
277,90 381,35 0,700 266,93 100% 96,05% 0,996 5.1
230 27,70 382,70 0,070 26,60 10% 96,02% 0,731 23,0
41.08 382,45 0,104 39,77 15% 96,82% 0,839 15,5
55,43 382.14 0,141 53,88 20% 97,21% 0,893 12.4
136,72 381,61 0,351 133,83 50% 97,89% 0,954 15.7
272.05 380,29 0,701 266,58 100% 97,99% 0,980 13.9

http://onsemi.com
69
Manual PFC

Os resultados da Tabela 5-2 são plotados nas figuras a seguir para entender o desempenho sobre a linha e a carga.

Potência de saída

Figura 5-5. Desempenho de eficiência do projeto CCM de 270 W

Potência de saída

Figura 5-6. Desempenho do fator de potência do projeto CCM de 270 W

http://onsemi.com
70
 ON Semicondutor

CAPÍTULO 6

PFC intercalado

O Interleaved PFC é uma solução emergente que se torna particularmente popular em aplicações em que um fator de forma estrito deve
ser atendido, por exemplo, em adaptadores de notebook de baixo perfil ou em TVs LCD. Esta seção considerará a intercalação de dois
estágios FCCrM PFC que abordam com eficiência a aplicação de 300-W de nosso interesse. Também é possível intercalar estágios CCM PFC.
No entanto, esta opção deve ser dedicada a aplicações de potência muito superior (acima de 1 kW) e não será detalhada aqui.

Esta seção fornecerá uma visão geral das características do PFC intercalado e tratará das principais etapas do projeto. Os resultados
práticos são dados como obtidos com o NCP1631. Informações mais detalhadas estão disponíveis emwww.onsemi.com (ver referências).

Introdução
A intercalação consiste em paralelizar dois estágios “pequenos” no lugar de um maior, que pode ser mais difícil de projetar. Praticamente, dois
estágios PFC de 150 W são combinados para formar nosso pré-regulador PFC de 300 W. Esta abordagem tem vários méritos como a facilidade de
implementação, o uso de componentes menores ou melhor distribuição de calor.

Além disso, o Interleaving estende a faixa de potência do Modo de Condução Crítica, que é uma técnica eficiente e econômica (sem necessidade de
baixo trrdiodos). Além disso, se os dois estágios forem operados fora de fase, a ondulação da corrente é significativamente reduzida. Em particular, a
corrente de entrada se parece com uma CCM e a corrente rms dentro do capacitor bruto é drasticamente reduzida.

Método de intercalação

Ao projetar um PFC intercalado CrM ou FCCrM, manter uma operação fora de fase é a principal dificuldade. Isso ocorre porque a
frequência de comutação não é fixa e uma operação nominal exige que o MOSFET seja ativado até o momento em que o vale é
detectado. Assim, cada fase deve bater em seu próprio ritmo e ao mesmo tempo ficar sincronizada com o outro ramo, exigindo
assim um sofisticado circuito de controle.

Na abordagem mestre/escravo tradicional, o ramo mestre opera livremente, enquanto a outra fase é controlada para seguir com um 180
°mudança de fase. O desafio é conduzir o ramo escravo para que ele nunca entre no CCM nem exiba tempos mortos indesejados [1].

O NCP1631 utiliza uma opção de fase interativa onde as duas ramificações operam independentemente, em CrM, prevenindo
inerentemente riscos de tempos mortos indesejados ou sequências de modo de condução contínua. Ainda assim, as duas fases interagem
entre si para operação fora de fase. Vale a pena notar que a técnica de intercalação exclusiva do NCP1631 (que será descrita neste capítulo)
mantém substancialmente o desejado 180°deslocamento de fase entre ramificações em todas as condições, incluindo sequências de
inicialização, falha ou transiente.

De forma mais geral, o NCP1631 integra um driver MOSFET duplo para aplicativos PFC de 2 fases intercalados. Ele dirige os dois ramos no
assim-chamadoFfrequênciaCabajurCrcondução íticaMtributo(FCCrM) onde cada fase opera emCrcondução íticaMtributo(CrM) nas
condições mais estressantes e emDé contínuoConduçãoMtributo(DCM) caso contrário, atuando como um controlador CrM com um grampo
de frequência (dado pelo oscilador). De acordo com as condições, o estágio PFC realmente transita de DCM para CrM (e vice-versa) sem
descontinuidade na operação e sem degradação da forma atual. Os métodos tradicionais de controle de CrM falham em oferecer essa
integridade da forma de corrente, embora alguns deles façam a transição para DCM por meio do uso de fixação de frequência.

O NCP1631 aproveita seu modo de operação FCCrM para gerenciar a operação fora de fase por meio de um oscilador simples.
Conforme esboçado na Figura 6-1, a tensão do oscilador oscila com o dobro da frequência de cada ramificação. Quando atinge seu
limite inferior de 4 V, o circuito gera um sinal de clock alternadamente para a fase 1 ou fase 2.

Existem dois casos possíveis a considerar:

1. O tempo de ciclo da corrente do indutor é menor que dois períodos do oscilador. Quando o sinal de clock é gerado, o indutor do
ramal correspondente ao clock é desmagnetizado (a corrente do indutor já chegou a zero) e um novo ciclo pode começar
imediatamente. Temos um modo de operação DCM de frequência fixa em cada ramificação, conforme representado no lado direito
da Figura 6-1. A operação fora de fase é obtida naturalmente como resultado dos sinais de clock intercalados.

http://onsemi.com
71
Manual PFC

2. A corrente do indutor não está em zero quando ocorre o sinal de clock correspondente ao ramo do indutor. O circuito entraria no
Modo de Condução Contínua (CCM) se o MOSFET fosse ligado naquele momento. Em vez disso, a próxima fase de condução é
atrasada até que o núcleo seja redefinido e a corrente do indutor chegue a zero. O sinal do clock permanece alto durante esse
período de espera e o MOSFET liga assim que a corrente da bobina chega a zero. Em outras palavras, a operação do modo de
condução crítica (CrM) é obtida. O oscilador continua descarregando pelo período de espera, reduzindo a frequência do oscilador e
atrasando a ocorrência dos próximos sinais de clock. Pode-se mostrar analiticamente que uma seleção apropriada das correntes de
carga e descarga do oscilador leva a uma operação fora de fase estável, conforme ilustrado no lado esquerdo da Figura 6-1.

5V

Vpin4
4V

Fase 1

CLK1
C aisso para
demidade de
DRV1 phase 1

CLK2
C espera por
derevista de
DRV2 ptem 1

Operação de CRM Operação DCM

Figura 6-1. Geração de Relógio Intercalado

Como um controlador de modo de tensão, o NCP1631 força o MOSFET on-time a ser idêntico em ambos os ramos. O tempo de
desmagnetização que depende apenas do tempo de condução e das tensões de linha e saída é então o mesmo em ambos
⎛ Vem ⎞
⎢⎢tde mag=tsobre- V ⎟⎟
fora−V
ramos também⎝ em⎠ .Portanto, se negligenciarmos a tolerância no circuito de temporização que ajusta o tempo

em resposta ao sinal de controle para cada circuito, a duração do ciclo de corrente é a mesma nos dois ramos, mesmo que seus
respectivos indutores não tenham a mesma indutância.

Finalmente, a única fonte de desbalanceamento de corrente é a tolerância do indutor. Pode-se facilmente mostrar que o compartilhamento atual é
regido pela seguinte equação:

= eufilial2
EUem(filial1)
EUem(filial2) eufilial1

Onde:
EUem (filial1)e euem (filial2)são as correntes médias de entrada consumidas pela fase 1 e fase 2
respectivamente Lramo1e eubranch2são os valores de indutância da fase 1 e fase 2, respectivamente
Praticamente, se a dispersão da indutância estiver na faixa de±5%, o possível desequilíbrio de corrente é menor que±10%.

Instalado em um pacote SOIC16, o NCP1631 também oferece muitos outros recursos úteis. Em particular, o circuito adapta seu grampo de
frequência para otimizar a eficiência do estágio PFC na faixa de linha/carga: abaixo de um nível de carga programável, a frequência decai linearmente
em função da potência para manter altos níveis de eficiência mesmo em carga muito leve (frequência dobrar para trás).

Um estágio PFC acionado por NCP1631 também facilita o projeto do conversor downstream, fornecendo-lhe uma tensão CC de faixa
estreita. Com esse objetivo, o circuito possui um pino de saída “pfcOK” para desabilitar o conversor a jusante até que o capacitor bruto seja
carregado e nenhuma falha seja detectada. Além disso, o NCP1631 reduz drasticamente os desvios de tensão de saída durante

http://onsemi.com
72
 ON Semicondutor

transientes de carga ou linha (quando a largura de banda baixa do loop PFC normalmente causa grandes problemas de overshoot e undershoot) por:

• Dedicar um pino específico para uma programação ideal do nível de proteção contra sobretensão

• Acelerando drasticamente o loop de regulação quando a tensão de saída está 4,5% abaixo do nível desejado (intensificador de
resposta dinâmica).
Na verdade, o conversor a jusante pode ser projetado de forma otimizada, pois o estágio PFC fornece uma faixa de tensão muito
estreita.

Finalmente, as proteções NCP1631 (limitação de corrente máxima, detecção de corrente de pico, proteção de subtensão, detecção de
queda de tensão...) protegem o sistema da maioria das sobretensões possíveis e tornam o estágio PFC extremamente robusto e confiável.

Principais vantagens do PFC intercalado

O esquema simplificado da Figura 6-2 mostra os dois canais paralelos. O primeiro ramo absorve uma correnteEUfilial1e fornece a
saída comEUD1. O outro ramo desenhaEUfilial2e geraEUD2. Estas correntes são semelhantes àquelas exibidas por uma corrente
monofásica clássica.FCCrMFase PFC. No entanto, veremos que como resultado da operação fora de fase, a corrente total absorvida
pelo PFC intercalado (EUno total)da Figura 6-2) e a corrente total fornecida pelos diodos boost (EUD(total)
da Figura 6-2) têm uma ondulação significativamente reduzida em comparação com a obtida com estágios PFC monofásicos convencionais.

Vin Vout
Linha CA Iin(total) Ifilial1 ID1

EMI
Filtro DRV1
Ibranch2 ID2

DRV1 ID(total)

NCP1631
CARREGAR
Rsense DRV2

Figura 6-2. Esquema Simplificado de um Estágio PFC Intercalado

1. A ondulação da corrente de entrada é minimizada:

EUem(total)

EUbranch2
EUramo1

tempo

Figura 6-3. A corrente total exibe uma ondulação reduzida

http://onsemi.com
73
Manual PFC

A corrente do indutor dentro de cada ramificação exibe uma grande ondulação (operação CrM), mas conforme ilustrado na Figura 6-3 e detalhado
em [2], a operação fora de fase resulta em uma ondulação muito pequena na corrente total consumida pelo estágio PFC . De fato, não há ondulação
quando a tensão de entrada é metade da tensão de saída (as inclinações ascendente e descendente são as mesmas) e atinge um valor máximo (100%
da corrente média - pico a pico) quando Vemé próximo de zero ou próximo de Vfora(veja a Figura 6-4).

Mais especificamente, assumindo uma operação CrM permanente (sem grampo de frequência − (1)) e um deslocamento de fase de 180−, pode-se calcular a ondulação da
corrente de entrada da seguinte forma:

⎛ Vem ⎞
⎢⎢2- ⎟⎟ −1
EUem(pacote−pacote)=⎝ Vfora⎠ Vem
se > 0,5
EUem Vem Vfora
Vfora
⎛ Vem ⎞
1-⎢⎢2- ⎟⎟
⎝ Vfora⎠ Vem
= se <0,5
EUem(pacote−pacote)

EUem Vem Vfora

1-
Vfora

⎛V em⎞
⎢⎢ ⎟⎟
A figura a seguir resume as variações de ondulação em função da ⎝Vfora⎠ .

120

100

80
Ondulação Pk a PK (%)

60

40

20

0
0 0,25 0,5 0,75 1
Vin/Vo ut

Figura 6-4. Ondulação pico a pico da corrente de entrada como uma função da magnitude da linha

Na verdade, a corrente de entrada é semelhante à de um CCM PFC no sentido de que a ondulação da corrente é pequena.

2. A ondulação da corrente que alimenta o bulk e a carga é minimizada:

Conforme mostrado na Figura 6-5, ainda assumindo uma operação CrM, o deslocamento de fase de 180° reduz o conteúdo CA da corrente total
fornecida pelos 2 ramos para o capacitor bruto e a carga (EUD(total)deFigura 6-2).Isso ocorre porque as duas fases exibem sequências de
reabastecimento intercaladas. Além disso, se a tensão de entrada for menor que a metade da tensão de saída, não haverá sobreposição entre as

1-A ondulação de corrente aumenta se o estágio PFC operar em DCM como resultado dos tempos mortos. No entanto, o estágio PFC é projetado para
operar em CrM nas condições mais severas, sendo a frequência grampeada apenas quando a corrente de linha é relativamente baixa. Assim, o FCCrM
não altera os benefícios em termos de ripple de corrente de entrada e saída.

http://onsemi.com
74
 ON Semicondutor

intervalos de reabastecimento de dois ramos. Essa característica leva a uma corrente rms dramaticamente reduzida dentro do capacitor bruto em
condições de linha baixa em aplicações de rede elétrica ampla, para um projeto mais fácil, barato e robusto.

No caso de rede ampla (sem sobreposição entre os tempos de reabastecimento das duas fases), o valor eficaz máximo da corrente global de
reabastecimento pode ser expresso da seguinte forma:

16 - 2 -P2 fora
EUD(rms)= 2
9- -Vac LL-Vfora--

A corrente rms é assim 30% menor (dividida por2)quando comparado ao que é obtido na operação CrM tradicional ou
FCCrM.

Da mesma forma, a corrente rms que flui através do capacitor bruto também é diminuída. Assumindo uma corrente de carga constante, podemos
obter uma boa aproximação dessa corrente usando a seguinte equação:

16 - 2 -P2 fora
EUout
C (rms=
) 2
− ( Pfora )2
9- -Vac LL-Vfora-- Vfora

Considerando que, em um CrM tradicional ou FCCrM PFC, teríamos:

32 - 2 -P2 fora
ut(rms=
EUcompanhia ) 2
− ( Pfora)2
9 - -Vac LL-Vfora-- Vfora

ID(total)
tempo

ID1
tempo

ID2
tempo

Figura 6-5. Redução no conteúdo AC da corrente de reabastecimento como resultado da intercalação

Etapas de projeto com o exemplo de 300 W

Um PFC intercalado de 300 W consiste em dois estágios CrM paralelos de 150 W (Capítulo 3) ou FCCrM (Capítulo 4). Assim, a principal
tarefa reside no seu dimensionamento. Como as principais etapas do projeto de um impulso CrM ou FCCrM PFC já foram abordadas neste
manual, este capítulo se concentrará principalmente nos aspectos específicos da intercalação.

Etapa 1: definir as principais especificações

Tensão mínima de entrada (VacLL): 88 Vac (geralmente 10-12% abaixo da tensão típica mínima que pode ser de 100 Vac em
muitos países).
Tensão máxima de entrada (VacHL): 264 Vac (geralmente 10% acima da tensão máxima típica que pode ser de 240 Vac em
muitos países)
Frequência da linha (fLINHA): 50 Hz /60 Hz (frequentemente especificado em uma faixa de 47 a 63 Hz e, para cálculos como tempo de espera, é necessário levar
em consideração o valor mais baixo especificado)

Tensão de Saída (Vfora): 390 V (Este valor tem que ser acima de 1.414 - VacHLe é tipicamente entre 385 e 400 V para operação de entrada
universal)
Tensão de saída máxima (Vfora (max)) : 415 V (Este valor é geralmente 7−10% acima do Vforavalor e é determinado pela
precisão do nível OVP do controlador PFC).

http://onsemi.com
75
Manual PFC

Potência de saída máxima do PFC (Pfora): 300 W (Esta é a potência de saída especificada para o estágio PFC. É importante levar em
consideração a eficiência do estágio seguinte ao especificar este parâmetro - ele sempre será maior que a potência máxima de saída do
sistema especificada)
Frequência de fixação (fsw(min)): 130 kHz por fase levando a uma frequência de grampo de 260 kHz para o PFC intercalado. A frequência do alicate é
fundamental no dimensionamento dos indutores boost que devem ser grandes o suficiente para forçar a operação do CrM nas condições mais
severas (carga total). Quanto maior fsw(min), menor pode ser a indutância.

Ondulação da tensão de saída (Vondulação (p−p)): <27 V (este parâmetro geralmente é especificado em porcentagem da tensão de saída,±3,5% no máximo no nosso
caso)

Eficiência estimada ( ): 94% (Este parâmetro é uma estimativa inicial que é usada para dimensionar os componentes do estágio de potência − alto nível de
precisão não é necessário para o procedimento de projeto).

Passo 2: Projete o Indutor Boost (para cada ramo)

Como já visto nas seções CrM e FCCrM, as correntes de pico (máximas) e rms do indutor dentro de um ramo são:

⎞
2 2-⎢⎛Pfora ⎟
-
⎝ 2 ⎠ = 2 2 150
EU eu, pk (ma x)=
=5.13A
co eu
- -vácuoLL 0,94 -88

E:
, (ma x) 5.13
2.09A
EUpacote de bobina
, (ma
EUbobina x)=
6 6
rms

Conforme discutido no capítulo 4, o projeto do indutor boost é dado pela equação abaixo (onde fsw(min)é a frequência de aperto):

390
- -vácuo LL 2V- (fora − vácuoLL) 0,94 -882-( − 88)
eu 2 = 2 127 μH
⎛Pfora ⎞ 2 -390 -150 -130k
2-Vfora-⎢ ⎟ -fsw(min)
⎝ 2 ⎠

Finalmente, um indutor 150-μH / 6-A pk / 2,5-A rms foi selecionado.

Etapa 3: projetar os componentes do Power Stage

Os componentes do estágio de potência são projetados com base em suas classificações de corrente e tensão. O projeto do indutor já foi abordado na
etapa 2. O diodo da ponte deve ser selecionado com base na classificação da corrente de pico do indutor e terá a dissipação de energia dada por:

42 Vf V 300
Pponte e = - - Pfora 1.8f - 6.5 -Vf
vácuoLL - 88 0,94

Assumindo uma tensão direta de 1 V para cada diodo (Vf-1-V), a ponte dissipa aproximadamente 6,5 W. Para cada ramificação, o

MOSFET é selecionado com base no estresse de pico de tensão (Vfora (max)+margem) e tensão atual rms:

2-⎢⎛Pfora ⎞ ⎟
⎝ 2 ⎠ - 1- 8 - 2 -vácuoLL = 2 -150 8- 2 -88
EU( ) = 1- 1,79 A
3---vácuoLL 3 - -Vfora 3- - 390
Senhor Senhora
3 -0,94 -88

Usando um FET de 550-V, 250-mΩ, por ramificação, cada MOSFET dará perdas de condução de (assumindo que RDS(ligado)aumenta em 80% devido aos
efeitos da temperatura):

Pcondição=EUM(rms) 2-RDS(sobre)=1,79 2-0,25 -180% 1,44 W

Um MOSFET Infineon IPP50R250 por ramificação foi usado neste projeto.

Dois IPP50R250 colocados em paralelo causariam as mesmas perdas de condução em um estágio convencional CrM ou FCCrM PFC.
Perdas de comutação são difíceis de prever com precisão. Eles não são computados aqui.

http://onsemi.com
76
 ON Semicondutor

Pode-se simplesmente observar que, seja um PFC tradicional ou intercalado, o evento de chaveamento ocorre sob o mesmo estresse de
tensão. A única diferença está na magnitude da corrente que é metade em um ramo do PFC intercalado em relação ao PFC convencional.
Assim, assumindo que os tempos de comutação são os mesmos em ambos os casos e lembrando que o PFC intercalado é composto por
dois ramos:

• Se forem usados os mesmos MOSFETs (um em um PFC tradicional, 1 por ramo em um intercalado), as perdas globais
de comutação seriam as mesmas nas duas soluções
• Na prática, eles devem ser menores no PFC intercalado devido ao uso de um MOSFET menor por fase, levando a uma
menor capacitância parasita e maior velocidade de transição.
O PFC intercalado requer dois diodos de reforço (um por ramificação). Conforme explicado no capítulo FCCrM, não há problemas de recuperação
reversa com os quais se preocupar. Simplesmente, eles devem atender à classificação de tensão correta (Vfora (max)+margem) e exibem uma baixa
queda de tensão direta. Supondo um compartilhamento de corrente perfeito, a corrente média do diodo é a metade da corrente de carga

⎛ EUd(total ) ⎞ ⎛dEU(total)-Vf⎞
⎢⎢EU
d 1=EU
d 2= = Pfora 0,38A ⎟⎟ ⎢⎢ ⎟⎟
⎝ 2 2-Vfora ⎠ . Então, as perdas são apenas⎝ 2
⎠por diodo. Para cada fase, a corrente de pico vista
pelo diodo será o mesmo que a corrente de pico do indutor correspondente.

Etapa 4: projeto do capacitor de saída

O capacitor de saída é projetado considerando 3 fatores: ondulação da tensão de saída, ondulação da corrente de saída e o tempo de hold-up. A
ondulação da tensão de saída é dada por:

Vondulação(p−p)= Pfora-
2 - flinha-Cfora-Vfora

A corrente rms do capacitor é dada por (assumindo uma carga resistiva):

2
16- 2-P2fora ⎛Pfora ⎞
EUCout(rms)= 2
− ⎢⎢ ⎟⎟
9 - -Vac LL -Vfora -- ⎝Vfora⎠

Porém, quase sempre, o valor do capacitor é determinado pelo tempo de hold-up que é aproximado por:
2−Vmn 2)
Cfora-(Vfora eu
tsegurar−acima=
2-Pfora

O tempo de espera não sendo considerado aqui, um capacitor de 100-F foi escolhido para satisfazer as outras condições acima. A ondulação pico-pico
chega a 24 Vppem plena carga (linha de 50 Hz) (±3% de Vfora) e a corrente eficaz é de 1,34 A.

http://onsemi.com
77
Manual PFC

Etapa 5: circuito de detecção de corrente

Linha CA

EMI Vaux2
Filtro Vin Vout
EU
em
D2

L2
V aux1

Cin D1
espelho atual
ICS
L1
OCP
M2
IOCP = 210 -A

ICS ICS
(ICS é M1
DRV2
proporcional
C a granel
para a bobina
ICS
CS atual) Inrush
DRV1
9 QZCD1
ICS Grampo Negativo IZCD = 21 -A

Carregar
QZCD2
(do bloco ZCD)
ROCP

RCS Iin

Figura 6-6. Bloco de Sentido Atual

O NCP1631 foi projetado para monitorar uma tensão negativa proporcional à corrente do indutor. Praticamente, um resistor de detecção de
corrente (RCSda Figura 6-6) é inserido no caminho de retorno para gerar uma tensão negativa proporcional à corrente total absorvida pelos
dois ramos. O circuito incorpora um amplificador operacional que fornece a corrente necessária para manter nula a tensão do pino CS
(consulte a Figura 6-6). Ao inserir um resistorROCPentre o pino CS eRCS, ajustamos a corrente do pino 9 da seguinte forma:

− (RCS-EUem)+(ROCP-EUCS)=Valfinete9 0
OndeEUemé a corrente total consumida pelas duas fases do estágio PFC intercalado.
Finalmente a correnteEUCSabsorvida pelo pino 9 é proporcional à corrente do indutor conforme mostrado pela seguinte equação:

EUCS=EU = RCSEU em
alfinete9
R OCP
O circuito comparaEUCSa uma referência de corrente interna de 210-μA para uma limitação de corrente ciclo a ciclo. Portanto, a proteção de
sobrecorrente atua quando:

ROCP-210 μA
EUem,ma x=
RCS
Por fim, a razão (ROCP/RCS) define o limite de sobrecorrente de acordo com a seguinte equação:

ROCP = EUem,ma x
RCS 210 μA
Como temos dois componentes externos para definir o limite de corrente (ROCPeRCS), o resistor de detecção de corrente pode ser otimizado
para ter omelhor trade-off entre perdas e imunidade a ruído. O seguinte procedimento é usado para chegar ao trade-off:
Calcule a corrente máxima consumida pelos dois ramos:
Conforme mostrado em [2], as seguintes equações fornecem a corrente total que é absorvida pelo PFC intercalado

((Pem,média )ma x - ⎛⎢⎢1- Vnome, fora

⎞
⎟ Vnome, fora
se(Vem,rms)LL
( (Vem, rms)LL ))
2- Vem ⎟
EUem,ma x= 2
,rms LL) ⎢ 4 - Vfora,nome − 2- ( ⎟ 2 2
⎝ ⎠

(Pem,média)ma x ⎛ ⎞ Vnome, fora

=2 2- - ⎢1-
Vfora,nome ⎟ se(Vem
, rms)
⎢ 4- 2-(Vem,rms) ⎟
EUem,ma x
(Vem,rms)LL ⎝ LL⎠
LL 22

http://onsemi.com
78
 ON Semicondutor

Onde:
• (Vem, rms)LLé o nível mais baixo da tensão rms da linha.
• (Pem, média)máximoé o nível máximo da potência de entrada.

• Vfora, nomé o nível nominal da tensão de saída (ou a tensão de regulação de saída)

390 ⎞
( )
⎛⎢Vem,rms LL =88
Vfora,nome
22
=
22
138⎟
No nosso caso,⎝ ⎠.
Por isso:

(P )ma x-⎢1-
⎢
⎛ ⎞
⎟
(
em,média
Vfora,nome
=2 2-
))⎠
⎟
(
EUem,ma x
(Vem,rms)LL ⎢ 4- Vfora ,nome− 2-(Vem,rms)⎟LL
⎝
300
(Pneu,média)ma x = 94% 320C
assumindo (assumindo uma eficiência mínima de 94%), vem

⎛ ⎞
320 ⎢ 390 ⎟
EUem,ma x= 2 2- - ⎢1-
88 ⎢
⎝
4- 390 − 2 -88 ( ( )) ⎟
⎟
⎠
6.5A

SelecionandoROCPeRCS:

Se negligenciarmos a ondulação da corrente de entrada, aRCSperdas são dadas pela seguinte equação simplificada:

2
⎛P em,média⎞
pRCS =CS
R -⎢ ⎟
⎢⎝V em,rms⎠⎟

Pode-se escolherRCSem função de seu impacto relativo na eficiência do estágio PFC na linha baixa e na potência máxima. Se α é a
porcentagem relativa da potência que pode ser consumida peloRCS, este critério leva a:

2
⎛ ⎞
( ,média)ma x =R CS-
- Pem ⎢ Pem,média)
(
ma x⎟
⎢⎢ Vem,rms) (
min⎠
⎟⎟
⎝
Finalmente:

2
(Vem,rms)min
RCS= -
(Pem,média)ma x
E:

R OCP=RCS- EUem,ma x

210 μA

Geralmente ( -0,2%)dá um bom trade-off entre perdas e imunidade a ruído (0,2% da potência é perdida noRCSna linha baixa). Níveis mais
baixos podem ser definidos quando se almeja taxas de eficiência superiores. Neste caso, atenção especial deve ser dada ao layout do PCB.

Este critério leva ao seguinteRCSvalor:

882
RCS=0,2% - 50m
320
Esta seleção resulta no seguinteROCPresistor:
6.5A
ROCP=50m- 1.54k
210 μA

http://onsemi.com
79
Manual PFC

Um resistor de 1,8 kΩ é selecionado paraROCPque dá uma margem de 15% no nível de sobrecorrente.

Quando um evento de sobrecorrente é detectado, o NCP1631 diminui o tempo de condução em ambos os ramos em função do excesso de
corrente para uma resposta gradual em caso de sobrecorrente moderada e uma reação brusca em uma situação severa. Este método
detalhado no data−sheet [3] evita riscos de descontinuidade na operação por conta de transientes “normais” que acionariam a função OCP.

Esquema de Aplicação
U1
KBU6K D16
1N5406

+
Vout
C18 C1
EM EU
680nF 100nF em
Vin
-

R41 Vout Vaux2

C12 1800k R32 R31
4,7nF 1800k 1800k
X1 X7
R14 R15
Tipo = Y1
22k 22k
R42 R39 R18
1800k 1800k C22 820k
1nF Vaux2
C13 EU EU
CM1

4,7nF R25 L1 D4 L2
1 16 C30 MUR550
Tipo = Y1 R43 R38 27k pfc OK
100nF
1800k 1800k D14
2 15 R7
1N4148 2.2 D5
L4
C6 R33
14
X4 +
18k
3
IPP50R250 MUR550
1μF R34
150μH R44 R23x C15 390V
Tipo = X2 220pF 270k R11
1800k OVP 560k 4 13
em 10k −
Q1 D15
R123 5 12
R17
C20 2N2907
680k C25 DRV2 1N4148
2.2 X6
R46 R40 150nF 1μF 6 11 D21 DRV2
120k C27 27k R36 15V IPP50R250
R122 1nF 39k Vcc R20
7 10
R121 680k C34 + 10k
R37 10nF C33 Q2
680k C28
4,7k
8 9
R1 100nF
15V 2N2907 C32
220nF
1,8k 100 μF/450V
R2 C32x
−
OVP R24 1k
em 100 μF/25V
50m (3W)

eu N Terra EU
em
90−265VCA
O circuito trava se VCC
excede 17,5 V

Figura 6-7. Esquema de Aplicação

A aplicação apresentada é aquela da placa de demonstração NCP1631 detalhada em [4]. Ele foi preenchido para que seja alimentado por uma fonte de
alimentação externa de 15 V. No entanto, é possível adicionar os elementos necessários para que seja autoalimentado: resistências de arranque e bomba de
carga.

As placas são equipadas com dois indutores PQ2620 de 150

−μH. Os MOSFETS são IPP50R250 da Infineon.
Os diodos boost são axiais MUR550 da ON Semiconductor. Esses diodos ultra-rápidos são projetados especificamente para CrM ou FCCrM
PFC.
A capacidade de travamento é destacada no esquema. A proteção térmica pode utilizar a capacidade de bloqueio NCP1631.

http://onsemi.com
80
 ON Semicondutor

Lista de materiais

Resultados e curvas de desempenho

O Manual da placa de avaliação [4] detalha o desempenho do estágio PFC intercalado de 300 W apresentado.

No entanto, os principais resultados são relatados aqui.

A Figura 6-8 mostra a corrente de entrada nas linhas baixa e alta. Como esperado, a corrente de entrada se parece com uma CCM. Na linha alta, o grampo de
frequência aumenta ligeiramente a ondulação da corrente de entrada.

As formas de onda inferiores são visualizações ampliadas. Os sinais de acionamento são mostrados para verificar se o 180°deslocamento de fase é
obtido corretamente. Na linha inferior (esquerda), os ramos operam em CrM. Na linha alta, eles operam em DCM (à direita), conforme atestado pela
corrente oscilante perto do vale, pois o grampo de frequência é definido como 130 kHz em carga nominal (em um nível mais baixo em carga leve,
conforme ditado pela função de dobra de frequência para melhorar a eficiência ). Vale lembrar que o NCP1631, como outros circuitos FCCrM, modula
automaticamente o tempo de condução do MOSFET para ainda exibir fator de potência próximo à unidade em DCM. O desempenho de PF e THD é
detalhado em [4].

http://onsemi.com
81
Manual PFC

Figura 6-8. Formas de onda típicas em plena carga

http://onsemi.com
82
 ON Semicondutor

98,5

98,0

97,5

97,0

96,5
Eficiência (%)

96,0

95,5

95,0
1 0 0V
94,5
1 1 5V
94,0

93,5 230V
93,0
0 10 20 30 40 50 60 70 80 90 100 110

Carregar (%)

Figura 6-9. Eficiência versus Carga

Conforme mostrado na Figura 6-9, a característica de eficiência sobre carga é particularmente plana.

Isso ocorre porque o PFC intercalado limita o peso das perdas de condução em carga total, compartilhando o estresse entre dois ramos.
Em carga leve, o limite de frequência e as funções de dobramento de frequência atenuam as perdas de comutação e, portanto, limitam
efetivamente a queda de eficiência geralmente observada em carga leve.

Esses desempenhos de eficiência foram obtidos usando a característica típica de dobramento de frequência. Quando taxas superiores de eficiência
de carga leve são necessárias, o fold-back de frequência pode ser ajustado. Por exemplo, a nota de aplicação AND8456/D [5] ensina como diminuir
abruptamente a frequência de comutação adicionando um resistor simples, quando a potência cai abaixo de um nível programado. A Figura 6-10
mostra que essa técnica pode melhorar ainda mais a eficiência em 10% e 20% da carga, forçando uma operação de 20 kHz nesses níveis de potência.
O estágio PFC continua rodando em CrM a 50% e 100% da carga conforme necessário para uma operação eficiente.

Figura 6-10. Ajustar a característica de dobramento de frequência pode ajudar a melhorar a eficiência de carga leve

http://onsemi.com
83
Manual PFC

Referências
[1] L. Huber, BT Irving e MM Jovanovic, “Métodos de controle de circuito aberto para conversores PFC de reforço de limite
DCM/CCM intercalados”, IEEE trans. Power Electron., vol. 23, não. 4, pp 1649-1657, julho de 2008
[2] Joel Turchi, “Características de Estágios PFC Intercalados”, Nota de Aplicação AND8355/D,www.onsemi.com
[3] folha de dados NCP1631,www.onsemi.com
[4] Stéphanie Conseil, “Performance of a 300-W Interleaved PFC Driven by the NCP1631”, Evaluation Board
Manual, NCP1631EVB/D,www.onsemi.com
[5] Joel Turchi, “Melhore ainda mais a eficiência de baixo consumo de energia do seu PFC intercalado acionado por NCP1631”, Nota de aplicação
AND8456/D,www.onsemi.com

http://onsemi.com
84
 ON Semicondutor

CAPÍTULO 7

PFC sem ponte

Introdução
A necessidade de maior eficiência do estágio PFC levou os projetistas de circuitos a examinar atentamente todas as seções do circuito e
desenvolver possíveis alternativas de menor perda. Uma seção que contribui significativamente para as perdas é a ponte retificadora de entrada.
Como resultado, as alternativas para eliminar a ponte de diodos ou convertê-la em um circuito de dupla utilização vêm sendo exploradas há muitos
anos. Essa eliminação/conversão da ponte de diodo traz seu próprio conjunto de desafios. Este capítulo fornece uma visão mais aprofundada das
técnicas sem ponte e trabalha com um exemplo de projeto para um conversor PFC sem ponte de 800 W.

Por que remover a ponte?

D4 D3

AC EMI PFC
Linha Filtro Estágio

D2 D1

Figura 7-1. A corrente de entrada flui através de dois diodos

A Figura 7-1 retrata a ponte de diodo que geralmente é inserida entre o filtro EMI e o estágio PFC. Esta ponte retifica a tensão da linha
para alimentar o estágio PFC com uma tensão de entrada senoidal retificada. É bem conhecido que, como resultado dessa estrutura, a
corrente de entrada deve fluir por dois diodos antes de ser processada pelo estágio de reforço do PFC:

♦ Para meia onda de uma linha,D1eD4conduta (vermelhosetas da Figura 7-1)

♦ Para o outro,D2eD3transmitir a corrente (azulsetas da Figura 7-1)
De fato, dois diodos da ponte são inseridos permanentemente no caminho da corrente. Infelizmente, esses componentes
exibem uma tensão direta que leva a perdas de condução.
O valor médio da corrente vista pela ponte é a corrente de linha média em um ciclo de meia linha. Daí podemos escrever
a seguinte equação:

2 2
Ibridge T
- Iin(t)T - Iin(rms)
(eq. 1)
linha linha
2 2

A corrente rms da linha pode ser facilmente expressa em função da potência e da tensão da linha:

biquinho

Iin(rms) - (eq. 2)
Vin(rms)

Onde:
♦ Pforaé a potência de saída
♦ é a eficiência
♦ Vin(rms)é a tensão rms da linha
Como dois diodos veem permanentemente a corrente média de entrada, a ponte consome uma energia que pode ser calculada da seguinte forma:

2 2
(eq. 3)
biquinho

Pbridge - 2 Vf Ibridge T
2 Vf
linha
Vin(rms)
2

http://onsemi.com
85
Manual PFC

Finalmente, se assumirmos uma tensão direta de 1 V por diodo e calcularmos as perdas na tensão rms de linha baixa usual (90
V), vem:

2 2 Biquinho biquinho
(eq. 4)
Pbridge
21 2%
90
Em outras palavras, uma ponte de entrada consome cerca de 2% da potência de entrada na linha baixa de uma ampla aplicação de rede elétrica.
Portanto, se um dos diodos em série pudesse ser suprimido, 1% da potência de entrada poderia ser economizado e a eficiência poderia, por exemplo,
aumentar de 94% para 95%. Além disso, o principal ponto quente produzido por uma ponte de diodo tradicional seria eliminado com o benefício de
uma maior confiabilidade da aplicação.

Arquitetura sem ponte “básica”

Comutação de Célula Quando

PH2 está alto Q1 está desligado

PH1 D1 D2
eu

AC
Linha

PH2 +
Q1 Q2

Comutação de Célula Quando

PH1 está alto Q2 está desligado

Figura 7-2. Solução Bridgeless “tradicional”

A Figura 7-2 retrata uma opção clássica para PFC sem ponte. Existem duas células de comutação. Cada um deles consiste em um MOSFET de
potência e em um diodo:
♦ A primeira célula (Q1,D1) processa a potência para o ciclo de meia linha quando o terminal “PH1” da linha está alto e fica em modo
ocioso pelo resto do período da linha.
♦ A segunda célula (Q2,D2) está ativo para a outra meia onda quando “PH1” é baixo em relação ao terminal “PH2”.
A linha e o indutor PFC são colocados em série e o arranjo que eles formam é conectado aos nós de comutação das duas células de comutação. A
corrente de entrada é processada pela célula de comutação que está ativa para a meia-onda de linha considerada. O MOSFET da célula inativa tem um
papel de qualquer maneira, já que seu diodo de corpo serve como caminho de retorno da corrente. Em comparação com um estágio PFC
convencional, as perdas devido à ponte são salvas, mas o diodo do corpo do MOSFET inativo conduz a corrente da bobina. Finalmente, esta estrutura
elimina a queda de tensão de um diodo no caminho da corrente de linha para uma eficiência melhorada.
No entanto, a arquitetura acima apresenta os seguintes inconvenientes, resultantes do fato de que a linha está flutuando em
relação ao terra do estágio PFC (ao contrário do PFC convencional, onde a linha está conectada ao terra do PFC):
♦ Certos controladores PFC precisam detectar a tensão de entrada. Nesta estrutura, um circuito simples não pode fazer o trabalho.
♦ Da mesma forma, a corrente da bobina não pode ser facilmente monitorada.

Além dessas dificuldades na implementação do circuito, a filtragem EMI é o principal problema. Quando “PH1” é alto, o terminal
negativo “PH2” é conectado ao terra peloQ2diodo do corpo. Assim, o terra de aplicação é conectado à linha CA como acontece em
um PFC convencional. Agora, quando "PH2" é alto, o MOSFETQ2interruptores e a tensão entre os terminais de linha e os pulsos de
aterramento da aplicação também. Mais especificamente, o potencial do nó “PH2” quase oscila entre 0 (quando o MOSFET está
ligado) e a tensão de saída do PFC (quando o MOSFET está desligado). Este grande “dV/dt” leva a um aumento do ruído de modo
comum que é difícil de filtrar. Esta é provavelmente a maior desvantagem da solução acima ([1] e [2]).

Abordagem em Duas Fases

A Figura 7-3 retrata outra opção para PFC sem ponte. Esta solução foi proposta pelos professores Alexandre Ferrari de Souza e
Ivo Barbi [3]. Conforme mostrado na Figura 7-3, não há ponte completa. Em vez disso, o terra do circuito PFC está ligado à linha por
diodosD1eD2e cada terminal alimenta um estágio PFC. Portanto, a solução pode ser vista como PFC de 2 fases, onde os dois ramos
operam em paralelo:
♦ Para a meia onda quando o terminal “PH1” da linha é alto, o diodoD1está desligado eD2conecta o terra do PFC ao
terminal de linha negativo (“PH2”).D2aterra a entrada do ramal “estágio PH2 PFC” que assim fica inativo e o “estágio
PH1 PFC” processa a potência.

http://onsemi.com
86
 ON Semicondutor

♦ Para o segundo ciclo de meia linha (quando “PH2” é alto), o ramal “estágio PH2 PFC” está operando e o “estágio PH1 PFC” que não
possui tensão de entrada, está inativo.

PH1 PFC
Estágio
PH1
PH2 PFC
AC PH2 Estágio
Linha

DRV
+
D2 D1

Figura 7-3. Arquitetura de duas fases

A Figura 7-4 fornece um esquema equivalente para as duas meias-ondas. Da mesma forma que a estrutura sem ponte tradicional
apresentada no parágrafo anterior, essa arquitetura elimina um diodo no caminho da corrente e, portanto, melhora a eficiência.
Outra característica interessante dessa estrutura é que o estágio PFC que está ativo se comporta como um boost PFC
convencional faria:
♦ Quando o terminal “PH1” é positivo (consulte a Figura 7-4a), o diodoD1abre eD2oferece o caminho de volta. A tensão de
entrada para o estágio PFC “PH1” é uma senóide retificada referenciada ao terra.

♦ Para a outra meia onda (ver Figura 7-4b), quando “PH2” é o terminal positivo,D1oferece o caminho de volta. DiodoD2
está desligado e vê uma senóide retificada que insere o estágio PFC “PH2”. Novamente, temos um PFC convencional onde a
tensão de entrada e o boost são tradicionalmente referenciados ao terra.

Estágio PH1 PFC

− PH1
PH1
+ Estágio PH2 PFC
Linha AC PH2
Linha CA
PH2
DRV +
− +
D1 +
DRV
D2

a) Terminal PH1 é o Alto b) Terminal PH2 é o Alto

Figura 7-4. Esquema Equivalente para as Duas Meias Ondas

Também é importante notar que a estrutura bifásica não requer nenhum esquema de controle específico para alternar entre as
fases. Os MOSFETs dos dois ramos são referenciados ao terra e podem ser acionados permanentemente mesmo quando sua fase
está em modo inativo. O MOSFET do ramo inativo seria então ligado e desligado sem função, mas:
♦ Com o benefício de um circuito simplificado, pois não há necessidade de detectar a fase ativa e direcionar o sinal de acionamento
para o MOSFET correto de acordo com o ciclo de meia linha.

♦ Ao preço das perdas adicionais devido à unidade MOSFET inativa. De qualquer forma, a perda não é muito alta, pois a
tensão no MOSFET é nula quando sua tensão de entrada é zero. Portanto, a carga do portão a ser fornecida é
aproximadamente metade em comparação com a do MOSFET ativo.

http://onsemi.com
87
Manual PFC

PH1
0V

Linha AC
PH2

DRV +
D2 D1
Rsenso

Figura 7-5. Funcionamento da Meia Onda ”PH2”

Deve-se, no entanto, observar que a corrente não necessariamente retorna peloD1eD2apenas diodos. A Figura 7-5 retrata (em azul e
vermelho) o caminho de corrente “esperado” quando “PH2” é alto (a mesma análise poderia ter sido feita para “PH1” alto):
♦ O caminho azul deve ser o caminho atual quando o MOSFET está ligado
♦ O vermelho, o da corrente quando o MOSFET está aberto.
Na verdade, uma grande parte da corrente flui conforme indicado em preto, independentemente do estado do MOSFET. Isso ocorre
porque o diodo do corpo do MOSFET supostamente inativo fornece outro caminho à corrente. Como a bobina apresenta baixa impedância
na frequência da linha, temos dois diodos em paralelo e a corrente é compartilhada entre eles na proporção inversa da impedância real dos
caminhos.

Corrente da fase 1 (5 A/div) 5ms/div

0A

Parte da corrente
da fase ativa flui
0A através do inativo
MOSFET e bobina!

Corrente da fase 2 (5 A/div)

Figura 7-6. Parte da corrente flui através do MOSFET supostamente inativo e da bobina

A Figura 7-6 retrata a corrente de entrada para cada ramificação. Pode-se ver neste gráfico que uma corrente negativa ocorre através do diodo do
corpo durante a meia onda “inativa”. A principal inconveniência desse comportamento é que a corrente de entrada não pode ser detectada pela
inserção de umRSENSOresistor no suposto caminho de retorno (conforme mostrado na Figura 7-5), pois parte da corrente segue outro caminho. Uma
alternativa melhor é inserir transformadores de detecção de corrente conforme detalhado na parte “etapa 6” da próxima seção.

Procedimento de projeto com um exemplo de 800 W

O procedimento passo a passo de um PFC sem ponte de 800 W é descrito nesta seção com referência à Figura 7-7, que destaca
as partes principais do projeto.

Passo 1: Principais Especificações

Tensão mínima de entrada (VacLL): 88 Vac Tensão
máxima de entrada (VacHL): 264 Vac Frequência da
linha (fLINHA): 50 Hz / 60 Hz (47-63 Hz) Tensão de
saída (Vfora): 385 V Tensão máxima de saída (Vfora
(max)) : 420 V

http://onsemi.com
88
 ON Semicondutor

Potência de saída máxima do PFC (Pfora): 800 W

Frequência de comutação (fsw): 100 kHz Ondulação

da tensão de saída (Vondulação (pp)): 15 V

Tempo de espera (tresistir): 16 ms (330 V sendo o nível mínimo permitido ao final do tempo de hold-up)
Eficiência estimada ( ): 95%.

Etapa 2: ponte de diodo

Enquanto isso é reivindicado como um circuito sem ponte, uma ponte de diodo é implementada! No entanto, não serve como uma ponte de
entrada tradicional para retificar a linha (conforme mostrado na Figura 7-7, os dois ramais estão conectados diretamente aos terminais da linha).
Aqui, os diodos superiores (D3eD4) simplesmente fornecem um caminho para a corrente de pico que ocorre quando o estágio PFC é conectado (Nota
1.). A menos que ocorra uma situação de sobrecarga, esses diodos ficam desligados pelo resto do tempo. Os diodos inferiores (D1eD2) têm a função
descrita na seção anterior. Cada um desses diodos é um diodo de baixa velocidade, mas tem uma classificação de corrente de pico alta (dada pela
corrente de pico da bobina ou corrente de pico) e classificação de tensão de 600 V. Os diodos GSIB1580 da Vishay (15-A, 800-V) foram escolhidos.

ponte de diodos
Caminho da corrente de irrupção

D4 D3
Filial 1

PH1

Sentido atual
transformador

+
EMI Volume

Linha CA Capacitor
Filtro

Filial 2
PH2

D2 D1 atual nt sentido
Facebook VCC transmais velho

1 8 DS
1N5406 Inrush
2 7 atual
NCP1653

3 6 detecção
(opcional)
4 5
RETORNAR RSENSE

RETORNAR
Tensão de entrada
de detecção

CS
Um circuito de controle

Figura 7-7. Esquema de aplicação simplificado do conversor sem ponte

Passo 3: Componentes de energia para cada ramificação PFC

Cada ramificação do PFC (ramificação 1 e ramificação 2) é projetada para lidar com potência total durante metade do ciclo da linha. Portanto, o projeto dos
componentes (FET de potência, indutor boost e diodo boost) segue a metodologia descrita no Capítulo 5 para a operação do CCM. No entanto, o fato de cada
ramificação estar ativa por apenas um ciclo de meia linha melhora a distribuição do aquecimento. Além disso, sendo a corrente rms reduzida pela metade em
cada ramificação, os componentes de potência não precisam ser tão grandes quanto os de um PFC convencional. As escolhas resultantes para cada ramificação
são:

♦ Diodos de reforço (1 por ramificação): CSD10060 (diodo SiC de 10 A, 600 V da CREE)

♦ MOSFETs de potência (2 por ramificação): SPP20N60 da Infineon (20-A, 600-V, 0,19- )
♦ Indutores (1 por ramo): 200--H / 9,7 Arms/ 16-Apacote/ 5Appbobina (núcleo de ferrite)
Nome da peça: PFC-Choke LDU80025
Número da peça: 203860 (J-Lasslop)

1.. Como em um aumento de PFC convencional, não há comutação entre a linha e o capacitor bruto capaz de evitar que a linha carregue diretamente
o capacitor bruto. É por isso que ocorre uma irrupção que carrega o capacitor bruto para a tensão de pico da linha. Essa corrente de irrupção
pode ser enorme se não for limitada por algum circuito dedicado.

http://onsemi.com
89
Manual PFC

Passo 4: Seleção do capacitor bruto

O capacitor bruto do PFC é comum a ambas as ramificações, conforme mostrado na Figura 7-7. Sua seleção segue a metodologia comum baseada
em 3 fatores: ondulação da tensão de saída, ondulação da corrente de saída e tempo de hold-up. Esses três fatores devem ser computados como
seriam computados em um CCM PFC convencional. Dois 330-F, 450 Os capacitores V são usados considerando esses fatores.

Passo 5: Detecção de tensão de entrada:

A tensão de entrada precisa ser detectada pelo controlador PFC para alimentação frente (NCP1653, NCP1654) e para proteção contra queda de
energia (NCP1654). Conforme mostrado na Figura 7-7, são usados dois diodos que reconstroem a tensão de linha retificada dos dois ramos que
podem então ser monitorados pelo circuito. Nosso protótipo é conduzido pelo NCP1653. Conforme detalhado em [4], a rede de detecção de tensão de
entrada deve ser projetada para alimentar o pino 3 com uma corrente CC de 15 A na linha baixa. Se o NCP1654 for usado, a ondulação da tensão
aplicada ao pino de brown-out deve ser ajustada para programar os níveis de brown-out de linha desejados, conforme mostrado em [5].

Passo 6: Circuito de Detecção de Corrente e Detecção de Inrush

Conforme descrito na seção anterior, um resistor de detecção de corrente simples não pode detectar a corrente do MOSFET. Assim, a corrente dos MOSFETs
deve ser monitorada usando transformadores de detecção de corrente. Aqui, dois transformadores de detecção de corrente são usados (um em série com cada
ramificação do FET). O transformador de detecção de corrente escolhido é classificado para 20 A e tem relação de 50:1 voltas (WCM 601-2). A corrente fornecida
pelos diodos de reforço também deve ser detectada para fornecer ao controlador um sinal representativo da corrente total que flui pelas bobinas. Isso pode ser
feito com a ajuda de um terceiro transformador de detecção de corrente.

Em nossos projetos, no entanto, outra opção é escolhida para detectar a corrente de irrupção. Um resistor de detecção de corrente é inserido no caminho de
retorno do capacitor bruto que monitora a corrente que reabastece o capacitor bruto, ou seja:

♦ correntes de pico durante a fase de inicialização ou em situações de sobrecarga

♦ a corrente fornecida pelos diodos boost em operação normal
Devido a isso, o MOSFET e a ponte de entrada são referenciados ao potencial “RETURN” em vez do terra. A tensão entre o
RETURN e os potenciais de terra é a tensão negativa desenvolvida através doRSENSOresistor. Se essa tensão se tornar muito grande
(durante sequências de pico, por exemplo), o potencial da fonte dos MOSFETs pode cair drasticamente e pode ocorrer alguma
ativação acidental do MOSFET. É por isso que a tensão noRSENSOO resistor é limitado por um diodo.
Este diodo deve ser capaz de sustentar a corrente de pico e sua tensão direta deve ser alta o suficiente para que oRSENSOa tensão
não é fixada até que a corrente exceda amplamente seu nível permitido em operação normal. Caso contrário, o diodo de fixação
impediria oRSENSOtensão se torne alta o suficiente para acionar a proteção de sobrecorrente.
O secundário dos dois transformadores de detecção de corrente e oRSENSOtensão são combinadas para fornecer ao circuito uma corrente
proporcional à corrente de entrada para limitação de sobrecorrente e controle do ciclo de trabalho.

A Figura 7-8 resume o circuito de detecção de corrente:

PH1
1N4148
Ns/Np=50
15k 3R3

D1
DRV

RETORNAR RETORNAR

PH2
1N4148
Ns/Np=50
15k 3R3
3.3 2k2
2
D2 - EUMOSFET= 33m - euMOSFET Para Atual
ns
DRV 33m•EUDIODOS Np Alfinete de Sentido

33m 2k2
RETORNAR

Figura 7-8. Detalhes dos circuitos de detecção de corrente

http://onsemi.com
90
 ON Semicondutor

Em nossa configuração, os transformadores de detecção de corrente e o resistor de detecção de corrente fornecem uma tensão que em ambos os
casos está ligada à corrente detectada pelo mesmo coeficiente (33 - 10−3). Por issoR4eR24dos esquemas de circuito detalhados na Figura 7-10 na
página 92 têm o mesmo valor.R4eR24ajuste a corrente fornecida pelo circuito para manter o pino de detecção de corrente em zero. Esta corrente é
proporcional à corrente detectada. Se o transformador de detecção de corrente e o resistor de detecção de corrente tivessem coeficientes diferentes,
R4eR24teria que ser adaptado para que a mesma corrente conduza à mesma corrente afundada do pino de detecção de corrente do controlador, esta
corrente absorvida deve atingir 200 -A quando a corrente máxima de entrada for excedida.

Etapa 7: circuitos de controle

Como já mencionado, o PFC bifásico sem ponte não requer nenhum circuito de controle complexo. Um único controlador PFC NCP1653
aciona diretamente as duas ramificações. O NCP1653 é um controlador PFC compacto de 8 pinos que opera em modo de condução
contínua. Como ajusta diretamente o tempo de condução em função da corrente da bobina, não há loop interno de corrente a ser
compensado para um design facilitado. Alternativamente, pode ser usado o NCP1654, um derivado do NCP1653 com recursos adicionais,
como proteção contra queda de energia e melhor regulação de linha (consulte [4] e [5]).

Resultados e curvas de desempenho

A Figura 7-9 mostra a imagem anotada do protótipo de 800 W.

Figura 7-9. Fotografia da Banca de Avaliação

http://onsemi.com
91
 Manual PFC

D7
L1
CSD10060
Esquemas do Circuito

0,2m
PH 1
1N4148
CS
R25 D2 R28
15k 3
X4
ponte de diodo
PH 1 R18
+
10
X7

C15 EM X2 DRV1
C16 DRV1
1F SPP20N60
1F
Tipo = X2 PH 2 R19 R22
SPP20N60

R23
− RETORNAR 10k 10
C19 10k
4. 7 nF
Tipo = Y2 D1 D2x
R14 R13x R12 R11 RETORNAR
C17 1N 4007 1N 4007
390k 680k 680k 180k
1F
L4 D8
C5
C18 10nF 0,2m CSD10060
CM2 VCC VCC 2
4. 7 nF PH 2
R1
Tipo = Y2 2200k R15 C6 1N4148
C14 10 22 F C28

92
1F CS
220nF
Tipo = X2 R2 R29 D4 R28
2700k C25 15k 3
C3 22 F C24 1 8
CM1 NC NC
220nF 220nF Vout

http://onsemi.com
C1 DRV2
X5 2 7
R23x 100 nF / 28 NCP1653 In A Ou tA
680k 63 V R6 1 8 3 6 VCC 2
Facebook
C2 VCC R13 GND VCC R17
100k
R3 100nF 2 7 100 4 5 10
X3

Figura 7-10. Esquema de Aplicação

Vctrl drv In B Ou tB DRV1 X1 DRV2
C13 R22x 470k
3 6 SPP20N60
1F 680k Em GND MC 33152 R20
SPP20N60

R20x R21
Tipo = X2 4 5 10
CS VM 10k 10k
R21x R7 C4 C27
R5
680k R24 D3 NC P1653 56k 1nF 100pF
F1 390
2. 2k 1N 5817 RETORNAR
10A R8
100m / 3W
CS R9 C11
R4 D5
1N 5406 100m / 3W 330 /450 V + +
2. 2k
C12
LN N Terra R10
330/450 V
100m / 3W
90 a 265 Vrms
Tensão de linha de 50 ou 60 Hz RETORNAR
 ON Semicondutor

O desempenho da placa é capturado nas seguintes formas de onda e gráficos. A Figura 7-11 mostra as formas de onda típicas (corrente de linha,
tensão de saída, sinal de detecção de corrente e tensão de entrada retificada) para uma ramificação em duas condições de tensão de linha.

EUlinha(10 A/div) 90 Vrms 230 Vrms

EUlinha(10 A/div)

Vfora Vfora

CS(detecção negativa) CS(detecção negativa)

Vem 1(tensão de entrada para ramo 1)

Vem 1

Figura 7-11. Formas de onda típicas na linha baixa (esquerda) e na linha alta (direita)

Os gráficos da Figura 7-11 retratam formas de onda típicas em carga total (Ifora= 2,1 A). “CS” é a tensão negativa fornecida pelos
transformadores de detecção de corrente. É representativo da corrente que flui para os MOSFETs dos dois ramos (“CS” é a saída comum dos
dois transformadores de detecção de corrente). Como esperado, a tensão de entrada do “estágio PH1 PFC” (“Vem 1”) é uma senóide
retificada para um ciclo de meia linha e nula para o outro. A corrente de linha é moldada corretamente.

A Figura 7-12 fornece uma visão ampliada no topo da linha senoidal. A frequência de comutação é de 100 kHz. O sinal “Vsenso” (idêntico a
“CS”) é uma representação negativa da corrente MOSFET. Os transformadores de detecção de corrente são conectados de forma que
apenas a corrente consumida pelo dreno do MOSFET seja monitorada (possível corrente fluindo na direção oposta não pode ser detectada).

As formas de onda são semelhantes às de um CCM PFC tradicional.

90 Vrrmmss 230 Vrm

rmss
EUlinha(10 A/div)
EUlinha(10 A/div)

Vfora Vfora

Vem 1
Vsenso(detecção negativa)

Vsenso(detecção negativa)
Vem 1(tensão de entrada para ramo 1)

Figura 7-12. Visualizações ampliadas dos gráficos da Figura 7-11

Medições térmicas
Os seguintes resultados foram obtidos usando uma câmera termográfica, após uma operação de 1/2 hora. O conselho estava operando a 25°C
temperatura ambiente, sem ventilador. Estes dados são indicativos.

Para a ponte, os MOSFETs e diodos, as medições foram realmente feitas no dissipador de calor o mais próximo possível dos componentes
de interesse.

http://onsemi.com
93
 Manual PFC

Condições de Medição:
Vin(rms)=88 V Pem EUfora=2A
(média))=814 W PF = 0,995
Vfora=381 V THD = 9%

Dispositivos Ponte MOSFET1 Diodo1 Bobina1 MOSFET2 Diodo2 Bobina2 Capacitor em massa Bobina CM EMI

Temperatura (-C) 85 95 77 47 86 80 48 40 45

Eficiência e Distorção Harmônica Total

100 20

230 V rms
98
15
120 Vrms 90 Vrm s
96
EFICIÊNCIA (%)

THD (%)
90 Vr ms
10
94
230 V rms

5
92 120 V rms

90 0
100 200 300 400 500 600 700 800 100 200 300 400 500 600 700 800 900

20% Pmáximo POTÊNCIA DE SAÍDA (W) Pmáximo 20% Pmáximo POTÊNCIA DE SAÍDA (W) Pmáximo

Figura 7-13. Desempenho de Eficiência Figura 7-14. Distorção Harmônica Total Sobre o
Faixa de Carga

A Figura 7-13 retrata a eficiência na faixa de linha, de 20% a 100% da carga. A

eficiência foi medida nas seguintes condições:
♦ As medições foram feitas após a prancha ser operada em carga total, linha baixa por 30 minutos
♦ Todas as medições foram feitas consecutivamente sem interrupções
♦ PF, THD, euin(rms)foram medidos por um medidor de potência PM1200
♦ Vin(rms)foi medido diretamente na entrada da placa por um HP 34401A multi metro
♦ Vforafoi medido por um HP 34401A multi metro
♦ A potência de entrada foi calculada de acordo com:Pem(média)-Vem(rms)EUem(rms)PF

♦ Estrutura aberta, temperatura ambiente, sem

ventilador Revisando a Figura 7-13, pode-se notar que:

♦ Como em um PFC convencional, a eficiência é maior na linha alta.

♦ Na linha baixa (90 Vrms), carga total, a eficiência fica na faixa de 94% sem ventilador. Quando medido a 100 Vrms
entrada, a eficiência de carga total de 95% foi registrada.

♦ A eficiência de carga leve é muito boa. Por exemplo, a 20% da carga total, a eficiência está na faixa de ou superior a 96%. Uma
das razões para isso reside no fato de que um PFC sem ponte requer MOSFETs Qg relativamente baixos em comparação com um
PFC convencional para o mesmo objetivo de eficiência em carga total.

A Figura 7-14 retrata o THD em 90, 120 e 230 Vrmssobre a carga. Pode-se notar que a distorção harmônica total permanece muito baixa
mesmo em linha alta, carga leve (<15%) onde a corrente de linha é pequena e mais sensível a todas as fontes de distorção como as
imprecisões do sistema e principalmente o filtro EMI.

http://onsemi.com
94
 ON Semicondutor

Conclusão
Um PFC sem ponte baseado na arquitetura bifásica possui vários méritos entre os quais se pode citar a facilidade de controle ou a
ausência de ruído de alta frequência injetado na linha (EASED). Neste capítulo, são abordados os fundamentos da arquitetura sem ponte,
juntamente com um procedimento de projeto resumido. O protótipo projetado foi testado em carga total (saída de 800 W) sem ventilador
(estrutura aberta, temperatura ambiente). Nestas condições, a eficiência de carga total foi medida na faixa de 94% a 90 Vrmse tão alto
quanto 95% em 100 Vrms.O THD continua muito baixo. Um PFC sem ponte bifásico acionado por NCP1653 ou NCP1654 é uma solução de
escolha para aplicações de alta potência muito eficientes.
Deve-se observar que, quando as topologias tradicionais (aumento CCM/CrM/FCCrM) são dimensionadas para altos níveis de potência,
como 800 W, elas encontram vários desafios de projeto relacionados ao tamanho e à dissipação dos componentes. Assim, topologias como
bifásica sem ponte ou intercalada, que espalham a dissipação de calor e oferecem outros benefícios, fazem muito sentido. Mais
informações sobre PFC sem ponte podem ser encontradas em AND8392 [7] da ON Semiconductor.
Observe que um PFC sem ponte de 300 W foi testado recentemente. Uma nota de aplicação está disponível no site da ON
Semiconductor que detalha esta aplicação [9].

http://onsemi.com
95
Manual PFC

Referências
1. Laszlo Huber, Yungtaek Jang e Milan M. Jovanovic, “Avaliação de Desempenho de Retificadores Boost PFC sem
Ponte”, APEC 2007
2. Pengju Kong, Shuo Wang e Fred C. Lee, “Supressão de ruído EMI de modo comum para conversores PFC sem
ponte”
3. Alexandre Ferrari de Souza e Ivo Barbi, “Retificador de alto fator de potência com perdas de condução e
comutação reduzidas”, Intelec, 1999
4. Joel Turchi, “Four Key Steps to Design a Continuous Conduction Mode PFC Stage Using the NCP1653”,
AND81842/D, ON Semiconductor,http://www.onsemi.com/pub/Collateral/AND8184D.PDF
5. Patrick Wang, “Four Key Steps to Design a Continuous Conduction Mode PFC Stage Using the NCP1654”,
AND8322/D, ON Semiconductor,http://www.onsemi.com/pub/Collateral/AND8322D.PDF
6. Folha de dados NCP1653 e notas de aplicação,www.onsemi.com
7. Folha de dados NCP1654 e notas de aplicação,www.onsemi.com
8. Joel Turchi, “A 800-W Bridgless PFC Stage”, AND8392/D, ON Semiconductor, http://www.onsemi.com/pub/
Collateral/AND8392-D.PDF
9. Joel Turchi, “A High-Efficiency, 300-W Bridgeless PFC Stage,”AND8481/D, ON Semiconductor, http://
www.onsemi.com/pub/Collateral/AND8481-D.PDF

http://onsemi.com
96
 CAPÍTULO 8

Estágio Único, Correção do Fator de Potência Isolado

Introdução
As aplicações que requerem uma tensão ou corrente de saída regulada e isolada juntamente com a correção do fator de potência de entrada geralmente
envolvem um processo de conversão de dois estágios, conforme ilustrado na Figura 8-1. Este esquema é composto por um estágio de correção de fator de
potência de impulso de entrada ou sem ponte que converte e pré-regula a linha de entrada em um barramento nominal de 400 Vcc. Esse barramento fornece a
tensão de entrada para um conversor CC-para-CC convencional, que pode ser qualquer topologia apropriada. Para aplicações de baixa potência de 100 W ou
menos, um conversor flyback é comumente usado.

AC EMI DC
entrada Filtro Impulsionar Principal saída
PFC Conversor

Figura 8-1. Conversão Convencional em Dois Estágios

Com alguns comprometimentos de desempenho, uma técnica mais simples para desenvolver uma tensão ou corrente de saída
CC regulada isolada pode ser implementada na qual o corretor do fator de potência e as seções do conversor principal são
mesclados em uma única conversão. potencial para melhorar a eficiência e a densidade de potência em aplicações de baixa
potência. O diagrama de blocos é mostrado na Figura 8-2.

AC EMI DC
entrada Filtro saída
Principal

Conversor

Figura 8-2. Conversão de estágio único com NCP1652

Neste conversor PFC de estágio único, o circuito de potência mais útil é a topologia flyback ou uma derivação buck-boost equivalente. O estágio
flyback não apenas lida com a regulação da tensão de saída e entrada para funções de isolamento de saída, mas também pode fornecer correção do
fator de potência. O circuito funciona essencialmente como um conversor PFC boost convencional com a saída sendo derivada de um enrolamento
secundário isolado no indutor boost em vez de usar um diodo de alta tensão diretamente após o indutor como no modo boost convencional de alta
tensão. A entrada CC do conversor seguindo o retificador de ponte CA é uma onda senoidal retificada de onda completa, operando com o dobro da
frequência da linha (100 ou 120 Hz) em vez de uma tensão CC pura. O capacitor "volume" de entrada normal seguindo o retificador de ponte deve ser
reduzido a um valor de 1 μF ou menos para que o filtro de entrada capacitivo não tenha nenhum efeito significativo no fator de potência. O valor
desse capacitor deve ser suficiente para fornecer uma baixa impedância na frequência de chaveamento do conversor, mas pequeno o suficiente para
oferecer uma impedância muito alta na frequência da linha CA.

Características do conversor de estágio único

O conversor PFC isolado de estágio único pode ser configurado a partir da topologia flyback convencional derivada de buck-boost. O
modo operacional pode ser em modo de condução descontínua (DCM), modo de condução crítica (CrM) ou modo de condução contínua
(CCM). O modo operacional mais comum para circuitos de baixa potência é CrM por causa da simplicidade geral do controle e facilidade de
implementação da retificação de saída síncrona para saídas de baixa tensão (<12 Vdc). O controlador ON Semiconductor NCL30000 PFC é
particularmente adequado para aplicações de baixa potência de 50 W ou menos, que inclui aplicações de iluminação LED, bem como
pequenos adaptadores de energia. As características operacionais do CrM serão semelhantes a qualquer PFC de impulso de modo de
condução crítica convencional ou conversor flyback, ou seja, a frequência de comutação variará com a linha e a carga, e as perdas de
recuperação no retificador de saída serão desprezíveis devido à corrente de retorno secundária indo para zero antes da reativação do
interruptor de alimentação principal. Esta última característica facilita a implementação de retificadores síncronos MOSFET em projetos
onde baixas tensões de saída requerem perdas mínimas de condução no retificador de saída. O ON Semiconductor NCP4302 e NCP4303 são
particularmente adequados para o controle do retificador síncrono do lado secundário.

©Semiconductor Components Industries, LLC, 2009 97 Número do Pedido de Publicação:

Abril de 2009 − Rev. 1 AND8397/D
Manual PFC

No entanto, o modo de condução contínua pode oferecer vantagens significativas para aplicações que
requerem operação de frequência fixa; isso é especialmente verdadeiro para tensões de saída de 15 Vcc ou
superiores, onde o uso de retificação síncrona produz melhorias marginais de eficiência. No CCM, o pico de
corrente do MOSFET pode ser significativamente menor do que no CrM, resultando em menores perdas de
comutação do MOSFET, particularmente em níveis de potência acima de 75 W. A operação do CCM também
reduz a corrente de ondulação do capacitor de saída de alta frequência e a eficiência geral da conversão é
geralmente maior.

O processo de conversão PFC de estágio único, independentemente do modo operacional, apresenta algumas concessões em relação ao esquema tradicional
de conversão de dois estágios da Figura 8-1. Eles são os seguintes:
1. Como em qualquer circuito corretor de fator de potência, a largura de banda de ganho do loop de controle é muito baixa, geralmente na
faixa de 10 a 30 Hz. Isso é necessário, caso contrário, o loop de controle tentaria regular as variações de linha da entrada e isso resultaria
em baixo fator de potência. Como consequência da baixa largura de banda, a resposta transitória às mudanças na etapa de carga será
comprometida, embora a regulação CC seja excelente. Para aplicações de adaptador onde a regulação de ponto de carga (POL) é utilizada
de qualquer maneira, a resposta transitória lenta é irrelevante.
2. Como o loop não pode regular a ondulação da linha, ela aparecerá como uma componente de ondulação na saída. Portanto,
capacitância de saída suficiente deve ser utilizada para manter o componente de ondulação da linha minimizado para a aplicação
específica. Conforme mencionado anteriormente, o uso de POLs a jusante no sistema deve evitar capacitância de saída excessiva,
pois a ondulação será suficientemente atenuada pelos reguladores POL. Em aplicações de LED de corrente constante, a ondulação
de baixa frequência será um problema ainda menor, desde que o requisito de corrente de pico para o LED não seja violado.

3. Devido à falta de um grande capacitor bruto de entrada, o conversor não tem tempo de espera inerente significativo além
daquele fornecido pela energia armazenada no transformador e nos capacitores de saída.
4. O fator de potência para o conversor de estágio único tende a se degradar com o aumento da linha e a diminuição da carga devido a fatores
relacionados à função de transferência do ciclo de trabalho [D/(1−D)] e efeitos de não linearidade no magnetismo, no entanto, para na
maioria das condições típicas de linha e carga, o PF estará acima de 0,90.
5. Assim como qualquer topologia flyback, os efeitos da indutância de fuga no transformador de potência principal terão um impacto direto no
desempenho, EMI e eficiência geral. O transformador deve ser enrolado com o tamanho de fio adequado para minimizar as perdas de CA
devido ao efeito pelicular, e as camadas de enrolamento devem ser mantidas no mínimo para evitar o efeito de proximidade e a
autocapacitância do enrolamento. Na maioria dos casos com núcleos disponíveis no mercado, o primário exigirá 2 camadas, portanto, é
melhor usar a construção secundária “sanduichada”, em que metade do primário é enrolada primeiro, depois o secundário e depois a
segunda metade do primário. o secundário. Os primários são então conectados em série externamente. Esta construção ajudará a
minimizar a indutância de vazamento da estrutura magnética. Sob nenhuma circunstância os enrolamentos devem ser enrolados em
camadas diferentes e depois paralelos. Esta construção resultará em altas correntes circulantes. Enrolamentos que requerem vários fios de
fio devem ser enrolados “multifilares” e limitados a duas camadas ou menos. Além disso, os efeitos da indutância de fuga serão mais
proeminentes quanto menor for a tensão de saída secundária devido ao efeito de acoplamento das espiras primárias às secundárias.

Apesar dessas desvantagens, o conversor PFC isolado de estágio único é uma solução eficiente e muito econômica para unidades de fonte de alimentação de
LED off-line, adaptadores de notebook e aplicativos semelhantes que precisam de tamanho compacto com contagem mínima de peças. Para aplicações de driver
de LED, um loop de realimentação de corrente adicional com resistores de detecção de corrente de saída pode ser implementado para fornecer uma
característica de corrente constante, tensão constante (CCCV). A referência de amplificador operacional duplo ON Semiconductor NCS1002 é adequada para tais
aplicações.

Exemplo de projeto usando o NCL30000

Uma implementação de um conversor PFC de estágio único CrM/DCM baseado no pacote compacto SO-8 NCL30000 é mostrada na Figura
8-3. Este circuito é otimizado para acionar LEDs de alto brilho com controle de corrente constante, mas pode ser modificado para saída de
tensão fixa, alterando o feedback para uma configuração de tensão constante. Conforme mostrado, este circuito fornece até 15 W a 350 mA
constantes, o que é típico para muitos LEDs de alto brilho e é capaz de alimentar de 4 a 17 LEDs brancos a partir de uma fonte de 90 a 305
Vac.

http://onsemi.com
98