Escolar Documentos
Profissional Documentos
Cultura Documentos
com
ON Semicondutor
euIMPULSIONAR
VFORA
DIMPULSIONAR
LO DE ANÚNCIOS
Linha CA 2 7
Filtro CCOMP Controle DRV
3 6 +
Ct GND
CVOLUME
4 5
CS ZCD
ROUT2 CT
R3
RS
O procedimento de projeto sistemático para CrM PFC usando o NCP1607 é realizado para ilustrar o projeto de um conversor CrM PFC de
270 W usado como base para comparação (projeto P1 descrito no Capítulo 2).
Ondulação da tensão de saída (Vondulação (pp)): 20 V (este parâmetro geralmente é especificado em porcentagem da tensão de saída, +/- 5% é uma
especificação muito típica)
Tempo de espera (tresistir): 16 ms (Este parâmetro especifica a quantidade de tempo que a saída permanece dentro de um limite especificado durante
queda de linha. Um ciclo de linha é normalmente especificado. Para PFC sozinho, esta especificação não é aplicável, mas o capacitor de saída PFC é o
único maior determinante do tempo de espera)
Eficiência estimada (η): 93% (Este parâmetro é uma estimativa inicial que é usada para dimensionar os componentes do estágio de potência. Um alto nível de
precisão não é necessário para o procedimento de projeto).
http://onsemi.com
33
Manual PFC
2 - 2 -Pfora 2 - 2 -270
= =9.33A
- -vácuo
EUbobina,pacote(máximo)=
LL 0,93 -88
9.33
=
EUbobina,pacote(máximo)
EUbobina,rms(max)= =3.81A
6 2.45
O projeto do indutor boost é calculado usando a equação abaixo (geralmente a linha baixa apresenta a pior situação, mas a
seguinte equação também deve ser aplicada para a condição de linha alta):
2 V 385
- -vácuo LL- (fora − vácuoLL) 0,93 -882-( − 88)
eu 2 = 2 =225-H
2-Vfora-Pfora-fsw(min) 2 -400 -270 -40000
Para este projeto é escolhido um indutor de 250 μH, o que resulta em uma frequência mínima de 36 kHz. Este projeto usa um núcleo de
ferrite (PQ3230, material PC40) para reduzir as perdas do núcleo e fio litz (0,1--80) para reduzir o efeito de pele (onde a corrente flui apenas
na periferia do condutor) e, portanto, as perdas de condução .
Ao projetar o indutor, a densidade de fluxo deve ser levada em consideração. O primeiro ponto é manter a densidade de fluxo baixa para evitar a
saturação do núcleo. Os núcleos de ferrita têm baixa densidade de fluxo de saturação, 0,25 a 0,5 T, que depende da temperatura. O segundo ponto é
obter um ponto de compensação entre o uso da densidade de fluxo e a perda de potência por histerese. Com base na experiência de laboratório,
direcionar a densidade de fluxo de pico em torno de 0,25 T parece razoável:
EU , 9.33A-250-
B=bobina
eu
- 104= 0,25T
por favor(máximo)
- 104
AeN 1,67cm2-N
N55,86
Para este projeto, um enrolamento de 56 voltas é implementado usando fio Litz conforme indicado acima. O indutor inclui um enrolamento
secundário para detectar a detecção de corrente zero (ZCD). A relação de voltas para este enrolamento é calculada na Etapa 4.
O circuito CrM do modo de tensão (NCP1607) opera definindo um tempo fixo no ciclo da linha. Isso muda pontualmente com as
condições de linha e carga. O tempo de ativação estará em seu valor máximo na linha baixa e carga total (já que é o tempo máximo que a
energia deve ser transferida para a saída). O capacitor de temporização conectado ao pino 3 ajusta o máximo no tempo. A equação para o
máximo no tempo é:
http://onsemi.com
34
ON Semicondutor
NB < (V−2-
fora vácuo HL ) (385 −1,414 -264)
= =5.06
NZCD VZCDH 2.3
O resistor RZCD(R125) é selecionado para limitar a corrente no pino ZCD. Se for selecionado muito baixo, a corrente pode acionar o
recurso de desligamento do ZCD. Assim, o valor de RZCDÉ dado por:
- NZCD =
2-vácuoHL 1,414 -264
RZCD - 0,2 = 29,5 k
EUCL_NEG NB 2,5 -10−3
No projeto, um resistor de 56 kΩ é usado. O valor de RZCDé finalizado empiricamente para obter as menores perdas de comutação. O resistor e a
capacitância parasita (ou real) no pino ZCD criam um curto circuito de atraso que permite que a tensão de dreno do FET caia depois que a condição
ZCD é atingida. Se a condição de ativação do interruptor corresponder ao vale da tensão de dreno, as perdas de comutação são minimizadas.
O design dos componentes de feedback RFB1e RFB2determine a tensão de saída nominal, o limite de proteção de
subtensão e o limite de proteção de sobretensão. RFB1define a proteção contra sobretensão pela seguinte equação:
V (máximo) V−fora=
=fora 415 − 385
RFacebook1
=3M
EUOVP 1-10−5
RFB1é selecionado como três resistores de 1 MΩ (R130, R131 e R132) devido à alta tensão de saída.
O NCP1607 inclui Floating Pin Protection (FPP) que protege o sistema se o pino FB estiver flutuando. O FPP é implementado com um
resistor pull-down (RFacebookmostrado a folha de dados NCP1607). A inclusão de RFacebooké compensado ajustando RFB2. A combinação
paralela de RFacebooke RFB2formar um resistor equivalente Requalizadorque é calculado usando:
19.61-4700
=
Requalizador-RFacebook
RFacebook2= =19,7 mil
RFacebook−Requalizador
4700 −19,61
O NCP1607 detecta uma falha de subtensão quando a tensão de saída é menor que Vfora (UV)e desativa o driver de saída. Esse recurso também
protege contra condições de caminho de realimentação aberto (ausência de RFB1).
Os componentes do estágio de potência são projetados com base em suas classificações de corrente e tensão. O projeto do indutor é abordado na etapa
2. O MOSFET é selecionado com base no estresse de tensão de pico (Vfora (max)+margem) e tensão atual rms:
http://onsemi.com
35
Manual PFC
Usando um MOSFET de 600 V, 0,19 Ω e assumindo que Rds(ligado)aumenta em 80% devido aos efeitos da temperatura, as perdas por condução são:
Embora as perdas de comutação sejam difíceis de prever sem os detalhes das formas de onda de comutação e das características de recuperação
do diodo, assume-se que, para um CrM PFC, as perdas de comutação são menores que as perdas de condução. Um componente das perdas de
comutação que é facilmente previsto são as perdas de ativação capacitivas:
2
Psw,boné= -Coss25- 25 -V1,5
sobre-f=0,666 -780 -10−12-5 -(385)1,5-36000 = 0,71W
3
A natureza não linear da capacitância é considerada na equação acima. Conforme mencionado na etapa 4, o projeto da rede ZCD
na redução do Vsobreda tensão nominal de 385 V para um valor bem menor e reduz ainda mais as perdas. Para a operação CrM, as
perdas de condução dominam. O menor R economicamente viávelds(ligado)MOSFET é escolhido. Para este projeto, o FET de 20 A,
600 V com 0,19 ohm Rds(ligado)foi escolhido.
O diodo boost é uma seleção simples para CrM, pois não há problemas de recuperação reversa. O objetivo é escolher a
classificação de tensão correta (Vfora (max)+margem) e menor queda de tensão direta disponível. A corrente média do diodo é igual à
corrente de saída (Id=Pfora/Vfora= 270/385 = 0,7 A). As perdas são simplesmente eud*Vf. A corrente de pico do diodo é igual à
corrente de pico do indutor (9,33 A). O diodo escolhido é o MUR860, que é um retificador ultrarrápido com classificação de corrente
de pico repetitivo de 8 A e classificação de tensão reversa de 600 V.
O resistor de detecção de corrente é calculado usando a corrente de pico e o limite de tensão de detecção de corrente.
Neste projeto, Rsenso(R100) é selecionado como 0,04 Ω, o que fornece margem de 33% sobre a corrente de pico máxima. A
dissipação no resistor de detecção é calculada usando:
PRsesnse=EU2M(rms)-Rsenso=3.242-0,04 = 0,42 W
O capacitor de saída é projetado considerando três fatores: ondulação da tensão de saída, ondulação da corrente de saída e o tempo de hold-up. A
ondulação da tensão de saída é calculada usando:
Pfora
Vondulação(p−p)=
2- - flinha-Cfora-Vfora
A corrente rms do capacitor é calculada usando:
32 - 2 -P2fora
EUCout(rms)= 2
− ( Pfora) 2
9 - -vácuoLL-Vfora-- Vfora
No entanto, é comum dimensionar o valor do capacitor com base no tempo de hold-up que é calculado usando:
Cfora-(V2fora−V2min)
tsegurar−acima=
2-Pfora
http://onsemi.com
36
ON Semicondutor
Nesse caso, um capacitor de 220 μF é selecionado para satisfazer as condições acima. A ondulação pico-pico é de 10 V, a corrente eficaz é
1,87 A, e o tempo de espera é de 18,6 ms (para Vmin= 320 V).
Essas etapas principais do projeto permitem que o protótipo funcional seja construído e testado. Além dessas etapas, outras etapas comuns, como
geração de Vcc, compensação de realimentação e limitação de irrupção, são necessárias para concluir o projeto. Essas etapas não são abordadas aqui,
pois seguem métodos convencionais.
BD001 D101
3 GBU806 1N5406
L101 D100
L100
1 4 PQ3230
MUR860 PFC
FORA
C103 C101 C102 R120
1 nF 0,47 -F 1-F 301k
R126 Q100
2 39
C002 FG C001
PFC SPP20N60C3
C005 R129
ZD101 C122 10
0,47 -F 1-F
1N4745A
GND CS ZD100
1N4745A
C121 C120 C126 R134 R100
R003 R002 R001 100 -F 2,2 nF 220 pF 0,04
PFC
19,6 mil
GND
PFC
L001 VCC
LC-TR-25_EE
F001
L1 R2
TB1
http://onsemi.com
37
Manual PFC
BD001 1 GBU806
C006 1 0,33 F
C102, C122 2 1F
C110 1 220 F
C111 1 102PF/5T
C120 1 2,2nF
C121 1 100 F
C124 1 0,01 F
C125 1 0,1 F
C126 1 220pF
D100 1 MUR860
D101 1 1N5406
IC100 1 NCP1607
L100 1 PQ3230
Q100 1 SPP20N60C3
R129 1 10
R130, R131, R132 3 1MEG
R133 1 10k
R134 1 19,6k
TB1 1 entrada AC
ZD100 1 1N4733A
ZD101 1 1N4745A
http://onsemi.com
38
ON Semicondutor
Resultados e Análise
Os resultados para o projeto de 270 W com base no NCP1607 são mostrados na Tabela 3-2 abaixo.
Tabela 3-2. Resultados de desempenho para o PFC de 270 W com base no NCP1607
Saída
Vin Alfinete você Io Poder
(Vac) (C) (V) (A) (C) Po Eficiência PF THD
100 28.91 386,97 0,071 27.43 10% 94,88% 0,954 18.2
42.24 387.04 0,104 40,40 15% 95,63% 0,971 14.4
56,93 387,10 0,141 54,59 20% 95,89% 0,970 11.7
141,59 387,24 0,350 135,60 50% 95,77% 0,996 5.9
287.10 387,30 0,704 272,53 100% 94,93% 0,998 3.7
115 28.57 386,88 0,070 27.06 10% 94,72% 0,927 23.1
41,96 386,97 0,104 40,20 15% 95,80% 0,960 15.8
56,62 387.02 0,141 54,49 20% 96,24% 0,972 14.4
140,57 387,16 0,350 135,56 50% 96,44% 0,993 8,0
283,52 387,28 0,700 271.19 100% 95,65% 0,998 4.0
230 28.63 387,21 0,071 27.57 10% 96,29% 0,533 100,0
Conforme mostrado na Tabela 3-2, a eficiência do circuito é de quase 95% a 100 Vac e carga total. A eficiência é confortavelmente
superior a 95% para todas as outras condições de linha entre 15% e 100% de carga. A ampla faixa de carga onde a eficiência é alta é
atribuível a baixas perdas de comutação para a operação de CrM. O THD na linha alta e carga total é medido em 12,3% com um PF de 0,97.
Isso está dentro da faixa permitida dos requisitos de harmônicos IEC61000-3-2, conforme ilustrado na Figura 3-4. O desempenho de PF e
THD em carga leve e linha alta não é tão bom para esta placa. As razões para isso são as distorções aplicadas pelos atrasos de propagação.
http://onsemi.com
39
Manual PFC
3,50
3,00
Porcentagem de Corrente Harmônica (mA/W)
2,50
2,00
1,50
1,00
0,50
0,00
3 5 7 9 11 13 15 17 19 21 23 25 27 29 31 33 35 37 39
Harmônico #
Figura 3-4. Conteúdo harmônico do conversor PFC baseado em NCP1607 em carga total e 75 W
O consumo de energia sem carga do circuito é dado na Tabela 3-3. Como mostrado, as perdas sem carga são maiores na linha baixa. As
perdas sem carga são maiores na linha baixa por causa da grande diferença entre as tensões de entrada e saída. A grande diferença entre
as tensões de entrada e saída requer comutação aumentada para aumentar a tensão de entrada até a tensão de saída.
Alfinete
Vin (C)
A otimização da eficiência envolve o ajuste dos componentes. Por exemplo, as seleções de diodo e MOSFET são feitas usando
diferentes combinações e os resultados são comparados. Para este projeto, dois tipos de diodos são avaliados. O MUR550, que é
um diodo projetado para aplicações CrM e FCCrM e o MUR860, que é um retificador ultrarrápido padrão de 600 V. Além disso, o
MOSFET foi alterado de 20 A para 15 A e seu efeito foi observado. Os resultados são mostrados na Tabela 3-4.
http://onsemi.com
40
ON Semicondutor
Da Tabela 3-4, fica claro que a combinação do diodo 8A e 20 A FET fornece os resultados de eficiência mais altos. No entanto, em
115 Vac, a diferença entre os resultados de desempenho não é grande. O impacto do FET no desempenho de eficiência é fácil de
explicar. A escala de perdas de condução com Rds(ligado)e aumentar significativamente como o FET Rds(ligado)aumenta. Por outro
lado, a diferença de eficiência entre o MUR550 e o MUR860 não é fácil de explicar.
As formas de onda operacionais relevantes do circuito em carga total e entrada de 115 Vac são mostradas na Figura 3-5. Aqui, Ch1 é a
tensão de entrada (a forma de onda capturada é tomada no pico da tensão de entrada), Ch2 é a corrente do indutor, que mostra a natureza
CrM do circuito, Ch3 é o Vds do FET principal e Ch4 é o Vg.
A frequência de comutação do CrM varia em uma ampla faixa com a linha, a carga e o ângulo de fase. A Figura 3-6
mostra essas variações no pico da tensão da linha para operações de linha baixa e alta. Também incluídos na figura
estão os valores medidos em alguns cantos. Conforme mostrado, a faixa de frequência de linha baixa teórica é de 36
kHz a 360 kHz, de carga total a 10% de carga. A frequência de carga total medida corresponde ao valor teórico de
perto. No entanto, a frequência medida em carga leve e linha baixa é muito menor do que o valor teórico. Essa
diferença pode ser atribuída aos atrasos de propagação interna e quedas diretas que tornam os valores reais
diferentes dos valores idealizados usados nos cálculos. A frequência real sendo muito menor do que o valor
calculado é uma boa notícia do ponto de vista de EMI e eficiência de carga leve. No entanto,
Resultados semelhantes são plotados para as instâncias de cruzamento zero na Figura 3-7. A diferença nos valores calculados e medidos é
aparente e é atribuída aos mesmos fatores descritos acima. Uma diferença interessante entre os dois gráficos é que, para cruzamento por zero, as
frequências de linha baixa são mais baixas em comparação com os valores de linha alta, enquanto o pico senoidal mostra um comportamento
exatamente oposto. Na linha alta, o pico é mais alto, portanto, a faixa de frequência do cruzamento zero ao pico senoidal será mais ampla. Assim,
mesmo partindo de um número menor no pico, ele vai para um pico muito mais alto durante meio ciclo de linha.
Em geral, a distorção de cruzamento zero é aumentada para operação CrM na linha alta. Isso ocorre porque a frequência teórica nunca é
alcançada devido a atrasos inerentes de propagação do circuito. O resultado é que o PF diminui e o THD aumenta.
http://onsemi.com
41
Manual PFC
http://onsemi.com
42
ON Semicondutor
As figuras a seguir fornecem a representação gráfica dos dados mostrados na Tabela 3-2.
http://onsemi.com
43
Manual PFC
Referências
[1] “Estágios de correção do fator de potência operando em modo de condução crítica”, AND8123/D, ON Semiconductor.
http://www.onsemi.com/pub_link/Collateral/AND8123-D.PDF
[2] “Implementando a correção robusta e econômica do fator de potência com o NCP1607”, AND8353/D,
ON Semiconductor. http://www.onsemi.com/pub/Collateral/AND8353-D.PDF
[3] “Implementando a correção do fator de potência com o semicondutor NCP1608”, AND8396/D, ON.
http://www.onsemi.com/pub/Collateral/AND8396-D.PDF
http://onsemi.com
44
ON Semicondutor
CAPÍTULO 4
Introdução
O Modo de Condução Crítica (CrM) descrito no Capítulo 3 oferece muitas vantagens, especialmente para aplicações de baixa potência. No entanto, os resultados e as
características também mostraram algumas limitações da abordagem em condições de carga leve. A limitação proeminente era que a faixa de frequência do conversor varia
significativamente nas condições de linha e carga. No exemplo de projeto usado no Capítulo 3, em linha alta e carga total, a frequência passará de 14,5 kHz no pico da senóide
para 480 kHz próximo ao cruzamento zero. Em cargas mais leves, essa faixa de frequência fica ainda mais ampla. Teoricamente, a frequência deve chegar a alguns MHz para
atingir o PFC sob carga leve e condições de linha alta. No entanto, na prática, os atrasos inerentes nos controladores e nos circuitos circundantes limitam a frequência de
comutação (também, alguns controladores CrM, como o MC33260, oferecem mecanismos de fixação de frequência para limitar a excursão de frequência). A limitação da
frequência de comutação ajuda a limitar a geração de EMI e também reduz as perdas do núcleo magnético e os requisitos de filtro. No entanto, eles vêm com um preço de
distorção no fator de potência, especialmente próximo aos cruzamentos de zero, onde a frequência tende a chegar ao seu nível mais alto. Assim, um projetista sempre
enfrenta um dilema entre manter a frequência máxima muito baixa e deixá-la alta. onde a frequência tende a chegar ao seu nível mais alto. Assim, um projetista sempre
enfrenta um dilema entre manter a frequência máxima muito baixa e deixá-la alta. onde a frequência tende a chegar ao seu nível mais alto. Assim, um projetista sempre
enfrenta um dilema entre manter a frequência máxima muito baixa e deixá-la alta.
Essa dificuldade levou ao desenvolvimento de uma nova abordagem de controle chamada Modo de Condução Crítica Clamped de Frequência
(FCCrM).
A visão geral da operação FCCrM já foi fornecida no Capítulo 1. Aqui, vamos dar uma visão mais detalhada da operação básica.
Como a principal diferenciação entre o CrM e o FCCrM é quando o conversor opera no modo de frequência fixa (DCM),
examinaremos isso em detalhes. A operação no CrM segue o que foi descrito no Capítulo 3. Existem três estados fundamentais de
operação no DCM – Boost Switch ON, OFF com condução de corrente e OFF sem condução de corrente. A Figura 4-1 fornece as
formas de onda do circuito idealizadas para esses estados. Algumas equações-chave para a compreensão da operação do modo
DCM podem ser derivadas a seguir. A primeira relação foi derivada da natureza da forma de onda da corrente do indutor (bobina)
no Capítulo 1:
Vin(t) t e
Iin(t) - · tonelada · ciclo
2·L TSW
tciclo
TSW
Esta relação entre a corrente de entrada e a tensão de entrada aponta para um algoritmo de controle PFC que pode ser implementado para fazer a
quantidade (tsobre-tciclo/TSO) constante ao longo de um ciclo de linha (para um determinado conjunto de condições de linha e carga). Conforme descrito em [1],
isso é obtido pela inclusão de um bloco amplificador chaveado, conforme mostrado na Figura 4-2, que integra dois valores diferentes para igualar a tensão de
entrada do amplificador de erro. Isto resulta em:
http://onsemi.com
45
Manual PFC
Vtonelada
= Tsw-Vao controle
tciclo
Onde Vao controleé a tensão na saída do amplificador de erro que representa as condições de linha e carga e Vtoneladaé a tensão apresentada ao
comparador de temporização que define o tempo ligado. Como o comparador de tempo controla o tempo de ativação de forma que seja proporcional
a Vtonelada, Nós temos:
t-tciclo
tsobre
Vnpara esobre V ao controle
qual é constante ao longo de um ciclo de linha.
Tsw
Isso produz o algoritmo de fator de potência desejado. Este algoritmo é patenteado e incorporado em três ofertas da ON Semiconductor
– NCP1601, NCP1605 e NCP1631. O NCP1601 é um controlador PFC simples de 8 pinos, enquanto o NCP1605 é um controlador de conjunto
de recursos avançados. O NCP1631 é um controlador PFC FCCrM intercalado, que será descrito no Capítulo 6. Neste projeto, o conjunto de
recursos avançados do NCP1605 foi usado e é descrito na próxima seção.
Vton PWM
Comparador
Vcontrol
Para PWM
Robusto
R1 C1
EM 1 S1
Tempo
S2 Capacitor
− > Vton durante o ciclo
dente de serra
− > 0 V durante tempo morto
− > (Vton - dciclo) em média
Corrente da bobina
VDT
Monitoramento para
sentido
Dead-Time Alto durante tempo morto
Detecção
A Figura 4-3 mostra o diagrama de blocos do controlador NPC1605 PFC. Possui diversos recursos para facilitar e otimizar a
implementação do PFC no sistema.
http://onsemi.com
46
ON Semicondutor
VforaDetecção baixa
200 A
VoutL Todas as travas RS são
95,5% Vref + HVCS_ON
RESET dominante
-
HV
UVLO
UVLOs
Robusto
pfc OK
Reiniciar
Amplificador de erro VDD interno
Facebook - VSTBY Térmico
Desligar
Vref + ±20A
TSD UVLO (Vcc<VccOFF)
V/I
EUfora FLAG1 UVP HVCS_ON NC
DESLIGADO
R VNORMAL OVP
Vref
euSTBY
PULAR
STBY - S Vton VDD
DT Regul
+ Q em processamento VCC
R circuito EUref
+ VSTBY VNORMAL
pfc OK
300 mV VoutL
Vtonelada)
PWM PULAR
- Comparador
fora em VCC
+ Saída
R R
R
Amortecedor
Ich=K.Iout.Iout Q drv
DESLIGADO
OVP
R PWM
Ct OCP S Robusto
fora em CLK
Oscilador /
- OSC /
Sincronização
BO / BO_NOK 50mV + Ct_OK
-
SINCRONIZAR
Bloquear
fora em
Stdwn +
1 V / 0,5 V DT ZCD
OCP R Q
Is > 250A tempo morto
ics ics Detecção
Robusto
CSin - S
+
+ ZCD
100 mV
CSout -
REF5V
pfc OK
- UVP pfc OK /
FLAG1 S
+ Lstup Q REF5V
12% Vref
OVP DESLIGADO R
+ OVP
GND
- - stdwn
Vovp= Vref Vref
S Q
+ R
Vcc<VccRST
STDWN
http://onsemi.com
47
Manual PFC
O diagrama de blocos ajuda a identificar as principais melhorias funcionais [1] do NCP1605, descritas a seguir.
• A entrada de alta tensão (pino 16) que permite que Vcc seja derivado diretamente da saída geral do PFC, carregando o
capacitor Vcc através de uma fonte de corrente interna. [Não usado neste projeto]
• Um pino OVP/UVP separado (pino 14) que permite o recurso de proteção independente desejado em algumas aplicações.
• Uma entrada de desligamento travado (pino 13) que pode ser usada para proteção contra falhas catastróficas. [Não usado neste projeto]
• Uma saída PFCOK/referência (pino 12) que pode ser usada para sequenciar o segundo estágio para iniciar depois que o PFC estiver
operacional. [Não usado neste projeto]
• Uma entrada de oscilador/sincronização que ajuda a definir a frequência máxima de comutação. Quando a corrente da bobina não
chega a zero, o período de comutação é estendido automaticamente para habilitar o CrM.
• O resistor de detecção de corrente é colocado no caminho de retorno para detectar a verdadeira corrente do indutor. Portanto, o enrolamento ZCD não é
necessário.
• A operação de carga leve é aprimorada pela inclusão de uma função de salto de ciclo acionada pela entrada no pino 1. [Não usado neste
projeto]
• Comparadores de janela para acelerar a resposta transitória quando a tensão de saída sai dos limites especificados.
• Detecção de brown-out (pino 2) para desligar o circuito quando a tensão de entrada é muito baixa.
O procedimento de projeto passo a passo para FCCrM PFC usando o NCP1605 é aplicado a seguir para ilustrar o projeto de um FCCrM
PFC de 270 W usado como base para comparação (projeto P2 descrito no Capítulo 2).
Tensão mínima de entrada (VacLL): 88 Vac (geralmente 10-12% abaixo da tensão mínima típica que pode ser de 100 Vac em
muitos países).
Tensão máxima de entrada (VacHL): 264 Vac (geralmente 10% acima da tensão máxima típica que pode ser de 240 Vac em
muitos países)
Frequência da linha (fLINHA): 50 Hz/60 Hz (frequentemente especificado em uma faixa de 47-63 Hz e para cálculos como tempo de espera, deve-se
levar em consideração o valor mais baixo especificado)
Tensão de Saída (Vfora): 385 V (Este valor tem que ser acima de 1,414 - VacHLe é tipicamente entre 385 e 400 V para operação de entrada
universal)
Tensão de saída máxima (Vfora (max)) : 415 V (Este valor é geralmente 7-10% acima do Vforavalor e é determinado pela precisão do
nível OVP do controlador PFC – inversamente, a seleção do controlador PFC deve ser feita com base nesta especificação se for
determinada por outros níveis de tensão de componentes e fatores de redução).
Potência de saída máxima do PFC (Pfora): 270 W (Esta é a potência de saída especificada para o estágio PFC. É importante levar em
consideração a eficiência do estágio seguinte ao especificar este parâmetro – ele sempre será maior que a potência máxima de saída do
sistema especificada)
Frequência mínima de comutação (fsw(min)): 40 kHz (Este parâmetro ajuda a definir o valor do indutor boost. Escolhê-lo muito baixo aumenta
o tamanho do indutor e escolhê-lo muito alto leva a uma operação de frequência muito alta perto do cruzamento zero e com cargas leves)
Frequência máxima de comutação (fsw(max)): 65 kHz (Este parâmetro ajuda a definir o valor do capacitor do oscilador e sempre que
a frequência CrM tenta ir acima deste valor, o conversor entra no modo DCM.
Ondulação da tensão de saída (Vondulação (pp)): 20 V (este parâmetro geralmente é especificado em porcentagem da tensão de saída, +/- 5% é uma
especificação muito típica)
Tempo de espera (tresistir): 16 ms (Este parâmetro especifica a quantidade de tempo que a saída permanecerá válida durante queda de linha. Um ciclo
de linha é normalmente especificado. Para PFC sozinho, esta especificação não é aplicável, mas o capacitor de saída PFC é o maior determinante único
do tempo de espera)
Eficiência estimada (η): 93% (Este parâmetro é uma estimativa inicial que é usada para dimensionar os componentes do estágio de potência – alto nível de
precisão não é necessário para o procedimento de projeto).
http://onsemi.com
48
ON Semicondutor
2 - 2 -Pfora 2- 2 -270
EU = =9.33A
- -vácuo
bobina,pacote(máximo)=
LL 0,93-88
9.33
=
EUbobina,pacote(máximo)
EUbobina,rms(max)= =3.81A
6 2.45
O projeto do indutor boost (que também é semelhante ao projeto CrM) é dado pela equação abaixo (geralmente a linha baixa
apresenta a situação de pior caso, mas a seguinte equação também deve ser aplicada para a condição de linha alta):
V 385
- -vácuo
LL 2-(fora − vácuo LL ) 0,93 -882 - ( − 88)
eu 2 = 2 =225-H
2-Vfora-Pfora-fsw(min) 2 -385 -270 -40000
No projeto em consideração, foi escolhido um indutor de 250 H, resultando em uma frequência mínima de 36 kHz. Para facilitar a
comparação direta com CrM, um indutor idêntico foi escolhido e usado tanto para CrM (Capítulo 3) quanto para FCCrM (Capítulo 4).
Na ausência da necessidade de fazer uma comparação direta, como neste manual, seria aconselhável aumentar a frequência
mínima para uma aplicação FCCrM. O benefício disso seria um requisito de indutor menor, conforme indicado na equação acima.
Em uma operação CrM normal, isso teria criado uma frequência máxima muito alta, mas por causa do limite de frequência, essa
situação é evitada na operação FCCrM. Outro ponto a observar é que com CrM e FCCrM, as perdas de comutação de ativação são
evitadas, portanto, a penalidade de perda de comutação de aumentar a frequência de comutação não é tão severa. No entanto, o
indutor ainda tem perdas de núcleo que são função da frequência de comutação e devem ser lembradas ao aumentar a frequência
de comutação.
O capacitor do oscilador define a frequência máxima. Neste caso, a frequência máxima é escolhida para ser 65 kHz. A escolha de uma
frequência máxima muito próxima da frequência mínima calculada na etapa acima permite que o conversor opere em CrM apenas por uma
breve faixa de operação. Nas demais vezes, o conversor operará em DCM. Nesse caso, essa escolha foi feita intencionalmente por dois
motivos. Em primeiro lugar, demonstra a funcionalidade do FCCrM na mais ampla faixa de condições de operação e, em segundo lugar,
permite que o circuito FCCrM opere em frequência tão próxima da solução CCM para tornar as comparações entre os dois modos mais
relevantes.
EUcobrar 100-106−
Cosc = − 20 -10−12= − 20 -10−12= 750 pF
2-V-fsw(max) 2 -1-65000
Onde eucobrare V são os valores especificados na folha de dados para o Cosccorrente de carga e oscilação de tensão do oscilador,
respectivamente. Com base nos cálculos acima, 2 capacitores (270 pF e 470 pF) em paralelo são usados no presente projeto para ter a
capacitância necessária.
http://onsemi.com
49
Manual PFC
O projeto ZCD no NCP1605 é facilitado porque a corrente do indutor é detectada através do pino 5. A corrente no pino 5 é
refletida e originada no pino 6 através do resistor de terminação RZCD. O valor de RZCDdeve ser cerca de 3 vezes o valor de Rocp.
Uma histerese natural é fornecida pelo resistor de deslocamento que está ligado ao pino DRV (RDRV). Este resistor deve ser cerca de
3 vezes o valor de RZCD. Os valores finais dos componentes são:
RZCD
(Vfora− 2- vacHL) - NZCD − V f - > VZCDH
NB RZCD+R ZCD1
NB (Vfora−2-vácuoHL
) (385 −1,414 -264)
< = =19.5
NZCD RZCD+RZCD1+Vf 0,1-3 + 0,3
VZCDH-
RZCD
EntãoZCDestaria então acima de 56 voltas / 19,5 = 2,87 voltas. Escolha 3 voltas como NZCD.
A resistência de RZCD1e a capacitância parasita no pino 6 criam um curto circuito de atraso que permite que a tensão de dreno do FET caia
depois que a condição ZCD é atingida. Se a condição de ativação do interruptor corresponder ao vale da tensão de dreno, as perdas de
comutação são minimizadas. O valor do componente final de RZCD1é:
RZCD1= 24 mil
O NCP1605 fornece 2 pinos separados para as funções de realimentação e OVP/UVP. Usando uma única cadeia de feedback
consistindo em ROUT1, ROUT2e ROUT3, essas funções podem ser realizadas. As equações são dadas por:
+ ROUT + RFORA3-V + +
V=
fora
RFORA1 2
ref eV fora(max) = RFORA1 RFORA2 RFORA3-Vref
RFORA2+RFORA3 RFORA2
Uma vez que existem apenas duas equações e três quantidades desconhecidas, temos a liberdade de escolher as impedâncias para
alcançar a compensação correta entre a suscetibilidade ao ruído quando impedâncias muito altas são escolhidas e alta corrente de espera
quando são escolhidas impedâncias baixas. Neste caso, R.OUT2é escolhido como 24,3 k e a partir daí, o ROUT1e ROUT3são calculados como
sendo 4,0 M e 1,82 k, respectivamente.
Esta é a tensão de saída abaixo da qual o NCP1605 entrará na proteção de subtensão e desligará os pulsos de saída. Esse recurso
também protege contra um caminho de feedback aberto.
O Ctcapacitor no pino 7 pode oferecer múltiplas funcionalidades no NCP1605. Ao dimensioná-lo corretamente, a operação de reforço do seguidor pode ser
programada para ter efeito em um determinado nível de potência. Porém, neste caso particular, a função boost do seguidor não é desejada, então o Ctcapacitor
é dimensionado para fornecer potência total na linha baixa. A equação para a capacitância necessária para nenhum impulso do seguidor é:
http://onsemi.com
50
ON Semicondutor
Onde Vrefé a referência interna do NCP1605 (2,5 V) e 120 - representa a constante interna do NCP1605 quando o Ct
a corrente de carga é proporcional ao quadrado da tensão de realimentação.
Um problema conhecido com qualquer circuito fixo no tempo é que o tempo na linha alta (especialmente em cargas leves) é extremamente pequeno
- na faixa de 200-500 ns. Esses pequenos tempos de ativação são suscetíveis a mudanças de atraso de propagação e variações de circuito.
Além disso, apresenta um problema único para o NCP1605, pois existe um circuito interveniente que é usado para criar o Vton que
corresponde ao on-time. A precisão deste circuito sofre quando o tempo de conexão é pequeno. Um truque é adicionar um deslocamento
intencional no horário para alterar sua faixa funcional. Este deslocamento é introduzido externamente inserindo um resistor Roffset entre C
tpino e terra e amarrando um resistor Rdrv2 da saída do drive do portão para a junção de Cte R4. Para obter V precisofora, o divisor resistivo
de Rdrv2 e Roffset deve formar um deslocamento de 400-500 mV quando o interruptor estiver ligado. Por outro lado, como o NCP1605
implementa o recurso de modo de salto, um deslocamento inferior pode ser ajustado dependendo da precisão necessária de Vfora. No
projeto atual, com a escolha de Rdrv2=4,7 k e Roffset=56 , o deslocamento é de 0,18 V para 15 V Vcc.
Uma vez que o deslocamento é aplicado ao Ctpino, seu alcance efetivo torna-se estreito. Sem offset, é 1 V completo, mas o offset o reduz em 0,18 V
neste caso. Como resultado, a fim de alcançar o mesmo on-time, o Cto valor deve ser revisado para cima pela mesma proporção. Assim, o novo Ct
valor é dado por:
C(nome) 7.03
Ct(desvio) =t = =8,57 nF
1-Vdesvio 1− 0,18
Para garantir nenhuma operação de reforço do seguidor, um valor mais alto de Ct(10 nF) é usado nesta aplicação.
Os componentes do estágio de potência são projetados com base em suas classificações de corrente e tensão. O projeto do indutor já foi abordado
na etapa 2. O MOSFET é selecionado com base no estresse de pico de tensão (Vfora (max)+margem) e tensão atual rms:
Usar um FET de 600 V, 0,19 ohm, dará perdas de condução de (assumindo que Rds(ligado)aumenta em 80% devido aos efeitos da
temperatura):
Pcondição=EUM(rms) 2 -Rd(osn
)=3.242 - 0,19 -1,8 = 3,6 W
Embora as perdas de comutação sejam mais difíceis de prever sem entrar nos detalhes das formas de onda de comutação e características de
recuperação de diodo, etc., pode-se supor que, para um PFC FCCrM, as perdas de comutação serão menores do que as perdas de condução. Um
componente das perdas de comutação que podem ser previstas são as perdas de ativação capacitivas.
2
Psw,boné = -Coss 25 - 25 -V1,5-f=0,666 -780 -10−12-5 -(385)1,5-36000 = 0,71 W
3
sobre
Aqui, a natureza não linear da capacitância é levada em consideração. No entanto, conforme mencionado na etapa 4, o projeto da rede
ZCD pode ajudar na redução do Vsobreda tensão nominal de 385 V para um valor bem menor e reduz ainda mais as perdas. Para o CrM, as
perdas por condução dominam, portanto, o menor R economicamente viávelds(ligado)MOSFET é escolhido. Neste projeto, o FET de 20 A, 600
V com 0,19 ohm Rds(ligado)foi escolhido.
O diodo boost é uma seleção simples para FCCrM, pois não há problemas de recuperação reversa com os quais se preocupar. O objetivo
é escolher a classificação de tensão correta (Vfora (max)+margin) e a menor queda para frente disponível. A corrente média do diodo é igual à
corrente de saída (Id=Pfora/Vfora= 270/385 = 0,7 A). Então, as perdas são apenas eud-Vf. A corrente de pico vista pelo diodo será a mesma que
a corrente de pico do indutor. O diodo escolhido aqui é o MUR550, que oferece queda direta mais baixa, compensando as características de
recuperação reversa.
http://onsemi.com
51
Manual PFC
O capacitor de saída é projetado considerando 3 fatores: ondulação da tensão de saída, ondulação da corrente de saída e tempo de hold-up. A
ondulação da tensão de saída é dada por:
Pfora-
Vondulação(p−p)=
2- - flinha-Cfora-Vfora
A corrente rms do capacitor é dada por:
32 - 2-P2fora
EUCout(rms) = − ( Pfora ) 2
9 - -vácuo LL -V-fora
-2 Vfora
Porém, quase sempre, o tamanho e o valor do capacitor são determinados pelo tempo de hold-up que é dado por:
Cfora-(V2fora−V2min)
tsegurar−acima=
2-Pfora
Nesse caso, foi escolhido um capacitor de 220 F que satisfaz as condições acima. A ondulação de pico a pico é de 10 V, a corrente eficaz é de 1,87 A
e o tempo de espera é de 18,6 ms (para uma tensão de 320 VVmin).
Essas etapas principais do projeto permitem que o protótipo funcional seja construído e testado. Além dessas etapas, outras etapas comuns, como
geração de Vcc, detecção de queda de energia, compensação de realimentação e limitação de irrupção, também são necessárias para concluir o
projeto. Essas etapas não são abordadas aqui, pois seguem métodos convencionais.
Rota1b Rota1a
entrada AC
5A f uso
F1 L3
1 L2 DB1 GBU8J 8A 600V 2M 2M
eu 150uH 0,47 uF
2 C2 D1 390 V
G C1
3 TB2
0,47 uF 1
N
3
MUR550
L1 2
2 x 6,8mH C3 250uH SPP20N60C3
TB1 Q1 C4
1uF
Rzcd1
2
24k dzcd R4
10k 180 uF 450 V
1n4148 Rsense
Rbo1a 0,1
3,6 M R2 R1
Vcc
Rocp
Rbo1b 12k 91k Rota2
3,6 M 3,6 mil 1 16 1,82k D2
STBY HV
2 IC2 15 R5 1N4148
BO NC 10
3 14
Vctrl OVP/UVP
4 13
Facebook STDWN
5 12
CSin pf coOK
Vcc
6 11
CSout/ZCD Vcc TB3
1
7 10
Ct DRV
2
Ct 8 9
OSC/SY NC GND
10n
NCP1605
C8
C9
Rota3
Cbo Rbo2 Ccomp Rof f set Cosc1 Cosc2 24,3k 0,1 uF 22 uF
220n 62k 680n Rzcd 56 270p 470p
12k
Rdrv 2
4,7k
Rdrv 1
33k
http://onsemi.com
52
ON Semicondutor
http://onsemi.com
53
Manual PFC
Saída
Vin (Vac) Pino (W) Vo (V) Io (A) biquinho Eficiência PF THD
Potência (W)
Conforme mostrado na Tabela 4-2, a eficiência de carga total do circuito na entrada de 100 Vac está confortavelmente acima de 95%. A eficiência
mostra desempenho ainda melhor em carga leve (96,29% a 20% de carga). Estes são derivados das baixas perdas de comutação e limitação de
frequência associadas à abordagem FCCrM. O PF e THD na linha alta, carga total são 0,988 e 7,2%, respectivamente – o que é bastante bom. Com
carga mais leve, o PF diminui, mas não muito significativamente. Outro resultado interessante a ser observado é que a eficiência de carga total da
linha alta ultrapassa 98%.
A análise harmônica mostrada na Figura 4-5 mostra que o conversor ultrapassa facilmente os limites da classe D. Os dados para a condição de entrada de 75
W foram capturados conforme mostrado na Figura 4-6 também mostram resultado positivo.
4,00
3,50 Resultado Requisito Classe D
Amplitude (mA/W)
3,00
2,50
2,00
1,50
1,00
0,50
0,00
3 5 7 9 11 13 15 17 19 21 23 25 27 29 31 33 35 37 39
número harmônico
http://onsemi.com
54
ON Semicondutor
4,00
3,50 Resultado Requisito Classe D
Amplitude (mA/W) 3,00
2,50
2,00
1,50
1,00
0,50
0,00
3 5 7 9 11 13 15 17 19 21 23 25 27 29 31 33 35 37 39
número harmônico
Figura 4-6. Espectro harmônico do conversor FCCrM de 270 W com carga de 75 W
Outro atributo chave a ser medido é a potência sem carga extraída da linha em várias condições de entrada. A Tabela 4-3 mostra essas
medições. Essas medições indicam que a potência de entrada sem carga é bastante baixa para o FCCrM devido à limitação de frequência e
também é independente do nível de tensão de entrada.
As outras áreas de otimização para FCCrM investigadas incluíram a escolha do diodo de impulso ideal e também a otimização do recurso
ZCD para obter comutação de vale e minimizar perdas de ativação. Deve-se lembrar que a corrente rms relativamente alta significa que a
compensação de Rds on versus perda de comutação não é uma opção e, portanto, o MOSFET de 20 A não foi modificado. Ao alterar o diodo
de reforço do diodo ultrarrápido de 8 A e 600 V (otimizado para CCM) para o diodo de 5 A e 520 V (MUR 550, otimizado para CrM/FCCrM), a
melhoria da eficiência em 100 Vac e carga total foi de 0,22%. Em seguida, ao ajustar o circuito ZCD para obter comutação de vale precisa,
outra melhoria de eficiência de 0,56% a 100 Vac e carga total foi alcançada. Os resultados finais mostrados na Tabela 4-2 incorporam essas
melhorias. A Figura 4-7 descreve os efeitos do efeito de otimização ZCD. Na figura à esquerda, a chave é ligada antes de Vds ir para o vale e
a ativação forçada resulta em maiores perdas de comutação. Ao adicionar o atraso ZCD (NZCD= 3 voltas, RZCD1= 24 kΩ, e DZCD= 1N4148), o
Vds pode ser aproximado de zero conforme mostrado na forma de onda à direita e a eficiência é melhorada. Aqui, Ch1 é a tensão de
entrada, Ch2 é a corrente do indutor, Ch3 é a forma de onda Vds e Ch4 é a forma de onda do gate drive.
Figura 4-7. Ativar formas de onda com (esquerda) sem atraso ZCD e (direita) com atraso ZCD otimizado
http://onsemi.com
55
Manual PFC
A Figura 4-8 mostra as formas de onda de comutação do conversor em carga total e entrada de 115 Vac. Aqui, Ch1 é a tensão de entrada, Ch2 é a
corrente do indutor, Ch3 é a forma de onda Vds e Ch4 é a forma de onda do gate drive. Como visto aqui, a frequência de comutação é de cerca de 47
kHz.
Figura 4-8. Comutação de formas de onda em carga total, entrada de 115 Vac
Outra contribuição crítica do circuito FCCrM é a limitação de frequência. Conforme indicado no passo 3, a frequência máxima
escolhida é 65 kHz. Portanto, a variação de frequência é limitada em comparação com a operação CrM pura mostrada no Capítulo
3. Conforme mostrado na Tabela 4-4, a frequência permanece fixada em 62 kHz (próximo ao valor projetado). Como resultado, a
operação de carga leve está sempre no modo de frequência fixa. Mesmo em linha alta, carga total e cruzamento zero, a fixação de
frequência entra em vigor. No entanto, em outras condições de plena carga, o conversor opera no modo CrM, mantendo as
correntes de pico sob controle. A frequência no cruzamento de pico e zero parece ser a mesma para condições de linha baixa e
carga total. Isso pode ser atribuído a margens de erro de medição. Normalmente, a variação de frequência de linha baixa entre o
pico e o cruzamento zero não é muito,
http://onsemi.com
56
ON Semicondutor
Os resultados da Tabela 4-2 são plotados em forma de gráfico nas figuras abaixo.
98,5%
98,0%
97,5%
Eficiência
97,0%
100 Vac
96,5%
115 Vac
96,0%
95,5% 230 Vac
95,0%
0% 20% 40% 60% 80% 100%
Potência de saída
Figura 4-9. Gráfico de Eficiência para FCCrM PFC
100,0%
95,0%
Fator de potência
90,0%
70,0%
0% 20% 40% 60% 80% 100%
Potência de saída
http://onsemi.com
57
Manual PFC
Referências
http://onsemi.com
58
ON Semicondutor
CAPÍTULO 5
O modo de condução contínua (CCM) PFC existe há muitos anos e, conforme indicado em [1], o controle do modo de corrente média é a
maneira mais conveniente de alcançar o CCM PFC. Os controladores tradicionais de modo de corrente média e suas melhorias foram
descritos antes [2]. Mais recentemente, os controladores CCM PFC preditivos foram introduzidos conforme descrito no Capítulo 1. Esta
seção conduz o leitor através do projeto de um circuito PFC de impulso de modo de condução contínua utilizando o controlador PFC
preditivo NCP1654, que tem 65 kHz, 133 kHz e 200 kHz versões de frequência operacional. A descrição aqui é restrita às principais escolhas
de projeto e suas análises. Projetos mais detalhados são fornecidos nas folhas de dados dos produtos e nas notas de aplicação.
Introdução ao CCM
A operação CCM é mais popular em níveis de potência mais altos, pois possui correntes mínimas de pico e rms. Em comparação com a operação
CrM, as correntes de pico podem ser 50% menores e as correntes rms podem ser 25% menores. Isso reduz o estresse no FET de potência, diodo e
indutor. Além disso, a filtragem é mais fácil porque a corrente através do indutor boost é mais contínua. Finalmente, a frequência de comutação
permanece constante para a operação do CCM, de modo que o projeto do indutor boost e o projeto do filtro EMI são mais fáceis.
No entanto, os algoritmos de controle tradicionais e os circuitos para CCM PFC sempre foram mais complexos e os controladores de 16
pinos com um número significativo de componentes externos foram comuns nas aplicações CCM por um longo tempo. Nos últimos anos, o
método de controle preditivo resultou em uma abordagem simplificada disponível e NCP1653 e NCP1654 são exemplos dessa metodologia
simples para CCM PFC.
Instalado em um pacote DIP8 ou SO8, o NCP1654 minimiza o número de componentes externos e simplifica drasticamente a implementação do
PFC. Ele também integra recursos de proteção de alta segurança que tornam o NCP1654 um driver para estágios PFC robustos e compactos (por
exemplo, circuito de fixação de saída de energia de entrada). Os seguintes recursos tornam o NCP1654 uma solução única:
http://onsemi.com
59
Manual PFC
Vem
EUem
+ eu
EM EUeu + Saída
AC EMI
Cfiltro Tensão
Entrada Filtro Cvolume
− (VFORA)
RSENSO EUeu
OVP
+
-
105% Vref
- UVP
+ BO
RboU OPL Vdd
8% Vref com 4% Vref
Vdd Histerese
UVLO Sob tensão
RfbU Início Suave 200 A
Bloqueio
6 Referência
Facebook
Q
R Bloquear
vref
RfbL
- Desligado
UVP BO
- OTA Iref Vdd
vref +
±28A Vcc
Vcontrol
5 7
RZ + Saída
CP Vcontrol(min) Amortecedor
8
DRV
CZ 1
GND
Térmico
Desligar
BO
Q
4 Falta PWM
RboL R
- BO Robusto
CBO +
VboH / VboL R S
OL OVP
VboH = 1,3 V, VboL = 0,7 V
vref -
+
Vdd Vramp
Vdd Vdd
espelho atual +-
ics ics
Vbo Iref Vref/10% Vref
ics Divisão + VM
RM
RCS CS C1 2
Ics*Vbo > 200 VA S1
65/133/200 kHz CM
3
Oscilador
OPL
OL
Ics > 200 A Im = (Ics*Vbo) / (4*(Vcontrol − Vcontrol(min))
OCP
http://onsemi.com
60
ON Semicondutor
O procedimento de projeto passo a passo para CCM PFC usando o NCP1654 é aplicado a seguir para ilustrar o projeto de um CCM PFC de 270 W
usado como base para comparação (projeto P3 descrito no Capítulo 2).
Tensão mínima de entrada (VacLL): 88 Vac (geralmente 10-12% abaixo da tensão mínima típica que pode ser de 100 Vac em
muitos países).
Tensão máxima de entrada (VacHL): 264 Vac (geralmente 10% acima da tensão máxima típica que pode ser de 240 Vac em
muitos países)
Frequência da linha (fLINHA): 50 Hz/60 Hz (frequentemente especificado em uma faixa de 47-63 Hz e para cálculos como tempo de espera, deve-se
levar em consideração o valor mais baixo especificado)
Tensão de Saída (Vfora): 385 V (Este valor tem que ser acima de 1,414 - VacHLe é tipicamente entre 385 e 400 V para operação de entrada
universal)
Tensão de saída máxima (Vfora (max)) : 415 V (Este valor é geralmente 7-10% acima do Vforavalor e é determinado pela precisão do
nível OVP do controlador PFC – inversamente, a seleção do controlador PFC deve ser feita com base nesta especificação se for
determinada por outros níveis de tensão de componentes e fatores de redução).
Potência de saída máxima do PFC (Pfora): 270 W (Esta é a potência de saída especificada para o estágio PFC. É importante levar em
consideração a eficiência do estágio seguinte ao especificar este parâmetro – ele sempre será maior que a potência máxima de saída do
sistema especificada)
Frequência de comutação (fsw): 65 kHz (Este parâmetro ajuda a definir o valor do indutor boost). Para o NCP1654, a frequência é definida
internamente com 3 opções, que são 65 kHz, 133 kHz e 200 kHz. O 65 kHz é a escolha comum para facilitar a conformidade com EMI,
enquanto 133 kHz e 200 kHz são escolhidos para aplicações que precisam de perfil mais baixo ou indutor menor.
Ondulação da tensão de saída (Vondulação (pp)): 20 V (este parâmetro geralmente é especificado em porcentagem da tensão de saída, +/- 5% é uma
especificação muito típica)
Tempo de espera (tresistir): 16 ms (Este parâmetro especifica a quantidade de tempo que a saída permanecerá válida durante queda de linha. Um ciclo
de linha é normalmente especificado. Para PFC sozinho, esta especificação não é aplicável, mas o capacitor de saída PFC é o maior determinante único
do tempo de espera)
Eficiência estimada (η): 93% (Este parâmetro é uma estimativa inicial que é usada para dimensionar os componentes do estágio de potência – alto nível de
precisão não é necessário para o procedimento de projeto).
2-Pfora 2 -270
EU = =4,67A
- -vácuo
bobina,pacote(máximo)=
LL 0,93 -88
Da mesma forma, ignorando a contribuição da ondulação pp (que pode ser mostrado para contribuir com menos de 10% para o valor rms para a
maioria das seleções), a corrente rms no indutor é dada por:
Pfora 270
EU = = =3.3A
- -vácuo
bobina,rms
LL 0,93 -88
Ao contrário das topologias CrM e FCCrM, não há equação de valor de indutância mínimo ou máximo para o CCM PFC (exceto que para manter o
funcionamento do CCM, a ondulação deve ser menor que 100% pp). A seleção do valor do indutor é um tanto iterativa e é determinada com base na
corrente de pico, corrente de ondulação, tensão de ondulação de saída, tensão e perdas dos componentes, bem como no espaço da placa.
Normalmente, um valor de indutância mais alto reduzirá os níveis de ondulação e tensão, mas usará um espaço significativo na placa. Em contraste,
um valor de indutância mais baixo aumentará a ondulação e as correntes de pico, mas terá benefícios de tamanho menor e corrente mais baixa no
desligamento do diodo - como será mostrado na seção de resultados, esta corrente de desligamento do diodo mais baixa resulta em uma melhoria
significativa características e eficiência de comutação de diodo.
http://onsemi.com
61
Manual PFC
Uma primeira aproximação do valor do indutor L pode ser obtida com a seguinte equação:
2 2- VácuoLL
vácuoLL
L= - 1- -
2 - Eu% -fsw-P - Vfora
fora
I% = relação entre a corrente de ondulação pk-pk permitida e a corrente de pico no indutor (25-45% típico)
A tabela a seguir ajuda a definir uma faixa de indutâncias com base na corrente de ondulação permitida. Recomenda-se usar um valor de
indutância que esteja dentro da faixa de 25 a 45% da ondulação da corrente de entrada. Neste projeto específico, o valor de ondulação pp
aplicado foi de 45% e resultou no valor do indutor de 650 μH. A corrente de pico modificada resultante é 22,5% acima do valor calculado
acima (4,67 - 1,225=5,72 A).
Indutância (-H)
Figura 5-2. Valor da indutância CCM como uma função da ondulação p−p
Os componentes do estágio de potência são projetados com base em suas classificações de corrente e tensão. O projeto do indutor já foi abordado
na etapa 2. O diodo da ponte deve ser selecionado com base na classificação da corrente de pico do indutor e terá a dissipação de energia dada por:
42 Vf Vf Pfora
Pponte = - - Pfora 1.8 -
vácuoLL - vácuoLL -
O MOSFET é selecionado com base no estresse de tensão de pico (Vfora (max)+margem) e tensão atual rms:
Usar um FET de 600 V, 0,19 ohm, dará perdas de condução de (assumindo que Rds(ligado)aumenta em 80% devido aos efeitos da
temperatura):
http://onsemi.com
62
ON Semicondutor
Embora as perdas de comutação sejam mais difíceis de prever sem entrar nos detalhes das formas de onda de comutação e características de
recuperação de diodo, etc., um componente das perdas de comutação que pode ser previsto são as perdas capacitivas de ativação.
2
Psc,boné= - Coss25- 25 -Vo -f1,5
n=0,666 -780 -10−12-5 -(385)1,5-36000 = 0,71 W
3
Aqui, a natureza não linear da capacitância é levada em consideração. As outras perdas de comutação do FET dependem da escolha do
diodo de reforço, das velocidades de comutação e da escolha dos amortecedores no circuito. No circuito CCM, as perdas de recuperação do
diodo geralmente dominam as perdas de comutação e, portanto, a escolha do FET é menos crítica nesta aplicação.
A escolha do diodo boost é mais crítica nas aplicações CCM. Como mencionado anteriormente, a corrente do diodo em seu desligamento
é diferente de zero, ao contrário da aplicação CrM. Como resultado, há um significativo fenômeno de recuperação reversa que leva à
dissipação no diodo e no FET. Uma opção é usar retificadores avançados, como diodos SiC e outros. No entanto, eles são caros e sua queda
direta mais alta compensa alguns dos ganhos de perdas de comutação reduzidas. Para esta aplicação, um retificador de impulso de
recuperação suave (LQA08TC600) foi usado e funcionou bem devido às suas características de recuperação mais suaves e snubbers
adicionais não foram necessários. A corrente média do diodo é igual à corrente de saída (Id=Pfora/Vfora= 270/385 = 0,7 A). Então, as perdas
de condução do diodo são Id-Vf(geralmente menos de 1 W). A corrente de pico vista pelo diodo será a mesma que a corrente de pico do
indutor (4,67 A).
O capacitor de saída é projetado considerando 3 fatores: ondulação da tensão de saída, ondulação da corrente de saída e tempo de hold-up. A
ondulação da tensão de saída é dada por:
Pfora-
V ( p− p) =
2- - flinha-Cfora-Vfora
ondulação
32 - 2 -P2fora
EUCout(rms)= 2
− ( Pfora) 2
9 - -vácuoLL-Vfora-- Vfora
Porém, quase sempre, o tamanho e o valor do capacitor são determinados pelo tempo de hold-up que é dado por:
Cfora-(V2fora−V2min)
tsegurar−acima=
2-Pfora
Nesse caso, foi escolhido um capacitor de 220 μF que atende às condições acima. A ondulação de pico a pico é de 10 V, a corrente eficaz é de 1,83 A
e o tempo de espera é de 20,82 ms (para uma tensão de 330 VVmin).
Vfora,OVP=105% -Vfora,nome
A escolha dos resistores de realimentação não desempenha um papel crítico na configuração do nível OVP. Como resultado, os valores do divisor de feedback são
selecionados da seguinte maneira.
http://onsemi.com
63
Manual PFC
Primeiro, escolha o valor do resistor inferior, RfbL. Há uma compensação entre a imunidade ao ruído e as perdas de energia ao escolher R
fbL. Nesta aplicação, selecionamos 23,2 kΩ como RfbLque leva uma corrente de realimentação de 108 -A e perdas de 42 mW. O valor do
resistor superior RfbUé então dado por:
V
RfbU =fora−VREF-RfbL
VREF
onde:
VREFé a tensão de referência interna para Vforafeedback (2,5 V típico).
RfbU= RfbU1+RfbU2é o resistor de realimentação total colocado entre Vforae pino FB.
Neste caso, V.foraé 385 V e RfbLé 23,2 k, deve-se então selecionar o seguinte RfbUresistência:
385 − 2,5
RfbU= - 23.2k=3.549M
2.5
A string de realimentação é implementada usando dois resistores iguais RfbU1= RfbU2= 1,8 MΩ. A
• Proteção de Loop Aberto - Proteja o estágio de potência contra danos no loop de feedback anormal, como Vfbestá em curto
com o terra, o resistor de realimentação RfbUestá aberto, ou o pino FB é deixado aberto.
• Modo de desligamento - Desativa o estágio PFC e força um modo de baixo consumo. Esse recurso ajuda a atender às
rigorosas especificações de stand-by. Como o Fator de Potência não é necessário em stand-by, o estágio PFC é
geralmente inibido para salvar as perdas do pré-conversor. Para melhorar ainda mais o desempenho em stand-by, o
controlador PFC deve consumir corrente mínima neste modo.
O nível UVP no NCP1654 é definido quando Vfbestá abaixo de 8% de VREF, o dispositivo é desligado. O dispositivo inicia a operação
automaticamente quando a tensão de saída fica acima de 12% de VREF. Em situação normal de configuração do conversor boost, Vfbtem que
ser maior que 12% de VREFpara permitir que o NCP1654 funcione. Para este caso, o nível de UVP é definido em:
É em torno de 32 Vac de entrada, que é muito menor que a tensão mínima de entrada, ou seja, 85 Vac, e está ok para a partida.
O NCP1654 monitora a tensão de entrada, Vem, que é a senóide de linha CA retificada para brown-out, limitação de sobrepotência (OPL) e
modulação de ciclo de trabalho PFC. Este circuito de detecção consiste em:
RboUe RboLsão dimensionados para ajustar o limite de proteção de brown out. Devido à consideração de segurança, recomenda-
se dividir este resistor de brown out do lado superior em 2 ou mais resistores.
CBOque forma uma filtragem passa baixa junto com RboLpara obter o valor médio do sinal de entrada. Uma constante de tempo na faixa
de cerca de 5 vezes o Vemperíodo deve ser direcionado para fazer Vbosubstancialmente constante e proporcional à tensão média de entrada
como regra geral:
Vbo
= RboL Vem
RboL+RboU
O NCP1654 passa a operar como Vboexcede 1,3 V e continua operando até Vbovai abaixo de 0,7 V. A histerese de 600 mV
evita que o sistema oscile.
RboU+RboLdeve ser uma impedância relativamente alta para limitar a corrente consumida e as perdas associadas. Observe, no entanto,
que, dada a corrente de polarização do comparador de brown-out (máximo de 0,5 -A), é recomendável definir a corrente que flui através de
RboUe RboLestar na faixa ou acima de 5 μA na linha baixa. Nesta aplicação, usamos 82,5 k para RboL, o que leva a uma corrente de
polarização de:
http://onsemi.com
64
ON Semicondutor
0,7V =8.5-A
82,5k
Em segundo lugar, selecione RboUde acordo com Vac,on, a tensão de entrada AC mínima para iniciar o PFC, que vem de:
2Vac,on − VBOHR
RboU = boL
V BOH
Nesta aplicação, 75 Vac é definido como Vac,on. Por isso,
2 -75V−1.3V
RboU= - 82,5k 6,65M
1.3V
aqui RboUé dividido em 2 partes, RboU1e RboU2ambos iguais a 3,3 M para um total de 6,6 M de resistência. Em terceiro lugar,
selecione CBOpara tornar a constante de tempo em torno de 5 vezes TVin, o tempo de ciclo de Vempor
5-TVin
CBO
RboL
Nesta aplicação, TViné de 10 ms, já que a linha de entrada CA é de 50 Hz. Então . Aqui 0,47 -F é selecionado porque é o valor normalizado
mais próximo.
5 -10EM
CBO =0,6-F
82,5k
V BOL
Vac,off =
2 2 ⎛ fBO ⎞
k BO - - ⎢⎢1− ⎟⎟
⎝ 3-flinha⎠
Onde KBOé o fator de escala formado por RboUe RboLe fBOé a frequência de canto do filtro BO. Nesta
aplicação,
0,7
Vac,off= =64,8vácuo
2 2 ⎛ 4.2Hz⎞
0,0123 - - ⎢1- ⎟
⎝ 3 -50Hz⎠
o que parece aceitável. Ao reduzir o CBO, pode-se aumentar esse nível e vice-versa. Observe que o resultado deste cálculo é apenas uma
referência, pois não inclui a queda de tensão no loop de corrente, ou seja, filtro EMI e diodo de ponte, etc.
O sinal de detecção de corrente através do resistor de detecção é, na verdade, uma tensão negativa. No entanto, a inserção de um
resistor entre Rsensoe o pino 3 do NCP1654 permite que esse sinal seja convertido em corrente. O valor de Rsensoé escolhido para minimizar
seu impacto na eficiência na linha baixa, carga total (aqui, 0,1 Ω é escolhido). A equação para RcsÉ dado por:
http://onsemi.com
65