Instituto Politécnico do Cávado e do Ave Ano lectivo de 2013/2014

Curso: Mestrado em Engenharia 2º Teste Prof. Nuno Peixoto

Eletrónica e de Computadores Data: 24 de Fevereiro de 2014
UC: Sistemas Embebidos e de Tempo-Real Duração: 1h:00m
Nº_________Nome__________________________________________________________

A prova escrita está cotada para um máximo de 20 valores. No final de cada questão é apresentada a cotação da
mesma em valores. Em todas as questões cuja resposta seja de justificação obrigatória a ausência desta implica a
anulação da resposta, ainda que a resposta esteja correta.

1. Explique a importância do processador suportar os níveis de privilégio privilegiado e

não-privilegiado no contexto de um RTOS. (1,0 Valores)

2. Escreva o código, em linguagem C, que permita ativar a porta D de um microcontrolador

cujo mapeamento de memória de parte dos periféricos se encontra em anexo.
(2,0 Valores)

3. Explique o mecanismo associado ao processo de resolução de uma interrupção com

prioridades e vetores da interrupção. (2,0 Valores)

4. Indique, justificando, qual das seguintes implementações de cache permite a redução do

tempo médio de acesso à memória: direct mapped ou fully associative. (2,0 Valores)

5. Considere que se pretende implementar uma cache com mapeamento direto para 32 KB
de dados, em que cada bloco possui 4 words de 32 bits. Os endereços da memória
principal são de 32 bits.

a) Quantos bytes de dados possui a cache por bloco/linha? (0,5 Valores)

b) Quantos blocos/linhas terá a cache e qual o número de bits necessários para
indexar os mesmos? (1,0 Valores)
c) Quantos bits são necessários para o byte offset? (0,5 Valores)
d) Calcule quantos bits tem a cache por bloco e na totalidade. (1,5 Valores)
e) Represente o endereço de memória de 32 bits segmentado nas partes
correspondentes ao byte offset, tag e índice. (1,0 Valores)

6. Diga qual o impacto da utilização do mecanismo de memória virtual num sistema

embebido tempo-real. (2,0 Valores)

1
Instituto Politécnico do Cávado e do Ave Ano lectivo de 2013/2014

7. Um determinado sistema embebido tempo-real precisa de executar 4 processos

periódicos. Os períodos e tempos de execução dos processos encontram-se descritos na
Tabela 1. Pretende-se escalonar os processos com base no algoritmo RMS.

Processo Tempo de execução (ms) Período (ms)

P1 5 30
P2 3 10
P3 7 60
P4 2 5

Tabela 1 – Períodos e tempos de execução de vários processos.

a) Indique a prioridade de cada processo considerando que a prioridade mais

elevada é 0 (zero). (1,0 Valores)

b) Qual o valor do hiperperíodo? (1,0 Valores)

c) Com base no valor do hiperperíodo, calculado na alínea anterior, faça o

escalonamento dos processos. Sugestão: desenhe a linha do tempo para poder
visualizar o escalonamento corretamente. (2,0 Valores)

d) Calcule o fator de utilização do CPU para o escalonamento efetuado na alínea

anterior. (1,0 Valores)

e) O que pode concluir acerca do fator de utilização calculado na alínea anterior

sabendo que o tempo total da comutação de contexto é de 100 µs? (1,5
Valores)

Anexos

Tabela 2 – Parte do mapeamento de memória de um microcontrolador. O endereço base é o 0x40023800.

O endereço 0x30 permite ativar ou desativar os relógios das portas A a I escrevendo 1 ou 0 respetivamente.