UNIVERSIDADE DA AMAZÔNIA

CURSO DE ANÁLISE E DESENVOLVIMENTO DE SISTEMAS

DISCIPLINA: ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES

1ª AVALIAÇÃO

Allan Gabriel
ALUNO MATRÍCULA 04079214
Gemaque Campina
ORGANIZAÇÃO E ARQUITETURA DE
DISCIPLINA DATA DA PROVA 15/04/2022
COMPUTADORES
PROFESSOR JOSÉ AUGUSTO FURTADO REAL TIPO DE PROVA ÚNICO

CÓDIGO DA
TURMA ALC0790103NMA TURMA
NOTA

]
ATENÇÃO:
- A avaliação somente poderá ser entregue depois de decorridos 50min de seu início.
- Caneta esferográfica azul ou preta. Provas entregues escritas a lápis NÃO serão corrigidas.
- Será atribuída nota zero ao aluno que devolver sua prova em branco, independentemente de ter assinado a Ata de Prova.
Ao aluno flagrado utilizando meios ilícitos ou não autorizados pelo professor para responder a avaliação será atribuída
nota. zero e, mediante representação do professor, responderá a Procedimento Administrativo Disciplinar, com base no Código de
Ética.

Primeira Questão (1,2 ponto): A função básica da unidade central de processamento – UCP
(ou CPU) é a movimentação de dados e instruções presentes na memória principal para dentro
do processador, para que seja realizada uma determinada tarefa definida através da instrução.
Quando a instrução for de natureza lógica ou aritmética, a unidade lógica aritmética – ULA (ou
ALU) é responsável pela realização da operação com os dados e o resultado pode ser
armazenado em um dos registradores ou, em algumas arquiteturas, enviado de volta para a
memória principal. A seguir estão relacionadas, fora de ordem, alguns passos necessários
para a execução de uma instrução pelo processador:

I. Enviar dados para a unidade de memória após o processamento.

II. Buscar dados exigidos pela instrução da memória.
III. Buscar a instrução da memória.
IV. Decodificar a instrução.
V. Enviar dados e instruções para o ALU para processamento.
A sequência correta para o processamento da instrução aritmética é:

a) I, III, IV, II e V

b) III, II, IV, V e I

c) III, IV, II, V e I
d) I, II, IV, III e V
e) III, IV, I, V e II

Segunda Questão (1,8 ponto): Ao longo dos anos, inúmeras técnicas foram implementadas
para melhoria de desempenho dos sistemas computacionais. Uma das estratégias baseia-se
 UNIVERSIDADE DA AMAZÔNIA
CURSO DE ANÁLISE E DESENVOLVIMENTO DE SISTEMAS
DISCIPLINA: ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES

1ª AVALIAÇÃO

na melhoria de desempenho do processador através do paralelismo de instruções. Em relação

à técnica de paralelismo de instrução denominada de Pipeline, podemos afirmar que:

a) No caso ideal, o tempo de execução de um conjunto de instruções é reduzido de forma

proporcional ao número de estágios do pipeline.
b) No pipeline o tempo de execução de uma instrução é reduzido, por este motivo é que vai
ocorrer uma melhoria no desempenho global do processador.
c) Os estágios do pipeline devem ser normalizados no tempo de processamento da instrução
com objetivo de simplificar a sua implementação e melhorar o desempenho.
d) A técnica pipeline é mais facilmente implementada nas arquiteturas CISC do que nas
RISC.
e) No pipeline diferentes instruções podem ocupar o mesmo estágio em um determinado
instante de tempo.

Terceira Questão (2,0 pontos): Considere um sistema computacional, baseado em

microcontrolador (Arduino), composto por duas chaves de 8 bits cada, como ilustrado na
figura:

Chave 1 DADO A DADO B Chave 2

Um programa foi desenvolvido para que dois números binários, inseridos através das chaves,
sejam somados na representação complemento a dois e o resultado armazenado na memória
do dispositivo.
a) Qual o resultado que será o resultada se a operação de subtração A-B for com os números
A=11110001 e B=11101101?
O resultado é: 11110001 –11101101 = 00001100
b) Ocorreu overflow? Explique a sua resposta.
 UNIVERSIDADE DA AMAZÔNIA
CURSO DE ANÁLISE E DESENVOLVIMENTO DE SISTEMAS
DISCIPLINA: ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES

1ª AVALIAÇÃO

Não ocorreu overflow porque não passou de 8 bits.

OBS: A questão só será considerada correta se for acompanhada dos cálculos.

Quarta Questão (2.0 pontos): Considere o fragmento de um programa escrito em linguagem

assembly 8086, mostrado a seguir:

onde AX e BX são registradores (Reg), 000000000000101B e 14 são dados e 0x3C é um

endereço. Determine:

a) O número de ciclos necessários para executar esse fragmento.

Ax+bx= 000000000000101B + 14 = 000000000000114B 14 ciclos são necessarios.
b) O tempo em que o fragmento é executado, considerando-se que o processador 8086
possui uma frequência de relógio 𝑓=10MHz = 10000000 Hz.
T= 1 T=1 = 0,1 O tempo se dá em 0,1 segundos.
F 10
c) Espaço ocupado na memória (em bytes)
14 – 0x3c= 1x43c= 143
Da num total de 143 bytes

OBS: A questão só será considerada correta se for acompanhada dos cálculos.

Consulte a Tabela a seguir:

Instrução Ciclo de Clock Número de bytes
MOV Reg, [memória] 10 3
MOV Reg, dados (endereço) 4 2
ADD Reg, Reg 3 2
INC Reg 3 1
SUB Reg, Reg 3 2

Quinta Questão (1,5 ponto): Um processador RISC é implementado com um pipeline de 5

estágios. Os estágios da versão pipeline são: (1) busca de instrução, (2) busca de operandos,
(3) execução da operação, (4) acesso à memória e (5) atualização do banco de registradores.
A frequência máxima de operação é de 400 MHz. O tempo que um programa leva para
executar 200 instruções considerando não apresenta nenhum conflito de dados ou de controle
entre instruções é de:
 UNIVERSIDADE DA AMAZÔNIA
CURSO DE ANÁLISE E DESENVOLVIMENTO DE SISTEMAS
DISCIPLINA: ORGANIZAÇÃO E ARQUITETURA DE COMPUTADORES

1ª AVALIAÇÃO

a) 510 ns.
b) 500 ns.
c) 2.300 ns.
d) 530 ns.
e) 520 ns.

Sexta Questão (1,5 ponto): A figura a seguir apresenta um circuito lógico baseado em lógica
combinacional se na entrada for aplicado A=1, B=0 e C=0 preencha os retângulos em
vermelho com os valores resultantes das entradas aplicadas.

AB

B+c AB + BCC = ABBCC

1000
0
BCC
Bc + c