Sumrio

Introduo 5

Transistor de efeito de campo 6

Transistor de efeito de campo de juno 6

Terminais de ligao do JFET 7
Formas de encapsulamento 8
Representao simblica 8
Polarizao de JFETs 8
Princpio de funcionamento 11
Parmetros bsicos de um JFET 19
Regies de operao de um JFET 22

Transistor de efeito de campo de porta isolada - MOSFET 24

MOSFET tipo depleo 25
MOSFET tipo enriquecimento 28

Apndice 32

Questionrio 32

Bibliografia 33
 Espao SENAI

Misso do Sistema SENAI

Contribuir para o fortalecimento da indstria e o desenvolvimento

pleno e sustentvel do Pas, promovendo a educao para o trabalho e a
cidadania, a assistncia tcnica e tecnolgica, a produo e disseminao
de informao e a adequao, gerao e difuso de tecnologia.
Srie de Eletrnica

Introduo
Como descrito em fascculos anteriores, o transistor convencional um
dispositivo que permite amplificar um sinal, e cujas propriedades eltricas so
essencialmente controladas pela corrente injetada em um de seus terminais.

Existe uma outra classe de transistores de importncia em eletrnica,

denominados de transistores de efeito de campo, cujas propriedades eltricas
so controladas pela tenso presente em um de seus terminais.

O objetivo deste fascculo apresentar as caractersticas do transistor de

efeito de campo e os princpios que governam o seu funcionamento, bem como
descrever os parmetros utilizados na caracterizao dessa classe de
dispositivos.

Para a boa compreenso do contedo e desenvolvimento das

atividades contidas neste fascculo, o leitor dever estar
familiarizado com os conceitos relativos a:

Transistor bipolar.

5
 Transistor de efeito de campo

Transistor de efeito
de campo
O transistor de efeito de campo tem capacidade de exercer o controle de
corrente atravs da tenso aplicada em um de seus terminais, sendo utilizado,
principalmente, nos estgios de entrada de instrumentos de medida, tais como
osciloscpios, voltmetros eletrnicos, receptores etc., onde seja necessrio uma
elevada impedncia de entrada.

O transistor de efeito de campo geralmente designado pela abreviao

FET cujas letras correspondem s iniciais do termo ingls field effect transistor.
Existem duas categorias de dispositivos de efeito de campo:

O transistor de efeito de campo de juno, designado pela sigla JFET.

O transistor de efeito de campo de porta isolada, designado pela sigla
MOSFET.

As caractersticas principais dessas duas categorias de dispositivos so

examinadas a seguir.

TRANSISTOR DE EFEITO DE CAMPO DE

JUNO

O JFET constitudo por um substrato de material semicondutor exibindo

um tipo de dopagem, no qual formado, por tcnicas de implantao inica, um
canal de dopagem distinta daquela correspondente ao substrato, conforme
ilustrado na Fig.1.

6
Srie de Eletrnica

Fig.1 Estrutura bsica de um JFET.

Dois tipos de dispositivos podem ser fabricados, conforme ilustrado na
Fig.2:

Substrato do tipo p e canal do tipo n, denominado de JFET canal n.

Substrato do tipo n e canal do tipo p, denominado de JFET canal p.

Fig.2 JFETs canal n e canal p.

TERMINAIS DE LIGAO DO JFET

Os JFETs possuem 3 terminais. Dois terminais esto ligados s

extremidades do canal e so denominados de fonte e dreno, como mostrado na
Fig.3. O terminal fonte identificado pela letra S (do ingls source) e o terminal
dreno pela letra D (do ingls drain). O terceiro terminal, denominado de porta
identificado pela letra G (do ingls gate), sendo conectado diretamente ao
substrato.

Fig.3 Terminais de um JFET.

Os terminais dreno e fonte servem a propsitos distintos e

conseqentemente no podem ser trocados um pelo outro, nas montagens
envolvendo FETs.

7
 Transistor de efeito de campo

FORMAS DE ENCAPSULAMENTO

Os transistores de efeito de campo so fabricados em invlucros

semelhantes queles utilizados em transistores bipolares. A Fig.4 mostra dois
tipos bsicos de encapsulamento disponveis comercialmente.

Fig.4 Aspectos tpicos de encapsulamentos disponveis comercialmente.

REPRESENTAO SIMBLICA

A Fig.5 mostra a representao simblica de JFETs canal n e canal p,

onde se pode notar que a diferena nas representaes, indicativa do tipo de
canal do dispositivo, ocorre no sentido da seta no terminal G.

Fig.5 Representaes simblicas de JFETs canal n e canal p.

POLARIZAO DE JFETs

Como ocorre com o transistor bipolar, o JFET funciona com um terminal

comum entrada e sada do circuito. A configurao mais usual aquela em
que o terminal fonte escolhido como terminal comum, como mostrado na

8
Srie de Eletrnica

Fig.6. Como pode ser a observado, a forma de ligao com a fonte externa
funo do tipo de canal do dispositivo.

Fig.6 Formas de polarizao de JFETs canal n e canal p.

A anlise do comportamento do JFET em circuitos, desenvolvida nas

sees seguintes, utiliza o JFET canal p como modelo. Com a devida troca de
polaridade das fontes de alimentao no circuito, os resultados da anlise so
tambm aplicveis para o caso do JFET canal n.

Fonte
Em condies normais de operao, o terminal fonte do p-JFET ligado
ao plo positivo da fonte de alimentao, como mostrado na Fig.7.

Fig.7 Ligao do terminal S de um JFET fonte de alimentao.

9
 Transistor de efeito de campo

O terminal fonte funciona como terminal de referncia para o FET assim

como o emissor funciona como terminal de referncia para o transistor bipolar.

Dreno

O terminal dreno ligado ao plo negativo da fonte de alimentao

atravs de um resistor de dreno RD, como mostrado na Fig.8.

Fig.8 Ligao do terminal D de um JFET fonte de

alimentao, por intermdio de um resistor.

O resistor de dreno desempenha uma funo semelhante quela referente

ao resistor de coletor em circuitos com transistores bipolares.

Porta

A porta o terminal de controle de um FET, desempenhando um papel

semelhante ao terminal de base de um transistor bipolar. Existe uma diferena
fundamental no entanto, nas condies de operao de um FET com respeito ao
princpio de funcionamento do transistor bipolar:

Em operao normal, a juno pn formada entre porta e fonte

de um FET deve estar inversamente polarizada.

Para obter a condio normal de operao, uma fonte externa deve ser
utilizada para polarizar inversamente a juno formada entre porta e fonte, como
mostrado na Fig.9.

10
Srie de Eletrnica

Fig.9 Emprego de uma fonte externa para polarizar inversamente a juno

formada entre a porta e a fonte de um FET.

Dessa forma, no p-JFET o terminal da porta fica mantido a um potencial

positivo com relao ao terminal fonte, e a configurao do dispositivo no
circuito assume a forma mostrada na Fig.10. Essa condio de polarizao
inversa atribui ao FET uma altssima impedncia de entrada, que pode chegar a
algumas dezenas de megaohms.

Fig.10 Condies normais de polarizao de um p-JFET.

PRINCPIO DE FUNCIONAMENTO

O estudo do princpio de funcionamento do FET feito com base em uma

anlise de parmetros eltricos do componente, cujas relaes podem ser
representadas em termos de curvas caractersticas. Os parmetros utilizados na

11
 Transistor de efeito de campo

representao das curvas caractersticas esto representados na Fig.11, e

recebem as seguintes denominaes:

ID = corrente que flui para o terminal dreno, tambm denominada de corrente

de dreno.
VDS VD VS = tenso entre dreno e fonte.
VGS VG VS = tenso de controle entre porta e fonte.

Fig.11 Parmetros eltricos associados ao FET.

O FET um transistor cujo princpio de funcionamento baseia-se no

controle que a tenso VGS exerce sobre a corrente ID. Esse controle semelhante
ao tipo de controle de fluxo de fluido em um sistema hidrulico, do tipo
ilustrado na Fig.12.

Como mostrado na Fig.12, o sistema hidrulico composto de um duto e

de um pisto com a finalidade de controlar o fluxo de fluido atravs do canal.

Fig.12 Sistema hidrulico com controle de fluxo de fluido.

12
Srie de Eletrnica

O fluxo mximo de fluido ocorre quando o pisto de controle deslocado

totalmente para cima, proporcionando a abertura total do canal, como mostrado
na Fig.13. Como pode ser a observado, a medida que o canal vai sendo
obstrudo pela penetrao do pisto, o fluxo de fluido diminui at o ponto de se
tornar totalmente bloqueado quando o pisto totalmente inserido no canal.

Fig.13 Fluxo de fluido para diferentes penetraes do pisto no canal.

Da mesma forma que o pisto atua sobre o fluxo de fluido, abrindo ou

fechando fisicamente o canal, a tenso de controle VGS efetua um controle
eletrosttico do fluxo de corrente atravs do canal do FET. Esse tipo de controle
pode ser analisado a partir de trs condies de operao:

Com o terminal porta aberto.

Com o potencial da porta nulo em relao ao terminal fonte.
Com o potencial da porta positivo em relao ao terminal fonte.

Para maior clareza na anlise dessas trs situaes, o FET ser

representado de acordo com a estrutura simplificada mostrada na Fig.14, que
elimina os detalhes referentes geometria do canal no interior do dispositivo.

Fig.14 Representao simplificada da estrutura de um FET.

13
 Transistor de efeito de campo

Porta em aberto

Notando que em um p-JFET a corrente no canal constituda unicamente

de lacunas, e considerando que a corrente flui no sentido fonte-dreno, com o
terminal de controle desligado, o canal fica totalmente aberto e a corrente entre
fonte e dreno varia aproximadamente em proporo direta com a variao da
tenso entre os terminais dreno e fonte, como mostrado na Fig.15.

Fig.15 Corrente no canal de um p-JFET com a porta desligada.

Observa-se que nessas

condies, o comportamento do
canal semelhante ao de um
resistor, com o aumento da
tenso aplicada se traduzindo em
um aumento proporcional no
fluxo de corrente, conforme
mostrado na Fig.16.

Fig.16 Representao grfica da relao ID

VDS para um p-JFET com porta
desligada.

Com a porta desligada, o canal de um JFET se comporta como

um resistor e a corrente no canal varia em proporo direta com a
tenso aplicada entre seus terminais.

14
Srie de Eletrnica

Um aspecto importante a se considerar nesse caso que, uma vez que o

canal se comporta como uma resistor, o potencial entre dreno e fonte se distribui
ao longo do canal como em um divisor de tenso.

Essa distribuio est ilustrada na Fig.17 para o caso VDS = 2 V. Como

pode ser a observado, o potencial ao longo do canal diminui gradualmente a
partir do terminal fonte, de acordo com uma funo linear V(x), onde x
representa a posio ao longo do canal, medida a partir do terminal dreno.

Apesar de o FET no ser utilizado na prtica com o terminal porta em

aberto, muito importante conhecer a distribuio do potencial ao longo do
canal para compreender o princpio de funcionamento do dispositivo.

Fig.17 Exemplo tpico ilustrando a distribuio de potencial

ao longo do canal de um p-JFET.

Porta aterrada

Quando o terminal porta conectado ao terminal fonte, a diferena de

potencial entre a porta e a fonte nula, ou seja, VGS = 0. Como a porta est a um
potencial nulo, o potencial negativo distribudo ao longo do canal coloca em
bloqueio todos os pontos das duas junes formadas entre o substrato e o canal
do dispositivo, conforme ilustrado na Fig.18.

15
 Transistor de efeito de campo

Fig.18 Dispositivo p-JFET com porta aterrada.

O potencial negativo no interior do canal provoca um acmulo de cargas

descobertas positivas no substrato, nas proximidades das duas junes formadas
com o canal. Como ilustrado na Fig.19, o acmulo de cargas descobertas
maior na regio mais prxima ao terminal dreno devido ao potencial no interior
do canal ser mais negativo nas proximidades daquela regio.

Fig.19 Distribuio de cargas descobertas no substrato de um p-JFET com porta

aterrada.

16
Srie de Eletrnica

Como ilustrado na Fig.19, o acmulo de cargas positivas nas duas junes

canal-substrato gera um campo eltrico que se projeta para dentro do canal,
dificultando o fluxo de lacunas em seu interior, efetivamente reduzindo a rea
til para o fluxo daqueles portadores. Esse processo ocorre de forma semelhante
atuao do pisto, no sistema hidrulico descrito anteriormente.

As regies de depleo formadas nas duas junes entre o canal e o

substrato penetram cada vez mais no interior do canal, medida que o potencial
no terminal dreno se torna mais negativo. Se por um lado o potencial mais
negativo naquele terminal favorece o aumento da corrente de lacunas no interior
do canal, por outro lado, o alargamento das duas regies de depleo dificultam
o fluxo de corrente. Como resultado, a partir de um certo valor da tenso
negativa VDS entre dreno e fonte, a corrente no canal satura em um valor limite
IDsat.

Dessa forma, a relao entre os parmetros VDS e ID assume a forma

mostrada no grfico da Fig.20, quando a porta est aterrada.

Fig.20 Representao grfica da relao ID VDS para um p-JFET com porta

aterrada.

O grfico da Fig.20 mostra que a partir de um certo valor do parmetro

VDS a corrente ID permanece praticamente constante. O valor de tenso em que
ocorre a saturao da corrente denominado de tenso de pinamento VP (do
termo ingls pinch-off) e o valor da corrente de saturao denominada de
corrente de saturao de dreno IDsat.

17
 Transistor de efeito de campo

Potencial de porta positivo

Aplicando-se uma tenso positiva entre porta e fonte, o efeito da tenso

inversa externa soma-se ao efeito de polarizao interna, aumentando o acmulo
de cargas positivas nas duas junes entre o substrato e o canal. Esse efeito
equivale a alterar a largura efetiva do canal, conforme ilustrado na Fig.21.

Fig.21 Larguras efetivas do canal de um p-JFET para os casos VGS = 0 e VGS > 0.

Como o fluxo de corrente depende da abertura no canal, conclui-se que:

largura
ID
VGS
do canal

largura
VGS
ID
do canal

Pode-se sumarizar o comportamento eltrico de um FET de acordo com a

seguinte afirmativa:

A corrente ID entre fonte e dreno de um FET controlada pela

tenso VGS aplicada entre porta e fonte.

18
Srie de Eletrnica

Utilizando-se valores distintos da tenso VGS, obtm-se uma famlia de

curvas representativas das relaes entre ID e VDS, como mostrado na Fig.22.
Essa famlia de curvas caractersticas denominada de caracterstica de dreno
do JFET.

Fig.22 Grfico representativo da caracterstica de dreno de um p-JFET.

Um aspecto importante a ser observado no uso do JFET que o potencial

do terminal porta sempre coloca a juno porta-fonte em bloqueio. Se essa
juno for polarizada em conduo o transistor pode ser danificado.

O diagrama a seguir mostra como deve ser aplicada a tenso entre os

terminais porta e fonte, para operao adequada do JFET.

p-JFET VGS > 0

n-JFET VGS < 0

PARMETROS BSICOS DE UM JFET

Tenso de pinamento

A tenso de pinamento VP representa o valor de tenso dreno-fonte a

partir do qual ocorre saturao da corrente de dreno. Existe um determinado

19
 Transistor de efeito de campo

valor VP para cada valor da tenso porta-fonte VGS, conforme ilustrado na

Fig.23.

Fig.23 Tenses de pinamento nas curvas caractersticas de um p-JFET.

Unindo-se os valores de corrente e tenso obtidos nos pontos de

pinamento das diferentes curvas caractersticas do JFET, obtm-se uma curva
de pinamento ou curva de pinch-off, como mostrado na Fig.24.

Fig.24 Curva de pinch-off tpica de um p-JFET.

20
Srie de Eletrnica

Tenso de porta no corte

A tenso de porta no corte, representada pelo parmetro VGS,off

corresponde ao valor de tenso VGS que provoca o fechamento completo do
canal do JFET, bloqueando portanto o fluxo da corrente ID. Essa condio est
representada no grfico da Fig.25.

Fig.25 Curva de corte de um JFET.

Na condio de corte pode circular no canal uma corrente de alguns

microampres, e na maioria dos casos o parmetro VGS,off aproximadamente
igual tenso de pinamento VP0, ou seja,

Condio de corte do JFET VGS,off VP0

Resistncia de conduo do canal

A resistncia de conduo do canal RDS,on aquela apresentada pelo canal

na faixa de valores do parmetro VDS satisfazendo condio

VDS < VP

21
 Transistor de efeito de campo

Nessas condies o canal se comporta como um resistor convencional,

com a corrente ID variando de uma forma aproximadamente linear com a tenso
VDS. O parmetro RDS,on, dependente do valor da tenso VGS, situando-se
tipicamente na faixa de 20 ohms a algumas centenas de ohms.

Tenso de ruptura

A tenso de ruptura de um JFET corresponde ao valor de tenso VDS a

partir do qual a corrente no canal entra no regime de ruptura por avalanche.
Folhetos de especificaes do fabricante fornecem os valores mximos
admissveis da tenso VDS de forma a evitar a ocorrncia de ruptura no
dispositivo.

REGIES DE OPERAO DE UM JFET

O diagrama contendo as curvas caractersticas de um JFET pode ser

dividido em trs regies, conforme mostrado na Fig.26, e descritas a seguir.

Fig.26 Regies de operao no diagrama das curvas caractersticas de um JFET.

22
Srie de Eletrnica

Regio hmica

A regio hmica mostrada na Fig.26 ocorre na faixa de valores VDS

satisfazendo condio

VDS < VP

onde o transistor se comporta como um resistor, cujo valor de resistncia RDS,on

determinado pela tenso entre porta e fonte VGS.

Como se pode observar na Fig.27, na regio hmica o parmetro RDS,on,

obtido da relao

V DS
R DS ,on
I DS

aumenta com a tenso VGS.

Fig.27 Regio hmica no diagrama das curvas caractersticas de um JFET,

expandido horizontalmente.

23
 Transistor de efeito de campo

Regio de amplificao

A regio de amplificao de um JFET, mostrada na Fig.26, aquela em

que a corrente no canal se torna independente da tenso VDS com o seu valor
controlado pela tenso VGS entre os terminais da porta e da fonte. Nesse regime
de operao, o JFET comporta-se praticamente como uma fonte de corrente
tendo uma resistncia da ordem de algumas centenas de quiloohms.

Regio de ruptura

A regio de ruptura, ilustrada na Fig.26, est situada na faixa de valores

mais altos da tenso VDS, suficientes para provocar o fenmeno de ruptura por
avalanche no canal. Operao do JFET nessa regio deve sempre ser evitada,
sob pena de causar danos irreparveis ao dispositivo.

TRANSISTOR DE EFEITO DE CAMPO DE

PORTA ISOLADA - MOSFET

Os transistores de efeito de campo do tipo porta isolada (IGFET - Isolated

Gate Field Effect Transistor), assim como os JFETs, so dispositivos unipolares
cujo controle de corrente realizado por intermdio de um campo eletrosttico.
A sigla MOSFET advinda do termo ingls Metal-Oxide-Semiconductor, Field
Effect Transistor, adotada como padro de referncia aos transistores de efeito
de campo de porta isolada.

A Fig.28 ilustra as diferenas estruturais entre dispositivos MOSFET e

JFET.

Fig.28 Estruturas bsicas dos dispositivos JFET e MOSFET.

24
Srie de Eletrnica

Como mostrado na Fig.28a, em dispositivos JFET o canal est localizado

inteiramente no interior do substrato, existindo portanto duas junes
semicondutoras entre o substrato e o canal. Em dispositivos MOSFET, por
outro lado, o eletrodo metlico do terminal porta separado do canal por uma
fina camada isolante de xido, conforme mostrado na Fig.28b. Forma-se
portanto uma estrutura entre porta e canal do tipo metal-xido-semicondutor
(MOS).

A presena da camada isolante entre porta e canal do dispositivo

MOSFET permite atingir nveis de impedncia de entrada extremamente altos
15
(da ordem de 10 ).

Existem dois tipos de dispositivos MOSFET: depleo e enriquecimento.

Cada tipo tem caractersticas prprias, como descrito a seguir.

MOSFET TIPO DEPLEO

O canal de um dispositivo MOSFET depleo exibe dopagem distinta do

substrato. Um eletrodo metlico isolado do canal forma o terminal porta. A
Fig.29 mostra o aspecto estrutural dos MOSFETs depleo canal p e canal n.

Fig.29 Estruturas MOSFET tipo depleo de canal p e de canal n.

O controle de corrente em MOSFETs depleo, da mesma forma que em

dispositivos JFET, feito pelo controle da extenso da regio de depleo no
interior do canal atravs do potencial aplicado porta do dispositivo.

As representaes de circuito de MOSFETs depleo esto ilustradas na

Fig.30. Como pode ser a observado, essas representaes diferem apenas nos
sentidos da seta no terminal fonte. Vale notar que o isolamento entre porta e
canal est tambm representado em ambos os smbolos mostrados na Fig.30.

25
 Transistor de efeito de campo

Fig.30 Representaes de circuito de MOSFETs depleo.

Princpio de funcionamento

O princpio de funcionamento do MOSFET depleo quase que

semelhante ao do JFET e ser analisado inicialmente para o caso de um
dispositivo com canal p.

Como ilustrado na
Fig.31a, quando o terminal porta
fica submetido ao mesmo
potencial do terminal fonte, os
portadores movem-se livremente
no canal, propiciando o
aparecimento de uma corrente
entre fonte e dreno.

A aplicao de uma tenso

positiva porta do dispositivo
provoca o aparecimento de uma
regio de depleo que estreita a
faixa de passagem de portadores
atravs do canal, como mostrado Fig.31 Funcionamento do MOSFET depleo,
na Fig.31b, reduzindo assim a canal p:(a) com porta aterrada, (b) com
corrente ID. potencial positivo aplicado porta.

Dessa forma, atravs do controle do potencial aplicado porta, pode-se

controlar a corrente no canal.

26
Srie de Eletrnica

H contudo uma diferena singular entre MOSFETS depleo e JFETs.

No caso de dispositivos JFET, a juno pn formada entre canal e substrato no
pode ser polarizada diretamente, para evitar o surgimento de uma corrente de
fuga excessiva atravs do terminal porta trazendo como conseqncia uma
queda acentuada na impedncia de entrada.

Em MOSFETs depleo essa situao no ocorre pois o terminal porta

isolado do canal, independentemente da polaridade dos terminais. Dessa forma,
em MOSFETs depleo tipo p a aplicao de um potencial negativo porta
provoca um aumento na corrente ID, uma vez que nessa situao a regio de
depleo no interior do canal diminuda substancialmente, conforme ilustrado
na Fig.32.

Fig.32 Funcionamento do MOSFET tipo depleo, canal p,

com potencial negativo aplicado porta.

A Fig.33 mostra as curvas

caractersticas de sada do MOSFET
tipo depleo, canal p.

Um exame dos parmetros

referentes a cada curva indica que a
porta pode ficar submetida tanto a
potenciais positivos como negativos.

Fig.33 Curvas caractersticas de sada

de um dispositivo p-MOSFET
tipo depleo.

27
 Transistor de efeito de campo

MOSFET TIPO ENRIQUECIMENTO

O MOSFET tipo enriquecimento composto por duas regies

semicondutoras isoladas entre si pelo material semicondutor do substrato. Sobre
esse conjunto esto depositadas uma camada de xido isolante e uma camada
metlica formadora da porta de controle, conforme ilustrado na Fig.34.

Fig.34 Estrutura de um MOSFET tipo enriquecimento, canal p.

As representaes de circuito de MOSFETs tipo enriquecimento canal p e

canal n esto mostradas na Fig.35, e diferem apenas no sentido das setas do
terminal fonte.

Fig.35 Representaes de circuito de MOSFETs tipo enriquecimento.

28
Srie de Eletrnica

Princpio de funcionamento

Para o caso de um
dispositivo de canal p,
ilustrado na Fig.36, quando
o terminal porta fica
submetido ao mesmo
potencial do terminal fonte,
a juno pn formada entre
dreno e substrato fica
inversamente polarizada,
impedindo o fluxo de Fig.36 MOSFET tipo enriquecimento, canal p com
corrente. Por essa razo porta aterrada.
estes dispositivos so
muitas vezes denominados de bloqueadores, como sugerem as representaes de
circuito com canal interrompido ilustradas na Fig.35.

Aplicando-se um potencial negativo porta do dispositivo, a estrutura

capacitiva metal-xido-semicondutor propicia a induo de cargas positivas na
regio do substrato prxima juno com o xido, conforme ilustrado na
Fig.37.

Fig.37 Induo de cargas positivas em um MOSFET tipo enriquecimento, canal

p, quando a porta fica submetida a um potencial negativo.

29
 Transistor de efeito de campo

A regio de cargas induzidas positivas no substrato forma um canal de

conduo entre as regies semicondutoras da fonte e do dreno, permitindo o
fluxo de uma corrente ID, como mostrado na Fig.38. Como pode ser a
observado, esse efeito equivale formao de um canal p entre fonte e dreno.

Fig.38 Fluxo de corrente em um MOSFET tipo enriquecimento, canal p.

A corrente ID depende diretamente do potencial aplicado porta, uma vez

que este o fator determinante da quantidade de cargas induzidas no canal. As
curvas caractersticas de sada de um dispositivo MOSFET tipo enriquecimento,
canal p esto mostradas no grfico da Fig.39.

Fig.39 Curvas caractersticas de sada de um dispositivo MOSFET tipo

enriquecimento, canal p.

30
Srie de Eletrnica

Proteo da porta

O terminal porta isolado do restante da estrutura de um MOSFET pela

camada de xido. Essa camada extremamente fina de forma que sua
capacidade dieltrica de isolao efetiva apenas a baixas tenses. Quando o
MOSFET no est sendo utilizado, a estrutura capacitiva metal-xido-
semicondutor tende a armazenar eletricidade esttica, o que pode ao fim de um
perodo provocar a degradao da pelcula isolante. Por essa razo, a seguinte
precauo deve ser observada:

Dispositivos MOSFET que no estejam em uso devem ser

armazenados com os terminais inseridos em espuma condutiva ou
curto-circuitados, no devendo-se tocar nos terminais para que
sejam evitados danos ao dispositivo.

31
 Transistor de efeito de campo

Apndice
QUESTIONRIO
1. Existem duas categorias de transistor de efeito de campo. Quais so elas?

2. Faa um desenho da estrutura de um JFET e identifique os seus terminais.

3. Faa um desenho das representaes simblicas correspondentes ao p-JFET e

ao n-JFET, identificando os terminais correspondentes.

4. Em condies normais de operao, como deve ser feita a polarizao de um

p-JFET? E de um n-JFET?

5. O que tenso de pinamento de um JFET?

6. Com porta aterrada um dispositivo p-JFET exibe uma tenso de pinamento

VP0 = 10 V. Que tenso VGS deve ser aplicada para cortar o dispositivo?

7. Quais so as regies de operao de um p-JFET e quais so suas

caractersticas?

8. Faa um desenho da estrutura de um MOSFET tipo depleo e identifique os

componentes da estrutura.

9. Desenhe as representaes simblicas de MOSFETs tipo depleo, canal p e

canal n, com a identificao dos terminais.

10.Que caracterstica diferencia um MOSFET tipo depleo de um JFET?

11.Desenhe a estrutura de um MOSFET tipo enriquecimento, identificando os

componentes da estrutura.

12.Desenhe as representaes simblicas de MOSFETs tipo enriquecimento,

canal p e n, com a identificao dos terminais.

13.Que caracterstica diferencia o MOSFET tipo enriquecimento do MOSFET

tipo depleo?

32
Srie de Eletrnica

BIBLIOGRAFIA

CIPELLI, Antnio Marco Vicari & SANDRINI, Waldir Joo. Teoria e

desenvolvimento de projetos de circuitos eletrnicos, 7a. edio, rica, So
Paulo (1983).

MILLMAN, Jacob & HALKIAS, Christos C. Eletrnica: dispositivos e

circuitos, Vol.2, McGraw- Hill do Brasil, So Paulo (1981).

33