ELT 054 (LAB)

Turmas D1/D2 D3/D4 1. Sem 2012

_____________________________________________________________________________________

Aula 05 Circuitos lgicos combinacionais

Objetivo
1. Resolver/simular problemas combinacionais simples usando portas lgicas

Introduo
Na eletrnica digital (veja resumo nos anexos A e B), as variveis assumem apenas dois
estados lgicos possveis. Por exemplo, uma chave pode estar ligada ou desligada, certa
tenso pode ser 5 V ou 0 V, etc. Para formalizar o tratamento de expresses lgicas, os
estados so denominados 1 (um, alto ou verdadeiro) e outro 0 (zero, baixo, ou
falso). Problemas lgicos so abordados da seguinte forma:
1) Monta-se, inicialmente, uma tabela verdade com todas as condies possveis
das entradas e sadas;
2) Em seguida, as condies verdadeiras de cada sada so representadas por uma
expresso lgica;
3) A expresso lgica simplificada. Para at 3 ou 4 variveis lgicas, a
simplificao relativamente simples atravs da lgebra booleana (Anexo B).
Para expresses com mais variveis, utilizam-se outros mtodos (mapas de
Karnaugh).
4) Finalmente, a expresso implementada num circuito lgico usando portas de
alguma famlia de circuitos integrados (74xx, CD 4000, etc). Eletricamente, as
famlias diferem em fatores como tenses de alimentao, velocidade de
propagao e potncia dissipada.
Os circuitos integrados das famlias lgicas oferecem, alm das portas bsicas com
nmeros de entradas variados, funes mais sofisticadas como:
a) Decodificadores (binrio 7 segmentos, binrio decimal, etc.);
b) Multiplexadores (seletor de dados) e demultiplexadores (distribuidor de dados);
c) Somadores;
d) Contadores e registradores de deslocamento.

Parte prtica
Simulao 1 (alarme simples).
Considere o seguinte enunciado para o alarme de um carro com
duas portas (Fig 1): a buzina deve ser acionada quando uma das
portas for aberta, desde que uma chave geral esteja ligada.
1) Complete a tabela verdade abaixo considerando B = buzina (1
= ligada, 0 = desligada), M = porta do motorista (0 =
fechada, 1 = aberta), P = porta do passageiro (0 = fechada, 1 =
aberta), G = chave geral (1 = ligada, 0 = desligada).
2) Obtenha a expresso lgica para a sada B e o circuito lgico
correspondente.
ELT 054 (LAB) Aula 05: Circuitos lgicos combinacionais 2/5
_____________________________________________________________________________________

Fig. 1. Esquema do alarme. As entradas M e P fornecem 5V ao circuito lgico quando as portas abrem
(e 0V, caso contrrio) e G fornece 5V quando ligada. O circuito lgico processa as entradas e a sada B
dispara uma buzina, como indicado. APENAS O CIRCUITO LGICO SER SIMULADO.

3) Edite o circuito lgico para a sada B usando componentes da famlia 74HCT.

Orientaes para a simulao esto na Fig. 2, onde apenas uma parte do circuito a
ser simulado est desenhada. No esquea da diretiva .include 74hct.lib e insira um
label nas sadas.
4) Comprove o funcionamento do circuito para duas condies da tabela (G = P = M = 0
e G = P = M = 1). Para cada um dos dois casos, ligue as entradas (G, P, M) s linhas
de 5V (1) ou 0V (0) e rode a simulao.
5) Com a lgebra booleana, simplifique a expresso obtida no item 2; repita os itens 3-4.
Fique atento propriedade
da absoro (Anexo B).

Resultados/discusso/questes:
1) Diagramas esquemticos
com os circuitos lgicos
(original e simplificado).
2) Na Fig. 1, o que U1 e para
que ele serve? Fig. 2. Simulao de circuitos digitais no LTspice. Incluir a
diretiva .include 74hct.lib. Os nveis 1 e 0 so fornecidos
3) Na Fig. 1, qual a corrente de pela bateria V1. O simulador exige que as sadas no estejam
base no transistor Q1? flutuantes (inserir um label, como s na sada de U4).

Simulao 2 (decodificador Binrio-decimal simplificado).

A figura 3 mostra uma tabela reduzida para um decodificador binrio-7 segmentos.

Modelos comerciais (74xx47 ou CD 4511) tm 4 bits de entrada (ABCD) e outras
recursos.

Resultados (com discusses) e questes

1) Complete a tabela da Fig. 3;
ELT 054 (LAB) Aula 05: Circuitos lgicos combinacionais 3/5
_____________________________________________________________________________________

Fig. 3. Decodificador binrio-7 segmentos. A tabela (incompleta) considera apenas 2 bits (A e B)

2) Obtenha a expresso lgica para cada sada (a, b, c, d, e, f, g) e simplifique a

respectiva expresso. Voc precisar da propriedade da absoro (Anexo B). Veja se
h sadas com o mesmo comportamento lgico.
3) Manipule as expresses de forma que possam ser implementadas apenas com portas
NAND. Por exemplo, a expresso Y = X + Y pode ser transformada (usando a dupla
negao, De Morgan e a tautologia) em Y = X + Y = X + Y = X Y , como ilustrado
abaixo:

5) Edite o circuito com as funes obtidas no item anterior e simule. Para verificar o
funcionamento, automatize as combinaes das entradas como sugerido na Fig. 4,
que apresenta a lgica do segmento a. Ao contrrio de outros simuladores, o
LTspice no dispe de sada grfica para um display de 7 segmentos.

Dados:
Geradores de pulsos que simulam uma contagem binria : V1 = PULSE (0 5 1 1n 1n 1 2)
e V2 = PULSE (0 5 1 1n 1n 2 4). Veja o significado dos parmetros no LTSpice.

Tempo de simulao = 4s

Para anexar painis nas figuras de formas de onda: [mouse da direita sobre o grfico
add plot pane].

Para alterar a espessura das linhas nos grficos: [tools control panel waveforms
plot data with thick lines].

Fig. 4. Esquema para a simulao do decodificador da Fig. 3. A implementao usa apenas portas NAND.
A lgica do segmento a est indicada. V1 e V2 geram pulsos 1Hz e 2 Hz, respectivamente.
ELT 054 (LAB) Aula 05: Circuitos lgicos combinacionais 4/5
_____________________________________________________________________________________

ANEXO A

Fonte: Eletrnica Digital 1 Captulo 2 Funes e portas lgicas Centro Federal de

Educao Tecnolgica de Santa Catarina Unidade So Jos (Apostila) pg. 9.
ELT 054 (LAB) Aula 05: Circuitos lgicos combinacionais 5/5
_____________________________________________________________________________________

ANEXO B

Propriedades da lgebra Booleana