Universidade Federal do ABC

Centro de Engenharia, Modelagem e Ciências Sociais Aplicadas

Engenharia Biomédica
ESTB022-17 – Fundamentos de Eletrônica Analógica e Digital
1o quadrimestre de 2022
Universidade Federal do ABC

Laboratório 4: Portas Lógicas

1 Objetivos
Neste laboratório serão desenvolvidos circuitos digitais que implementam funções Booleanas utilizando portas
digitais elementares. Ou seja, funções lógicas mais complicadas serão construídas a partir da composição de
funções lógicas mais elementares. O objetivo principal será construir um circuito somador completo de 2 bits,
exemplo prático de utilização de circuitos lógicos. Além disso um objetivo secundário desta prática é aprender
identificar e corrigir erros de montagem de um circuito lógico na protoboard.

2 Introdução
A seguir são apresentados alguns conceitos necessários para a realização do experimento.

2.1 Diagrama lógico

Um punhado de portas lógicas pode ser interconectado para se obter funções lógicas mais complexas. A
Figura 1 mostra o esquema de conexões de um circuito que implementa uma função XOR de duas entradas.

XOR

U1a U2a
A 1 2 A1 A.B
U3a
3 1
Y
B 2
2
3

B
6 U1:74LS04
3 4 5
A.B U2:74LS08
U1b U2b
U3:74LS32
Figura 1: Diagrama lógico de um circuito XOR

Um esquema como esse é chamado de diagrama lógico (DL). O circuito utiliza três CIs. O CI 74LS04,
por exemplo, contém seis portas NOT em seu interior, sendo que duas delas (indicadas por U1a e U1b) são
utilizadas. A título de ilustração, anexamos o datasheet do 74LS04 para que você veja a disposição dos terminais
e das conexões das portas.
Esse DL exemplifica algumas boas normas de documentação de circuitos lógicos:
• Todos os componentes utilizados possuem um identificador (U1, U2, U3) e o respectivo código comercial
(No caso, 74LSxx);
• Múltiplas portas lógicas contidas em um mesmo CI são denotadas por letras (U1a, U1b, etc);
• Os pinos dos CIs ligados às portas estão numerados;
• Os sinais relevantes são identificados por nomes (A, A, etc).
Juntamente com o diagrama lógico, apresenta-se a tabela verdade do circuito, indicando as saídas de todas
as portas utilizadas.
Tabelas verdade completas, como a Tabela 1 são muito úteis para se procurar defeitos em circuitos
lógicos. Por exemplo, se fizermos A = LOW e B = LOW no circuito da Figura 1, e a saída resultar em 1,
provavelmente uma ou mais portas estão com defeito, ou pode haver algum mal contato. Nestas condições,
podemos verificar o valor das saídas de todas as portas lógicas, em busca das que não reproduzem o valor
previsto na primeira linha da Tabela 1.
ESTB022-17 – Fundamentos de Eletrônica Analógica e Digital Laboratório 4: Portas Lógicas – pág. 2 de 5

Tabela 1: Tabela-verdade do circuito de

implementação da porta XOR.

A B A B A·B A·B A·B+A·B

U1a U1b U2b U2a U3a
0 0 1 1 0 0 0
0 1 1 0 0 1 1
1 0 0 1 1 0 1
1 1 0 0 0 0 0

2.2 Resistores pull-down e pull-up

Quando trabalhamos com portas lógicas, as entradas podem conter níveis lógicos TRUE ou FALSE. No caso
de componentes da família TTL ou CMOS1 , os estados lógicos são definidos por níveis de tensão.
Dentro do padrão conhecido como TTL, por exemplo, um nível FALSE válido compreende tensões entre
0.0 V e 0.8 V, enquanto o nível TRUE vai de 2.4 V a 5.0 V. Note que os níveis lógicos não são representados
por tensões exatas, mas sim por duas faixas de tensão que não se sobrepõem.2 Vejamos um exemplo simples.
A Figura 2 implementa um circuito simples que apenas visa inverter o sinal de entrada A.

+Vcc A A

Figura 2: Circuito utilizando uma chave simples

Quando a chave está na posição fechada, notamos que A terá nível lógico 1 e na saída do circuito teremos
nível lógico 0. Quando a chave está na posição aberta, A terá nível lógico 0 e a saída terá nível lógico 1. Certo?
ERRADO! Na verdade, quando a chave está aberta, o nível lógico em A será um nível lógico desconhecido.
O nível lógico de A não é estável e estará susceptível a ruídos e interferências. Isto é um erro muito comum.
Para resolvermos este problema, utilizamos um resistor pull-down, como apresentado na Figura 3.

+Vcc A A

Figura 3: Circuito utilizando uma chave simples e um resistor pull-down.

Uma outra forma de montar esta chave é apresentada na Figura 4, utilizando um resistor pull-up. O
funcionamento é análogo, porém a lógica é invertida: Quando a chave está aberta, A tem nível 1 e quando a
chave está fechada, A tem nível 0. O nome pull-down vem do fato de que o resistor “puxa” o nível lógico em A
para 0 quando a chave está aberta. Já o nome pull-up vem do fato de que o resistor “puxa” o nível lógico em A
para 1 quando a chave está aberta. Iremos utilizar o resistor pull-down neste laboratório.

+Vcc

R
A
A

Figura 4: Circuito utilizando uma chave simples e um resistor pull-up.

2.3 Somador completo

Somadores são dispositivos que realizam a soma de valores em binário. Nesta seção vamos entender como
construir um destes somadores.
1 TTL (Transistor-Transistor Logic) e CMOS (Complementary metal–oxide–semiconductor) são diferentes tecnologias de

construção de circuitos integrados.

2 Observação: representaremos os níveis lógicos TRUE ou FALSE pelos números 1 ou 0
ESTB022-17 – Fundamentos de Eletrônica Analógica e Digital Laboratório 4: Portas Lógicas – pág. 3 de 5

Existem dois tipos de somadores: (i) o somador incompleto e (ii) o somador completo. O somador incompleto
é aquele que realiza a soma de dois bits na entrada (Xi e Yi ), gerando dois bits de saída (Si e Ci+1 ), onde i
refere-se ao i-ésimo bit do número binário. É um somador aritmético que retorna valores entre 002 e 102 . Neste
dispositivo, Ci+1 é conhecido como “vai um” (ou carry-out em inglês), enquanto que Si é o resultado da soma
no i-ésimo bit.
O somador completo é aquele que realiza a soma de três bits na entrada (Xi , Yi e Ci ), gerando dois bits
de saída (Si e Ci+1 ). É um somador aritmético que retorna valores entre 002 e 112 . Neste dispositivo, Ci+1 é
conhecido como “vai um” (ou carry-out em inglês) e Ci é conhecido como “vem-um” (ou carry-in em inglês). A
Figura 5 apresenta todas as possibilidades de resultados da soma de três bits.

0 1 0 1 0 1 0 1
0 0 1 1 0 0 1 1
+ 0 + 0 + 0 + 0 + 1 + 1 + 1 + 1
00 01 01 10 01 10 10 11

Figura 5: Possibilidades de soma de três bits

Dá-se o nome Si ao LSB do resultado e Ci+1 para o MSB. A seguir é apresentado o somador completo,
juntamente com sua tabela-verdade.

Xi Yi Ci Ci+1 Si
0 0 0 0 0
0 0 1 0 1
Xi 0 1 0 0 1
Si
Yi ΣC 0
1
1
0
1
0
1
0
0
1
Ci i+1

1 0 1 1 0
1 1 0 1 0
1 1 1 1 1

Figura 6: Somador completo.

Note que Si assumirá 1 se a soma for 1 ou 3 (em binário). Já Ci+1 assume 1 quando a soma for 2 ou 3 (em
binário). É possível obter as expressões para Ci+1 e Si a partir da tabela verdade da Figura 6 através do método
da soma de mintermos ou por mapas de Karnaugh, no entanto, elas são fornecidas aqui por conveniência:

Si = Xi ⊕ Yi ⊕ Ci = (Xi ⊕ Yi ) ⊕ Ci = Xi ⊕ (Yi ⊕ Ci ) (1)

Ci+1 = Xi · Yi + Xi · Ci + Yi · Ci = Xi · (Yi + Ci ) + Yi · Ci (2)

Observação importante: Note que a operação Xi ⊕ Yi ⊕ Ci não tem o mesmo significado que XOR de duas
entradas pois o mintermo Xi · Yi · Ci também força a saída a assumir o nível lógico 1! A função não tem mais
o significado de exclusividade como vimos para duas entradas.

3 Laboratório
3.1 Lista de material
Cada grupo irá receber:

• 74LS04 - CI com 6 portas NOT • Chave DIP 8 pinos

• 74LS86 - CI com 4 portas
• 74LS08 - CI com 4 portas
• 74LS32 - CI com 4 portas
• 74LS11 - CI com 3 portas
• 6 resistores de 470 Ω
• LEDs
XOR de 2 entradas • 1 protoboard
AND de 2 entradas
• 1 fonte CC
OR de 2 entradas
• 1 multímetro digital
AND de 3 entradas
• cabo banana-banana para conexão na fonte
• fios

ATIVIDADE 1: Montagem de um circuito digital

Vamos iniciar simulando um circuito bem simples para estudar o funcionamento do resistor pull-down.
ESTB022-17 – Fundamentos de Eletrônica Analógica e Digital Laboratório 4: Portas Lógicas – pág. 4 de 5

Figura 7: Circuito de testes do resistor pull-down.

Procedimento experimental
1. Faça a montagem do circuito indicado na Figura 7. Atenção para os seguintes cuidados:
• Não se esqueça que é necessário alimentar o 74LS04 (VCC e GND).
• Utilize +5V para alimentar o componente. Mais do que isto irá queimá-lo.
• Note que o LED tem lado certo para ser montado. Como o LED é um diodo, se você ligá-lo do
lado contrário ele não permitirá a passagem de corrente e portanto nao irá acender. O lado com o
pequeno chanfro na parte plástica é o pólo negativo dele.
2. Ligue o circuito e verifique os níveis lógicos da saída quando a chave estiver ligada e desligada.
3. Remova o resistor pull-down e verifique o que ocorre quando a chave está ligada e desligada. Anote o que
foi observado. Comente os resultados.

Para o relatório
a) Desenhe o diagrama lógico que implementa o circuito digital da Figura 7 com todas as anotações necessárias.
Verifique no datasheet do componente as conexões necessárias e no diagrama o componente 74LS04.
Atenção: Siga as orientações apresentadas na seção 2.1 para desenhar corretamente o diagrama, tal como
exemplificado na Fig.1.

b) Comente o que foi observado no item 3. O resultado simulado é compatível com o que você esperaria em
uma montagem real? Justifique.

ATIVIDADE 2: Montagem de um somador completo

Neste exercício vamos simular um somador completo de 2 bits e testar o seu funcionamento. Vamos dividir
o processo em quatro etapas e ao final juntá-las. Na primeira etapa montaremos um sub-circuito que gera a
saída Si do somador de 1 bit. Na etapa 2 montaremos o outro sub-circuito do somador de 1bit que gera a saída
Ci+1 . Na terceira etapa iremos conectar as entradas dos dois subcircuitos para que o somador de 1 bit funcione
como o esperado. Na quarta e última etapa, repetiremos a montagem dos 2 sub-circuitos das etapas 1, 2 e 3 e
conectaremos os dois para que funcionem como um somador de 2 bits. Por este motivo, não desmonte o seu
circuito ao final de cada etapa pois eles serão reutilizados no final!

Procedimento experimental
Etapa 1: Montagem do bit Si
1. Desenhe o diagrama lógico que implementa a função lógica da Eq.1.
Atenção: Não implemente o XOR a partir do circuito da Fig. 1!!! Utilize para isso portas XOR de duas
entradas.

2. Faça a montagem do circuito. Atenção para os seguintes cuidados:

• Será necessário adicionar o LED + resistor 470 Ω para visualizar as saídas Si do circuito.
• Serão necessários 3 conjuntos de chaves + resistor pull-down para as três entradas Ci , Xi e Yi .
3. Ligue o circuito e monte uma tabela verdade com os valores observados no seu circuito.
Importante: Caso você tenha detectado algum erro no seu diagrama lógico ou tabela verdade feitos nos
itens anteriores, NÃO apague o diagrama/tabela já feitos. Aponte o erro cometido e indique a correção
feita. A nota do seu relatório não será reduzida por conta de erros encontrados e corrigidos por você.
4. Guarde o circuito desenvolvido nesta parte. Ele será utilizado mais para a frente.
ESTB022-17 – Fundamentos de Eletrônica Analógica e Digital Laboratório 4: Portas Lógicas – pág. 5 de 5

Etapa 2: Montagem do bit Ci+1

6. Desenhe o diagrama lógico que implementa a função lógica da Eq.2. Neste circuito, utilize portas AND
de duas entradas e OR de duas entradas.
7. Repita os itens de 2 até 4 da ETAPA 1.

Etapa 3: Montagem do somador de 1 bit

8. Conecte os circuitos de Si e Ci+1 . Ou seja, faça com que as entradas Ci , Xi e Yi sejam as mesmas para
os dois circuitos construídos nas ETAPAS 1 e 2.
9. Faça o teste do circuito somador, avaliando todas as possibilidades da tabela verdade.
10. Guarde o circuito desenvolvido nesta parte. Ele será utilizado na etapa seguinte.

Etapa 4: Montagem do somador de 2 bits

O circuito da Fig.8 realiza a soma de dois números binários S = X + Y , sendo que cada um deles possui 2
bits. O resultado desta soma será representado por uma variável S, também de 2 bits, e por uma variável C2
de 1 bit. Note que o primeiro somador realiza a soma dos bits menos significativos dos números X e Y e passa
o seu carry out para o carry in do segundo somador.

X1 X0 Y1 Y0

Xi C i+1 C2
X0
Xi
Yi Σ Si S1
y0 C i+1 Ci
Yi Σ
0 Ci Si S0

Figura 8: Somador completo de 2 bits a partir de dois somadores de 1 bit.

12. Faça a montagem do somador de 2 bits unindo dois circuitos somadores de 1 bit, tal como mostrado na
Figura 8. Atenção: Note que a entrada carry in do circuito da Eq.2 é sempre zero para o primeiro bit e
para o segundo bit a entrada carry in será a saída carry out do primeiro bit.
13. Faça o teste do circuito somador, testando todas as possibilidades de soma com 2 bits. Monte uma tabela
com os resultados obtidos.

Para o relatório
a) Apresente o circuito somador desenhado no item 1. Não esqueça de seguir as orientações apresentadas na
Seção 2.1 para desenhar corretamente o diagrama.
b) Mostre que de fato esta função corresponde à tabela da verdade apresentada na seção introdutória montando
a tabela verdade completa do circuito que você projetou.
c) Apresente o circuito carry out desenhado no item 6. Não esqueça de seguir as orientações apresentadas na
Seção 2.1 para desenhar corretamente o diagrama.
d) Apresente a tabela verdade obtida no item 13 comentando os resultados obtidos.