UNIFEI – Universidade Federal de Itajubá

IESTI - ECOM10 – Laboratório de Lógica para Engenharia

Roteiro de Laboratório
(atividade de base)

Introdução ao ambiente de desenvolvimento

Objetivos:

▪ Familiarizar-se com o ambiente de desenvolvimento adotado.

Material necessário:

Pré-laboratório:
Não se aplica

Laboratório:
1 – Ambiente de desenvolvimento Quartus
2 – Placa de desenvolvimento DE10-Lite
3 – Tutorial de trabalho com o ambiente de desenvolvimento

Instruções gerais:

Ao realizar as atividades presenciais em laboratório, devem ser seguidas todas as diretivas

de segurança inerentes.

________________________________________________________________________________
UNIFEI/ IESTI - Prof. Rodrigo de Paula Rodrigues 1/6
 Introdução

Esta disciplina de laboratório utiliza o ambiente de desenvolvimento Intel Quartus e a placa

de desenvolvimento Altera DE10-Lite como bases das atividades desenvolvidas na disciplina.
O ambiente de desenvolvimento Quartus consiste em uma plataforma profissional para a
elaboração de projetos de eletrônica digital. Dentre seus muitos recursos, essa plataforma permite
tanto elaborar quanto simular circuitos. Este ambiente se integra a várias famílias de circuitos inte-
grados específicos chamados dispositivos lógicos programáveis, os quais são utilizados para se vali-
dar e mesmo aplicar circuitos concebidos em projetos de circuitos digitais.
A placa de desenvolvimento Altera DE10-Lite se trata de um circuito de desenvolvimento
para realizar teste e validação de circuitos digitais. Ela possui um dispositivo lógico programável
cuja operação pode ser estipulada de forma que o dispositivo opere como se fosse o circuito digital
específico resultante de um dado desenvolvimento. Este dispositivo faz parte de uma família de cir-
cuitos integrados chamada de FPGA, do inglês Field Programmable Gate Array, os quais possuem
uma gama de aplicações que vão desde o desenvolvimento de atividades acadêmicas simples até o
projeto de circuitos digitais notadamente complexos como microprocessadores e afins.
Em função do ambiente de trabalho adotado, as atividades de laboratório serão desenvolvi-
das no aplicativo Quartus e validadas tanto por meio de simulação, o que ocorrerá ainda no Quar-
tus, quanto de forma prática através da placa de desenvolvimento DE10-Lite.

________________________________________________________________________________
UNIFEI/ IESTI - Prof. Rodrigo de Paula Rodrigues 2/6
 Atividade de laboratório

1 Simulação e teste de circuito básico

Utilize o tutorial de trabalho com o ambiente de desenvolvimento para criar um projeto

compatível com a placa de desenvolvimento adotada e então adicione ao mesmo o circuito apresen-
tado na Figura 1, ou seja, adicione ao projeto uma folha de edição na qual criar o circuito requisita-
do. Nesse circuito, as entradas A e B geram a saída S a partir de uma operação de disjunção exclusi-
va, chamada de porta lógica ‘ou exclusivo’. Essa operação gera resultado lógico alto (ativo, ligado,
dentre outros) somente quando os níveis lógicos de suas entradas forem complementares. Ela é mui-
to empregada no projeto de sistemas digitais em função de sua versatilidade.

A
S
B
Figura 1: Circuito digital a ser implementado

Com o circuito devidamente implementado no ambiente de desenvolvimento, requeira sua

análise e síntese. Então, crie a carta de tempo de simulação apresentada na Figura 2. Também inclua
a saída S mas não estipule valores a ela por se tratar de uma saída. Utilize o tutorial de trabalho
com o ambiente de desenvolvimento como referência para criar a carta de tempo.

10ns

40ns

Figura 2: Carta de tempo

Efetue a simulação e então observe os resultados coletados para a saída S e então verifique
se eles condizem com a premissa de operação da porta lógica que foi utilizada.

________________________________________________________________________________
UNIFEI/ IESTI - Prof. Rodrigo de Paula Rodrigues 3/6
 Agora, aplique ao circuito elaborado o mapeamento de pinos apresentado na Tabela 1, o
compile e então o programe na placa de desenvolvimento. Teste o circuito e preencha a Tabela 2.
Novamente utilize o tutorial de trabalho com o ambiente de desenvolvimento como referência para
realizar os passos requisitados.
Em função do mapa de pinos a ser utilizado para o circuito digital a ser testado, as entradas
A e B são associadas a chaves de seleção de estados assim como a saída S é conectada a um diodo
emissor de luz (led). Desta forma, o acendimento do emissor de luz é diretamente controlado pelo
nível lógico manualmente estipulado nas chaves de seleção de estados.

Tabela 1: Mapa de pinos

Pino Periférico
A SW[3]
B SW[2]
S LEDR[3]

Tabela 2: Levantamento

A B S
0 0
0 1
1 0
1 1

Finalizadas as atividades, exiba os resultados ao instrutor.

2 Trabalho com símbolos e barramentos

A porta lógica apresentada na Figura 1 consistem em uma operação lógica composta. Sua
versão a partir de operações lógicas elementares é apresentada na Figura 3. Essa versão é chamada
de operação lógica composta e sua operação é exatamente a mesma da versão equivalente.
Utilize o tutorial de trabalho com o ambiente de desenvolvimento para criar um novo proje-
to compatível com a placa de desenvolvimento adotada e então adicione ao mesmo o circuito apre-
sentado na Figura 3. Nomeie tal circuito portaxor e então crie um símbolo de mesmo nome para ele.
Novamente utilize o tutorial de trabalho como referência para criar o símbolo requisitado. O sím-
bolo criado deve equivaler à representação presente na Figura 3.

________________________________________________________________________________
UNIFEI/ IESTI - Prof. Rodrigo de Paula Rodrigues 4/6
 A
B
S

Figura 3: Circuito equivalente

portaxor S
B

Figura 4: Símbolo criado para o circuito equivalente

Adicione ao projeto corrente uma nova folha de edição e a nomeie teste. Altere a entidade
de nível superior do projeto, ou seja, a entidade principal, para o novo circuito criado. Em tal folha
de edição, reproduza agora o circuito apresentado na Figura 5.

X[1..0] X[0] A S Z[0]

portaxor
Y[1..0] Y[0] B

X[1] A S Z[1]
portaxor
Z[1..0] Y[1] B
Figura 5: Circuito de teste

O circuito apresentado na Figura 5 utiliza duas instâncias do circuito equivalente (Figura 3)

e notação de barramentos para representar os grupos de entradas X e Y e de saída Z. Pela construção
elaborada, existem as entradas X[1], X[0], Y[1] e Y[0] e as saídas Z[0] e Z[1]. Cada um desses si -
nais são independentes e podem ser referenciados também de forma independente, exatamente co-
mo é realizado ao conectá-los às entradas A e B e às saídas Z das duas instâncias do circuito equiva-
lente elaborado previamente. Para realizar tais conexões, foram criados segmentos de sinais (nós, na
nomenclatura do ambiente de desenvolvimento) conectados a cada uma dessas interfaces 1. Então,
tais segmentos foram nomeados com os respectivos nomes dos sinais aos quais tais interfaces de-
vem fazer conexão.
Aplique o circuito de testes o mapa de pinos apresentado na Tabela 3, o programe na placa
de desenvolvimento e o teste a partir das chaves de seleção de estados.

1 O grupo de entradas e saídas de um circuito compreende suas interfaces.

________________________________________________________________________________
UNIFEI/ IESTI - Prof. Rodrigo de Paula Rodrigues 5/6
 Tabela 3: Mapa de pinos
Pino Periférico
X[1] → X[0] SW[3] → SW[2]
Y[1] → Y[0] SW[1] → SW[0]
Z[1] → Z[0] LEDR[1] → LEDR[0]

Finalizadas as atividades, exiba os resultados ao instrutor.

3 Pontos importantes

Não se esqueça de:

• Antes de aplicar um mapeamento de pinos, sempre executar previamente um passo de análi-
se e síntese do circuito elaborado; e
• Executar a compilação do projeto antes da efetuar sua programação na placa de desenvolvi-
mento.

________________________________________________________________________________
UNIFEI/ IESTI - Prof. Rodrigo de Paula Rodrigues 6/6