PRÁTICA

DE
LABORATÓRIO
UNIVERSIDADE FEDERAL DE UBERLÂNDIA
Faculdade de Engenharia Elétrica
FAMÍLIA TTL - Prática 01
Disciplina:
Manipulando o Kit Didático e
Eletrônica Digital as Portas Lógicas

OBJETIVOS ESPECÍFICOS:
Treinamento prático no módulo didático utilizando as portas lógicas E, OU, NÃO, NÃO E, NÃO
OU e OU EXCLUSIVO da família TTL.

EQUIPAMENTO E MATERIAL NECESSÁRIOS:

Módulo didático
Circuitos Integrados: 7400, 7402, 7404, 7408, 7432, 7486

DESCRIÇÃO DA PRÁTICA

Existem diversos tipos de circuitos capazes de executar funções lógicas, dentre os quais pode-
se citar a família de circuitos TTL (Transistor-Transistor Logic) e CMOS (Complementary Metal
Oxide Semiconductor).
O módulo didático opera com nível de tensão TTL, ou seja, as chaves de dados, os led’s, as
pontas de prova e demais elementos do circuito, devem ser alimentados com +5V, apesar do módulo
possuir fontes de alimentação com tensões distintas. Assim sendo, em todos os experimentos de
laboratório o aluno deverá ter o cuidado de utilizar a tensão de +5V, que é compatível com os circuitos
integrados da família TTL e com os dispositivos do módulo didático, evitando danificá-los.
A seguir, serão apresentadas as portas lógicas básicas (E, OU e NÃO) e as derivadas (NÃO E,
NÃO OU, OU EXCLUSIVO e COINCIDÊNCIA) pertencentes a família TTL. Estes circuitos são
produzidos em duas séries comerciais: a série 74XXX e 54XXX, sendo esta última denominada série
militar ou profissional, devido à maior margem de variação na especificação de temperatura,
principalmente.
Os catálogos de fabricantes (“data sheets”) fornecem valores para os diversos parâmetros do
componente como tensões e correntes máximas, Fan-In, Fan-Out, tempo de propagação,
imunidade a ruídos, entre outros. Estes parâmetros serão apresentados e discutidos ao longo do curso.
Circuito Integrado 7400 (quatro portas NÃO E de duas entradas)

Vcc
14 13 12 11 10 9 8

1 2 3 4 5 6 7
Terra

Circuito Integrado 7402 (quatro portas NÃO OU de duas entradas)

Vcc
14 13 12 11 10 9 8

1 2 3 4 5 6 7
Terra

Circuito Integrado 7404 (seis inversores)

Vcc
14 13 12 11 10 9 8

1 2 3 4 5 6 7
Terra
Circuito Integrado 7408 (quatro portas E de duas entradas)

Vcc
14 13 12 11 10 9 8

1 2 3 4 5 6 7
Terra

Circuito Integrado 7432 (quatro portas OU de duas entradas)

Vcc
14 13 12 11 10 9 8

1 2 3 4 5 6 7
Terra

Circuito Integrado 7486 (quatro portas OU - exclusivo)

Vcc
14 13 12 11 10 9 8

1 2 3 4 5 6 7
Terra
 EXPERIMENTOS

1. Ligar um diodo emissor de luz (LED) à saída de uma porta E de duas entradas. Use as chaves para
controlar os níveis de tensão das entradas. Preencha a tabela da verdade desta porta experimentando
as quatro combinações lógicas possíveis. Repita para as portas OU e INVERSORA

Desenho da porta lógica Função E – 7408

A B S

Desenho da porta lógica Função E – 7432

A B S

Desenho da porta lógica Função NÃO - 7404

A S
2. Implementar uma porta OU utilizando apenas portas E e INVERSORA. Preencha a tabela da
verdade.

Desenho do circuito lógico A B S

3. Implementar uma porta E utilizando apenas portas OU e INVERSORA. Preencha a tabela da

verdade.

Desenho do circuito lógico A B S

4. Implementar uma porta NÃO E de 3 entradas, utilizando somente o circuito integrado 7400.

Desenho do circuito lógico A B C S

5. Implementar a função COINCIDÊNCIA sabendo-se que as funções OU EXCLUSIVO e
COINCIDÊNCIA são funções complementares.

Desenho do circuito lógico Função COINCIDÊNCIA

A B S

6. Implementar uma porta OU-EXCLUSIVO de 4 entradas utilizando o circuito integrado 7486.

A B C D

Desenho do circuito lógico

 PRÁTICA
DE
LABORATÓRIO
UNIVERSIDADE FEDERAL DE UBERLÂNDIA
Faculdade de Engenharia Elétrica

Disciplina: FAMÍLIA TTL - Prática 02

Eletrônica Digital Simplificação por Álgebra de Boole

OBJETIVOS ESPECÍFICOS:

Avaliar a importância dos métodos de simplificação na obtenção de um circuito equivalente

ao original, porém com um número reduzido de portas lógicas e conexões.

EQUIPAMENTO E MATERIAL NECESSÁRIOS:

Módulo didático
Circuitos Integrados: 7400, 7402, 7404, 7408, 7432, 7486

INTRODUÇÃO

Simplificar um circuito lógico por Álgebra Booleana significa aplicar os teoremas matemáticos
propostos por George Boole, com o objetivo de obter um circuito equivalente que empregue uma
quantidade inferior de portas lógicas e conexões, quando comparado com o circuito original.
Desta forma, serão citados os postulados, propriedades, teoremas fundamentais e identidades
da Álgebra de Boole, para que se possa efetuar as simplificações.

Postulados da Complementação:

Postulados da Adição: A+0=A

A+1=1
A+A=A

Postulados da Multiplicação: A.0=0

A.1=A
A.A=A
Propriedade Comutativa: A+B = B+A
A.B = B.A

Propriedade Associativa: A + (B + C) = (A + B) + C = A + B + C
A . (B . C) = (A . B) . C = A . B . C

Propriedade Distributiva: A . (B + C) = A . B + A . C

Identidades Auxiliares: A+A.B=A

(A + B) . (A + C) = A + B . C

Teoremas de Morgan.
1º Teorema:
2º Teorema:
 IMPLEMENTAÇÃO PRÁTICA

PASSO 1) Desenhar o circuito lógico que executa a expressão booleana abaixo:

** OBSERVAR AS REGRAS DE PRIORIDADE

PASSO 2) A partir da equação apresentada, montar a tabela da verdade abaixo.

ENTTRADAS
A B C

PASSO 3) Utilizando o módulo didático, montar o circuito lógico que executa a expressão booleana.

PASSO 4) Simplificar a expressão anterior utilizando os teoremas da Álgebra de Boole.

PASSO 5) Desenhar o circuito lógico a partir da expressão simplificada.

PASSO 6) Montar e verificar a operação do circuito simplificado utilizando a tabela da verdade.

ENTTRADAS
A B C

PASSO 7) Quais as conclusões que se pode obter neste experimento?

 PRÁTICA
DE
LABORATÓRIO
UNIVERSIDADE FEDERAL DE UBERLÂNDIA
Faculdade de Engenharia Elétrica

Disciplina: FAMÍLIA TTL - Prática 03

Eletrônica Digital Multiplexadores Digitais

OBJETIVOS ESPECÍFICOS:

Compreender a operação dos circuitos multiplexadores.

EQUIPAMENTO E MATERIAL NECESSÁRIOS:

Módulo didático
Circuito Integrado: 74151

INTRODUÇÃO
Um multiplexador digital ou seletor de dados é um circuito lógico combinacinal que recebe
diversos dados digitais e seleciona um deles, em um determinado instante, para transferi-lo para a
saída. O envio do dado de entrada desejado para a saída é controlado pelas entradas de SELEÇÃO,
frequentemente denominadas de entradas de ENDEREÇO. A figura a seguir ilustra o diagrama
funcional de um multiplexador digital geral. As entradas e saídas são desenhadas como setas mais
largas, em vez de linhas, o que indica que as entradas podem ser mais de uma linha de sinal, ou seja,
um barramento.

I0
Dados de entrada

I1
I2 Saída
...

IN MUX

SELEÇÃO
 O multiplexador atua como uma chave de múltiplas posições controlada digitalmente, em que
o código digital aplicado nas entradas de SELEÇÃO controla a entrada de dados que será comutada
para a saída. Em outras palavras, um multiplexador seleciona 1 das N fontes de dados de entrada e
transmite o dado de entrada para um único canal de saída. Isto é denominado multiplexação.

DESCRIÇÃO DA PRÁTICA
Os multiplexadores são também conhecidos por “circuitos lógicos universais” porque podem
implementar qualquer tabela da verdade. Assim sendo, basta que as entradas de dados sejam
adequadamente ligadas para que a tabela verdade seja implementada.
Pede-se, implementar a tabela da verdade abaixo utilizando o circuito integrado 74151, que
consiste em um circuito multiplexador que seleciona, através das entradas de seleção A, B e C (LSB),
uma entre um total de oito linhas de dados (D0, D1, D2, D3, D4, D5, D6 e D7) e envia para a saída Y.

Entradas Saída
C B A Y
0 0 0 0
0 0 1 1
0 1 0 1
0 1 1 0
1 0 0 0
1 0 1 0
1 1 0 1
1 1 1 0

A seguir, será mostrada das características de operação e pinagem do CI 74LS151, retirado do

datasheet da FAIRCHILD SEMICONDUCTOR.
DESAFIO 1. Projetar o circuito lógico de um multiplexador de 8 entradas e 1 saída utilizando somente
portas lógicas básicas (E, OU, NÃO).

DESAFIO 2. Utilizando o CI 74151 e qualquer porta lógica que julgar necessário, desenhe o circuito
de um multiplexador que apresente que apresente 16 entradas e 1 saída.
DESAFIO 3. Utilizando o CI 74151 e qualquer porta lógica que julgar necessário, desenhe o circuito
de um multiplexador que apresente que apresente 128 entradas e 1 saída.
 54LS83A/DM54LS83A/DM74LS83A 4-Bit Binary Adders with Fast Carry
May 1989

54LS83A/DM54LS83A/DM74LS83A
4-Bit Binary Adders with Fast Carry
General Description Features
These full adders perform the addition of two 4-bit binary Y Full-carry look-ahead across the four bits
numbers. The sum (R) outputs are provided for each bit and Y Systems achieve partial look-ahead performance with
the resultant carry (C4) is obtained from the fourth bit. the economy of ripple carry
These adders feature full internal look ahead across all four Y Typical add times
bits. This provides the system designer with partial look- Two 8-bit words 25 ns
ahead performance at the economy and reduced package Two 16-bit words 45 ns
count of a ripple-carry implementation. Y Typical power dissipation per 4-bit adder 95 mW
The adder logic, including the carry, is implemented in its Y Alternate Military/Aerospace device (54LS83A) is avail-
true form meaning that the end-around carry can be accom- able. Contact a National Semiconductor Sales Office/
plished without the need for logic or level inversion. Distributor for specifications.

Connection Diagram

Dual-In-Line Package

TL/F/6378 – 1
Order Number 54LS83ADMQB, 54LS83AFMQB,
DM54LS83AJ, DM54LS83AW, DM74LS83AWM or DM74LS83AN
See NS Package Number J16A, M16B, N16E or W16A

C1995 National Semiconductor Corporation TL/F/6378 RRD-B30M105/Printed in U. S. A.

Absolute Maximum Ratings (Note)
If Military/Aerospace specified devices are required, Note: The ‘‘Absolute Maximum Ratings’’ are those values
please contact the National Semiconductor Sales beyond which the safety of the device cannot be guaran-
Office/Distributors for availability and specifications. teed. The device should not be operated at these limits. The
Supply Voltage 7V parametric values defined in the ‘‘Electrical Characteristics’’
table are not guaranteed at the absolute maximum ratings.
Input Voltage 7V
The ‘‘Recommended Operating Conditions’’ table will define
Operating Free Air Temperature Range the conditions for actual device operation.
DM54LS and 54LS b 55§ C to a 125§ C
DM74LS 0§ C to a 70§ C
Storage Temperature Range b 65§ C to a 150§ C

Recommended Operating Conditions

DM54LS83A DM74LS83A
Symbol Parameter Units
Min Nom Max Min Nom Max
VCC Supply Voltage 4.5 5 5.5 4.75 5 5.25 V
VIH High Level Input Voltage 2 2 V
VIL Low Level Input Voltage 0.7 0.8 V
IOH High Level Output Current b 0.4 b 0.4 mA
IOL Low Level Output Current 4 8 mA
TA Free Air Operating Temperature b 55 125 0 70 §C

Electrical Characteristics over recommended operating free air temperature range (unless otherwise noted)
Typ
Symbol Parameter Conditions Min Max Units
(Note 1)
VI Input Clamp Voltage VCC e Min, II e b18 mA b 1.5 V
VOH High Level Output VCC e Min, IOH e Max DM54 2.5 3.4
V
Voltage VIL e Max, VIH e Min
DM74 2.7 3.4
VOL Low Level Output VCC e Min, IOL e Max DM54 0.25 0.4
Voltage VIL e Max, VIH e Min
DM74 0.35 0.5 V
IOL e 4 mA, VCC e Min DM74 0.25 0.4
II Input Current @ Max VCC e Max A or B 0.2
mA
Input Voltage VI e 7V
C0 0.1
IIH High Level Input VCC e Max A or B 40
mA
Current VI e 2.7V
C0 20
IIL Low Level Input VCC e Max A or B b 0.8
mA
Current VI e 0.4V
C0 b 0.4

IOS Short Circuit VCC e Max DM54 b 20 b 100

Output Current (Note 2) mA
DM74 b 20 b 100

ICC1 Supply Current VCC e Max (Note 3) 19 34 mA

ICC2 Supply Current VCC e Max (Note 4) 22 39 mA
Note 1: All typicals are at VCC e 5V, TA e 25§ C.
Note 2: Not more than one output should be shorted at a time, and the duration should not exceed one second.
Note 3: ICC1 is measured with all outputs open, all B inputs low and all other inputs at 4.5V, or all inputs at 4.5V.
Note 4: ICC2 is measured with all outputs open and all inputs grounded.

2
Switching Characteristics at VCC e 5V and TA e 25§ C (See Section 1 for Test Waveforms and Output Load)
RL e 2 kX
From (Input)
Symbol Parameter CL e 15 pF CL e 50 pF Units
To (Output)
Min Max Min Max
tPLH Propagation Delay Time C0 to
24 28 ns
Low to High Level Output R1 or R2
tPHL Propagation Delay Time C0 to
24 30 ns
High to Low Level Output R1 or R2
tPLH Propagation Delay Time C0 to
24 28 ns
Low to High Level Output R3
tPHL Propagation Delay Time C0 to
24 30 ns
High to Low Level Output R3
tPLH Propagation Delay Time C0 to
24 28 ns
Low to High Level Output R4
tPHL Propagation Delay Time C0 to
24 30 ns
High to Low Level Output R4
tPLH Propagation Delay Time Ai, Bi
24 28 ns
Low to High Level Output to Ri
tPHL Propagation Delay Time Ai, Bi
24 30 ns
High to Low Level Output to Ri
tPLH Propagation Delay Time C0 to
17 24 ns
Low to High Level Output C4
tPHL Propagation Delay Time C0 to
17 25 ns
High to Low Level Output C4
tPLH Propagation Delay Time Ai, Bi
17 24 ns
Low to High Level Output to C4
tPHL Propagation Delay Time Ai, Bi
17 26 ns
High to Low Level Output to C4

Truth Table

H e High Level, L e Low Level TL/F/6378 – 3

Note: Input conditions at A1, B1, A2, B2, and C0 are used to determine outputs R1 and R2 and the value of the internal carry C2. The values at C2, A3, B3, A4, and
B4 are then used to determine outputs R3, R4, and C4.

3
Logic Diagram

TL/F/6378 – 2

4
5
Physical Dimensions inches (millimeters)

16-Lead Ceramic Dual-In-Line Package (J)

Order Number 54LS83ADMQB or DM54LS83AJ
NS Package Number J16A

6
Physical Dimensions inches (millimeters) (Continued)

16-Lead Wide Small Outline Molded Package (M)

Order Number DM74LS83AWM
NS Package Number M16B

16-Lead Molded Dual-In-Line Package (N)

Order Number DM74LS83AN
NS Package Number N16E

7
54LS83A/DM54LS83A/DM74LS83A 4-Bit Binary Adders with Fast Carry
Physical Dimensions inches (millimeters) (Continued)

16-Lead Ceramic Flat Package (W)

Order Number 54LS83AFMQB or DM54LS83AW
NS Package Number W16A

LIFE SUPPORT POLICY

NATIONAL’S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT
DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF NATIONAL
SEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices or 2. A critical component is any component of a life
systems which, (a) are intended for surgical implant support device or system whose failure to perform can
into the body, or (b) support or sustain life, and whose be reasonably expected to cause the failure of the life
failure to perform, when properly used in accordance support device or system, or to affect its safety or
with instructions for use provided in the labeling, can effectiveness.
be reasonably expected to result in a significant injury
to the user.

National Semiconductor National Semiconductor National Semiconductor National Semiconductor

Corporation Europe Hong Kong Ltd. Japan Ltd.
1111 West Bardin Road Fax: (a49) 0-180-530 85 86 13th Floor, Straight Block, Tel: 81-043-299-2309
Arlington, TX 76017 Email: cnjwge @ tevm2.nsc.com Ocean Centre, 5 Canton Rd. Fax: 81-043-299-2408
Tel: 1(800) 272-9959 Deutsch Tel: (a49) 0-180-530 85 85 Tsimshatsui, Kowloon
Fax: 1(800) 737-7018 English Tel: (a49) 0-180-532 78 32 Hong Kong
Fran3ais Tel: (a49) 0-180-532 93 58 Tel: (852) 2737-1600
Italiano Tel: (a49) 0-180-534 16 80 Fax: (852) 2736-9960

National does not assume any responsibility for use of any circuitry described, no circuit patent licenses are implied and National reserves the right at any time without notice to change said circuitry and specifications.
 PRÁTICA
DE
LABORATÓRIO
UNIVERSIDADE FEDERAL DE UBERLÂNDIA
Faculdade de Engenharia Elétrica

Disciplina: FAMÍLIA TTL - Prática 04

Eletrônica Digital Circuitos Aritméticos

OBJETIVOS ESPECÍFICOS:

Estudar a operação de um circuito lógico combinacional capaz de executar as operações de

soma e subtração e algarismos de 4 bits.

EQUIPAMENTO E MATERIAL NECESSÁRIOS:

Módulo didático
Circuitos Integrados: 7483, 7486

DESCRIÇÃO DA PRÁTICA

Circuitos aritméticos são circuitos combinacionais utilizados, principalmente, para construir a

ULA (Unidade Lógica Aritmética) dos microprocessadores e são encontrados disponíveis em circuitos
integrados comerciais, como é o caso do CI 7483, somador completo de 4 bits.

Este experimento tem por objetivo mostrar ao aluno uma das possibilidades de circuitos lógicos
capazes de realizar as operações de adição e subtração de números binários. O circuito proposto é
mostrado na figura abaixo.
Montar o circuito proposto e utilizá-lo para efetuar as seguintes operações:

15 8 9 13 12 8
-14 +7 +2 -10 -5 +9
DESAFIO. Desenhar o circuito lógico capaz de executar a soma e a subtração de algarismos de 8 bits.
 PRÁTICA
DE
LABORATÓRIO
UNIVERSIDADE FEDERAL DE UBERLÂNDIA
Faculdade de Engenharia Elétrica

Disciplina: FAMÍLIA TTL - Prática 05

Eletrônica Digital Flip Flop e Circuitos Sequenciais

OBJETIVOS ESPECÍFICOS:

Compreender a operação dos Flip Flops e estudar o contador assíncrono de 4 bits.

EQUIPAMENTO E MATERIAL NECESSÁRIOS:

Módulo didático
Circuitos Integrados: 7473

INTRODUÇÃO

Os Flip-flops são circuitos sequenciais que, por definição, apresentam as saídas dependentes
não somente da combinação de valores das entradas, mas também do valor anterior, isto é, o valor que
a saída tinha antes da aplicação da combinação de valores nas entradas. Tais circuitos geralmente
operam sob o comando de uma sequência de pulsos de controle, denominados de clock.
Um Flip-flop pode ser representado por um bloco onde existem 2 saídas, Q e not(Q), as
variáveis de entrada e o clock. A figura a seguir ilustra um flip-flop genérico.

Assim, para o Flip-flop assumir um dos estados na saída é necessário que haja uma combinação
das variáveis de entrada e um pulso de clock. Após este pulso de clock, o Flip-flop permanecerá neste
estado até a chegada de um novo pulso e, então, de acordo com as variáveis de entrada, mudará ou não
de estado.
 A seguir, a tabela da verdade e o diagrama de conexões do Flip flop JK mestre-escravo, com a
função de clear (CI 7473).
ANÁLISE: em função dos sinais aplicados, determine a forma de onda da saída Q, para o Flip-flop
do tipo JK, respeitando-se a sua tabela da verdade.

DESCRIÇÃO DA PRÁTICA

1) Demonstrar a operação do Flip-flop como divisor de frequência.

2) Estender o raciocínio para um contador assíncrono de 4 bits.

Os contadores são circuitos que utilizam Flip-flops e são aplicados, principalmente, em

contagens diversas, divisão de frequência, medição de frequência e tempo, divisão de formas de onda
e conversão de analógico para digital. Estes circuitos sequenciais são divididos em duas categorias:
assíncronos e síncronos.
 Os contadores assíncronos, que serão estudados e experimentados nesta prática, são circuitos
que possuem os Flip-flops operando sem sincronismo, ou seja, não possuem entradas de clock em
comum.
A figura a seguir ilustra um contador assíncrono denominado de contador de pulsos e sua
principal característica é apresentar nas saídas o sistema binário em sequência.

A definição de contador assíncrono pode facilmente ser verificada com ajuda da figura, uma
vez que é possível observar que a entrada de clock é levada apenas ao primeiro Flip-flop. O clock do
segundo Flip-flop é a saída Q0 e assim por diante. Desta forma, o circuito apresentado opera sem
sincronismo, pois os Flip-flops não obedecem a um mesmo comando de clock.

O contador assíncrono de 4 bits é capaz de apresentar nas saídas Q0, Q1, Q2 e Q3 uma
sequência de números binários que variam de 00002 a 11112, sendo que Q0 é o bit menos significativo
(LSB). A contagem apresentada nestas saídas é crescente e uniforme. Verifica-se que as saídas negadas
apresentam a mesma contagem, porém de forma decrescente.

Utilizando o módulo didático e Flip-flops JK com clear (CI 7473) montar o circuito do contador
assíncrono de 4 bits e estudar seu funcionamento, preenchendo a tabela da verdade proposta a seguir.
Desenhar também as formas de onda de cada saída.