LABORATÓRIO DE ELETRÔNICA 1

JFET - Determinação de IDSS e de VP

Aluno: Harianne Siqueira Santos

1- Monte o circuito abaixo no simulador: utilize um JFET canal N

2- Mantenha VGS=0. Varie o valor de VDS conforme tabela abaixo e anote os valores de ID.

VDS(V) 0,0 0,5 1,0 1,5 2,0 2,5 3,0 3,5 4,0 4,5 5,0 10,0
ID (mA) 0 2,344 4,375 6,094 7,5 8,594 9,375 9,844 10 10 10 10

3- De acordo com os dados da tabela, qual o valor da corrente de saturação IDSS deste JFET?
10mA.

4- Como você chegou a esta conclusão? Porque a partir da tensão VDS igual a 4V até
10V o ID manteve-se constante.

5- Olhando para a tabela, determine para qual valor de VDS que o JFET atinge a saturação.
Anote este valor. VDS=4V

6- Ajuste agora a tensão VDS para 4V. Em seguida varie a tensão VGS conforme a tabela
abaixo e anote os valores de ID. (na hora de setar os valores de VGS no simulador, não é
necessário colocar o sinal de negativo (-), pois o negativo da fonte já está no Gate).

VGS(V) -0,0 -0,5 -1,0 -1,5 -2,0 -2,5 -3,0 -3,5 -4,0 -4,5 -5,0 -10
ID 10 7,65 5,62 3,90 2,5 1,40 625 156,3 40 40 40 40
mA mA mA mA mA mA µA µA nA nA nA nA

7- A partir de qual valor de VGS que ID se manteve constante? VGS=4V

8- Qual o valor de ID neste momento? ID=40nA

9- Podemos considerar este ID como 0 mA? Sim, pois 40nA é igual a 0.00004mA

10- Compare o valor de VDS do item 5 com o valor de VGS do item 7. Eles tém alguma coisa
em comum? Sim.Qual o nome destes valores no manual do JFET e nos gráficos que nós
estudamos? Se VDS for elevado a um valor em que as duas regiões de depleção
parecem se “tocar”, surgirá a condição de pinch-off (estrangulamento). O valor de
VDS que estabelece essa condição é chamado de tensão de pinch-off, e é denotado
por VP.

11- Encaminhe o link do simulador ou cole aqui. Link: https://tinyurl.com/y5hrmc7x