COMPLEXO ESCOLAR POLITÉCNICO GIRASSOL

ESTABELECIMENTO PRIVADO DO ENSINO SECUNDÁRIO

TÉCNICO PROFISSIONAL
EM PERFURAÇÃO E PRODUÇÃO; REFINAÇÃO E GÁS; MINAS; INFORMÁTICA; ELECTRÓNICA E TELECOMUNICAÇÕES;
INSTRUMENTAÇÃO; CONSTRUÇÃO CIVIL; MECÂNICA; ELECTROMECÂNICA; FINANÇAS; E CONTABILIDADE E GESTÃO

Disciplina: SISTEMAS DIGITAIS Ano: 2023-2024

Curso: Técnico de Electrônica e Telecomunicações
11a Classe
Professor: Eng0. Francisco Joaquim Capassola. “El_Más_Duro”
Email: franciscokapassola@gmail.com

CAPÍTULO VII: TECNOLOGIAS DE CIRCUITOS INTEGRADOS

Sumário: 1. Introdução à Tecnologias de Circuitos Integrados;

1.1. Níveis lógicos de TTL e CMOS;
1.2. Tensão de Alimentação CC;
1.3. Imunidade a Ruído;
1.4. Margem de Ruído;
1.5. Dissipação de Potência;
1.6. Tempo de Atraso de Propagação.

Objectivos:

ü Conhecer a tecnologia de CI;

ü Conhecer os níveis de tensão da família TTL e CMOS;
ü Explicar e Conhecer o conceito de imunidade a ruido nos CI;
ü Calcular a dissipação de potência em CI;
ü Identificar o tempo de atraso de propagação.

1. INTRODUÇÃO À TECNOLOGIAS DE CIRCUITOS INTEGRADOS

Os circuitos digitais são realizados com circuitos integrados. Um circuito integrado é um

cristal semicondutor, habitualmente de silício, que contém os componentes eletrónicos que
formam as portas lógicas. É habitualmente designado por chip.
O chip é montado dentro de um empacotamento cerâmico ou plástico, onde são construídas
ligações do chip para os pinos externos do circuito integrado. O número de pinos pode variar
entre 8 (para os empacotamentos mais pequenos) e várias centenas.

Figura 1. Circuitos Integrados

1
Compilado e Desenvolvido Pelo Prof. Eng0. Francisco Capassola. “El_Más_Duro” | CEPG
CEPG-2023. Sistemas Digitais – 11a Classe. Prof. Eng0. Capassola

Os circuitos integrados podem ser classificados segundo o número de portas lógicas que
utilizam:

Tecnologias:
• Os CIs são também classificados de acordo com a tecnologia em que são fabricados.
• Os circuitos de uma dada tecnologia agrupam-se em famílias lógicas segundo os
circuitos eletrónicos que constituem as suas portas básicas.
Historicamente, as tecnologias mais importantes são:

1.1. Níveis lógicos de TTL e CMOS

1.1.1. Níveis Lógicos CMOS

Os níveis lógicos foram discutidos brevemente no Capítulo 1. Existem quatro especificações
diferentes de níveis lógicos: VIL, VIH, VOL e VOH. Para circuitos CMOS, as variações das
tensões de entrada (VIL) que podem representar um nível BAIXO válido (nível lógico 0) são
de 0 V a 1,5 V para uma alimentação de +5 V e de 0 V a 0,8 V para uma alimentação de +3,3
V. A faixa de tensão de entrada (VIH) que pode representar um nível ALTO válido (nível lógico
1) é de 3,5 V a 5 V para uma alimentação de +5 V e de 2 V a 3,3 V para uma alimentação de
+3,3 V, conforme indicado na figura 2. A faixa de valores de 1,5 V a 3,5 V para uma
alimentação de +5 V e de 0,8 V a 2 V para uma alimentação de +3,3 V são regiões de resposta

2
Compilado e Desenvolvido Pelo Prof. Eng0. Francisco Capassola. “El_Más_Duro” | CEPG
CEPG-2023. Sistemas Digitais – 11a Classe. Prof. Eng0. Capassola

imprevisível, sendo os valores dessas faixas não permitidos. Quando uma tensão de entrada
está em uma dessas faixas, ela pode ser interpretada como nível BAIXO ou ALTO pelo
circuito. Portanto, as portas CMOS não podem operar confiavelmente quando as tensões de
entrada estão nessas faixas não permitidas.
As faixas de tensões de saída de CMOS (VOL e VOH) tanto para uma alimentação de 5 V quanto
de 3,3 V são mostradas na figura 2. Observe que a tensão de saída de nível ALTO mínima,
VOH(mín), é maior que a tensão de entrada de nível ALTO mínima, VIH(mín). Além disso, observe
que a tensão de saída de nível BAIXO máxima, VOL(máx), é menor que a tensão de entrada de
nível BAIXO máxima, VIL(máx).

Figura 2. Níveis lógicos de entrada e saída para CMOS.

3
Compilado e Desenvolvido Pelo Prof. Eng0. Francisco Capassola. “El_Más_Duro” | CEPG
CEPG-2023. Sistemas Digitais – 11a Classe. Prof. Eng0. Capassola

1.1.2. Níveis Lógicos TTL

Os níveis lógicos de entrada e saída para TTL são dados na figura 3. Assim como para CMOS,
existem quatro especificações diferentes de níveis lógicos: VIL, VIH, VOL e VOH.

Figura 3. Níveis lógicos de entrada e saída para TTL.

Se pode concluir os níveis lógicos de acordo a figura 4:

Figura 4. Níveis lógicos

• VOH: tensão mínima de saída fornecida pela porta lógica, quando a saída se encontra
no nível lógico alto (HIGH);
• VOL: tensão máxima de saída fornecida pela porta lógica, quando a saída se encontra
no nível lógico baixo (LOW);

4
Compilado e Desenvolvido Pelo Prof. Eng0. Francisco Capassola. “El_Más_Duro” | CEPG
CEPG-2023. Sistemas Digitais – 11a Classe. Prof. Eng0. Capassola

• VIH: tensão mínima de entrada interpretada pela porta lógica como nível lógico alto
(HIGH);
• VIL: tensão máxima de entrada interpretada pela porta lógica como nível lógico baixo
(LOW);
• ΔH e ΔL: Correspondem às margens de ruído, à diferença máxima entre os níveis de
tensão fornecidos pelas saídas e os níveis de tensão admitidos nas entradas para uma
interpretação correcta dos sinais.

1.2.Tensão de Alimentação CC
O valor nominal da tensão de alimentação cc para dispositivos TTL (lógica transistor-
transistor) é +5 V. TTL também é designado por T2L. Os dispositivos CMOS (semicondutor
de óxido metálico complementar) são comercializados com diferentes categorias de tensão de
alimentação: +5 V, +3,3 V, 2,5 V e 1,2 V. Embora omitido do diagrama por questão de
simplificação, a tensão de alimentação +V é conectada no pino VCC do CI e o terra é conectado
no pino GND. A tensão de alimentação +V e o GND são distribuídos internamente para todos
os elementos dentro do encapsulamento, como ilustra a figura 4 para um encapsulamento de
14 pinos.

Figura 5. Exemplo de conexão de VCC e terra e a distribuição destes no encapsulamento do CI.

Famílias lógicas diferentes consideram, em geral, limites de tensão diferentes para a

interpretação dos níveis lógicos

5
Compilado e Desenvolvido Pelo Prof. Eng0. Francisco Capassola. “El_Más_Duro” | CEPG
CEPG-2023. Sistemas Digitais – 11a Classe. Prof. Eng0. Capassola

1.3. Imunidade a Ruído

Ruído é uma tensão indesejada que é induzida em circuitos elétricos e pode apresentar uma
ameaça ao funcionamento correto de um circuito. Os fios e outros condutores em um sistema
podem captar radiação eletromagnética de alta frequência de condutores adjacentes nos quais
as correntes variam rapidamente ou a partir de muitas outras fontes externas ao sistema. Além
disso, as flutuações nas linhas de alimentação são uma forma de ruído de baixa frequência.
Para não ser adversamente afetado pelo ruído, um circuito lógico tem que ter uma certa
imunidade ao ruído. Essa característica representa a capacidade do circuito de tolerar uma certa
quantidade de flutuações indesejadas nas tensões de entrada sem alterar o seu estado de saída.
Por exemplo, se uma tensão de ruído fizer com que uma entrada de 5 V de uma porta CMOS
caia abaixo de 3,5 V no estado ALTO, a entrada entra na região não permitida, sendo a resposta
imprevisível (veja a Figura 6). Portanto, a porta pode interpretar a flutuação abaixo de 3,5 V
como um nível BAIXO, conforme ilustrado na figura 6(a). De forma similar, se o ruído fizer
com que a tensão de entrada de uma porta suba para um valor acima de 1,5 V no estado BAIXO,
uma condição incerta é gerada, como ilustra a parte (b) da figura.

Figura 6. Ilustração dos efeitos do ruído de entrada na operação de uma porta.

6
Compilado e Desenvolvido Pelo Prof. Eng0. Francisco Capassola. “El_Más_Duro” | CEPG
CEPG-2023. Sistemas Digitais – 11a Classe. Prof. Eng0. Capassola

1.4. Margem de Ruído

Uma medida da imunidade ao ruído de um circuito é denominada de margem de ruído, a qual
é expressa em volts. Existem dois valores de margem de ruído especificados para um
determinado circuito lógico: a margem de ruído (noise) de nível ALTO (VNH) e a margem de
ruído de nível BAIXO (VNL). Esses parâmetros são definidos pelas seguintes equações:

Algumas vezes podemos encontrar a margem de ruído expressa como uma porcentagem de
VCC. A partir de equações, VNH é a diferença entre a menor tensão de saída em nível ALTO
possível de uma porta acionadora (VOH(mín)) e a menor tensão de entrada em nível ALTO de
uma porta acionada (VIH(mín)). A margem de ruído, VNL, é a diferença entre a máxima tensão
de entrada que uma porta acionada pode tolerar em nível BAIXO (VIL(máx)) e a máxima tensão
possível de saída em nível BAIXO de uma porta acionadora (VOL(máx)). As margens de ruído
estão ilustradas na figura 7.

Figura 7. Ilustração das margens de ruído.

1.5. Dissipação de Potência

Uma porta lógica drena corrente da fonte de alimentação cc, conforme indicado na figura 8.
Quando a porta está com a saída no estado ALTO, uma certa quantidade de corrente
denominada de ICCH é drenada; e quando a saída está no estado BAIXO, uma quantidade
diferente de corrente, ICCL, é drenada.

Figura 8. É mostrado a direção convencional da corrente. A notação de fluxo de elétrons é oposta.

7
Compilado e Desenvolvido Pelo Prof. Eng0. Francisco Capassola. “El_Más_Duro” | CEPG
CEPG-2023. Sistemas Digitais – 11a Classe. Prof. Eng0. Capassola

Como um exemplo, se ICCH for especificado com 1,5 mA quando VCC for 5 V e se a porta
estiver estática (sem comutar) no estado de saída ALTO, a dissipação de potência (PD) da porta
é:

Quando uma porta é pulsada, sua saída comuta entre os níveis ALTO e BAIXO, sendo que a
quantidade de corrente de alimentação varia entre ICCH e ICCL. A dissipação de potência média
depende do ciclo de trabalho e é geralmente especificada para um ciclo de trabalho de 50%.
Quando o ciclo de trabalho é 50%, a saída está metade do tempo em nível ALTO e metade do
tempo em nível BAIXO. A corrente de alimentação média é portanto

A dissipação média de potência é:

A dissipação de potência em um circuito TTL é essencialmente constante ao longo de sua faixa

de frequência de operação. Entretanto, a dissipação de potência em CMOS é dependente da
frequência. Essa dissipação é extremamente baixa sob condições estáticas (cc) e aumenta
conforme a frequência aumenta. Essas características são mostradas nas curvas gerais da figura
9. Por exemplo, a dissipação de potência de uma porta TTL Schottky de baixa potência (LS) é
2,2 mW constante. A dissipação de potência de uma porta HCMOS é 2,75 W sob condições
estáticas e 170 W em 100 kHz.

Figura 9. Curvas de potência versus frequência para TTL e CMOS.

1.6. Tempo de Atraso de Propagação

Quando um sinal passa (se propaga) através de um circuito lógico, ele sempre sofre um atraso
de tempo, como ilustra a figura 10. Uma mudança no nível lógico de saída sempre ocorre com
um curto intervalo de tempo, denominado de tempo de atraso de propagação, após a alteração
do nível lógico na entrada que o provocou.

8
Compilado e Desenvolvido Pelo Prof. Eng0. Francisco Capassola. “El_Más_Duro” | CEPG
CEPG-2023. Sistemas Digitais – 11a Classe. Prof. Eng0. Capassola

Figura 10. Uma ilustração básica do tempo de atraso de propagação.

Existe dois tempos de atraso de propagação especificados para as portas lógicas:

• tPHL: O tempo entre um ponto designado no pulso de entrada e o correspondente ponto
no pulso de saída quando a saída comuta de nível ALTO para BAIXO.
• tPLH: O tempo entre um ponto designado no pulso de entrada e o correspondente ponto
no pulso de saída quando a saída comuta de nível BAIXO para ALTO.
Esses tempos de atraso de propagação são ilustrados na figura 11, tendo como referência um
ponto de 50% da borda de transição.

Figura 11. Tempos de atraso de propagação.

O tempo de atraso de propagação de uma porta limita a frequência na qual ela pode operar.
Quanto maior o tempo de atraso de propagação, menor a frequência máxima. Portanto, um
circuito com uma velocidade maior é aquele que tem um menor tempo de atraso de propagação.
Por exemplo, uma porta com um atraso de 3 ns é mais rápida que uma com um atraso de 10 ns.

9
Compilado e Desenvolvido Pelo Prof. Eng0. Francisco Capassola. “El_Más_Duro” | CEPG
CEPG-2023. Sistemas Digitais – 11a Classe. Prof. Eng0. Capassola

Termos importantes:
• Absorção de corrente: a acção de um circuito lógico na qual ele recebe corrente na
saída a partir da carga;
• CMOS: semicondutor de óxido metálico complementar; um tipo de circuito lógico que
usa MOSFETs (transistores de efeito de campo de semicondutor de óxido metálico)
canal n e canal p;
• Coletor aberto: um tipo de saída para um circuito TTL na qual o coletor do transistor
de saída é deixado desconectado internamente sendo possibilitado a conexão externa
de uma carga que necessita de uma tensão ou corrente relativamente alta.
• Dissipação de potência: O produto da tensão de alimentação cc pela corrente de
alimentação cc em um circuito eletrônico;
• ECL: lógica por acoplamento de emissor; uma classe de circuitos lógicos que são
implementados com transistores bipolares de junção não saturados.
• E2CMOS CMOS: apagável eletricamente, tecnologia de CI usada em dispositivos
lógicos programáveis (PLDs);
• Fan-out: o número de entradas de portas equivalentes da mesma série da família que
uma porta lógica pode acionar;
• Fornecimento de corrente: A ação de um circuito lógico na qual ele envia corrente de
sua saída para a carga;
• Imunidade a ruído: a capacidade de um circuito lógico de rejeitar sinais indesejados
(ruído).
• Margem de ruído: a diferença entre a saída máxima em nível BAIXO de uma porta e
a entrada máxima em nível BAIXO aceitável de uma porta equivalente; é também a
diferença entre a saída mínima em nível ALTO de uma porta e a entrada mínima em
nível ALTO de uma porta equivalente. A margem de ruído é expressa algumas vezes
com uma porcentagem da tensão de alimentação cc;
• Resistor de pull-up: um resistor com uma das extremidades conectada à fonte de
alimentação cc usado para manter em nível ALTO um determinado ponto de um
circuito lógico quando no estado inativo;
• Tempo de atraso de propagação o intervalo de tempo entre a ocorrência de uma
transição na entrada e a ocorrência da correspondente transição na saída em um circuito
lógico.
• Totem-pole: Um tipo de saída em circuitos TTL;
• Tristate: um tipo de saída em circuitos lógicos que apresenta três estados: ALTO,
BAIXO e alta impedância;
• TTL (Lógica transistor-transistor): um tipo de circuito integrado que usa transistores
bipolares de junção;
• Unidade de carga: Uma medida de fan-out. Uma entrada de porta representa uma
unidade de carga para uma porta acionadora.

10
Compilado e Desenvolvido Pelo Prof. Eng0. Francisco Capassola. “El_Más_Duro” | CEPG
CEPG-2023. Sistemas Digitais – 11a Classe. Prof. Eng0. Capassola

Fórmulas:

Exemplos de alguns CI (a sua estrutura interna e externa):

Porta NOT: 7404

11
Compilado e Desenvolvido Pelo Prof. Eng0. Francisco Capassola. “El_Más_Duro” | CEPG
CEPG-2023. Sistemas Digitais – 11a Classe. Prof. Eng0. Capassola

Porta AND: 7408

Porta OR: 7432

Porta NAND: 7400

Porta NOR: 7402

12
Compilado e Desenvolvido Pelo Prof. Eng0. Francisco Capassola. “El_Más_Duro” | CEPG
CEPG-2023. Sistemas Digitais – 11a Classe. Prof. Eng0. Capassola

Exercícios Resolvidos de Aplicação

1. Determine as margens de ruído dos níveis ALTO e BAIXO para CMOS e TTL usando as
informações dadas nas figuras 2 e 3.
Solução:

Nota: uma porta TTL é imune a um ruído de até 0,4 V para os estados de entrada ALTO ou
BAIXO.
2 (Estudo Independente) Baseado nos cálculos de margem de ruído, qual família de
dispositivos, CMOS operando em 5 [V] ou TTL, deve ser usada um ambiente com alto ruído?
3. Uma certa porta drena 2 [µA] quando sua saída é nível ALTO e 3,6 [µA] quando sua saída
é nível BAIXO. Qual a dissipação média de potência se VCC é 5 [V] e a porta está operando
com um ciclo de trabalho de 50%?
Solução:

13
Compilado e Desenvolvido Pelo Prof. Eng0. Francisco Capassola. “El_Más_Duro” | CEPG
CEPG-2023. Sistemas Digitais – 11a Classe. Prof. Eng0. Capassola

4. (E.I) Um certo CI de portas lógicas tem um ICCH = 1,5 [µA] e ICCL = 2,8 [µA]. Determine a
dissipação média de potência para um ciclo de trabalho de 50% sendo VCC = 5 V.

Referência Bibliografica:

• Notas do docente;
• Wakerly, J.F. “Digital Design, Principles and Practices” 4ta Ed. (Livro de Texto)
• T. FLOYD, SISTEMAS DIGITAIS: FUNDAMENTOS E APLICAÇÕES, ED. BOOKMAN,
9ª EDIÇÃO, 2007;
• R. J. TOCCI, N. S. WIDMER, E G. L. MOSS, “SISTEMAS DIGITAIS: PRINCÍPIOS E
APLICAÇÕES, PEARSON EDUCATION DO BRASIL LTDA, SÃO PAULO, SP, 11ª
EDIÇÃO, 2011

14
Compilado e Desenvolvido Pelo Prof. Eng0. Francisco Capassola. “El_Más_Duro” | CEPG