UNIVERSIDADE TECNOLÓGICA FEDERAL DO PARANÁ

Eletrônica Digital II – Famílias lógicas e compatibilidade TTL – CMOS

Ernesto Nadal Neto - 1874640

Com o avanço da aplicação dos circuitos integrados (CIs), tanto pela

redução do tamanho total de sistemas digitais, assim como pela sua redução
de custo, foi preciso uma maior compreensão das características das famílias
lógicas dos CIs mais utilizados. Essas famílias têm diferentes características
elétricas a serem consideradas quando pensamos em sistemas digitais. Tais
características dependem tanto do tipo de transistor quanto dos circuitos
internos dos chips.
As duas principais tecnologias de circuito integrado para implementar
portas lógicas são CMOS e TTL. A tecnologia de Semicondutor de Óxido
Metálico Complementar (CMOS – Complementary Metal-Oxide Semiconductor)
é implementada com um tipo de transistor de efeito de campo, já a tecnologia
da Lógica Transistor-Transistor (TTL – Transistor-Transistor Logic) é
implementada com transistores de junção bipolar.

TTL
Entrada Digital Estado zero (0) ou baixo (L) para valores menores que
0,8 V e estado um (1) ou alto (H) para tensões maiores que 2 V.
Entre as tensões 0,8 e 2,0 V, ambos os estados lógicos são conhecidos
como a zona morta, onde os estados de entrada são indefinidos.

Saída Digital entre 0 e 0,5V para estado baixo ou zero e de 2,7 a 5 V

para estado alto.

CMOS
Entrada Digital Estado baixo para valores menores que 1,5 V e estado
alto para tensões maiores que 3,5 V.
No CMOS, a zona morta é entre o intervalo da tensão de entrada de 1,5
a 3,5 V.
 Saída Digital entre 0 e 0,05V para estado baixo ou zero e entre 4,95 V e
5 V para estado alto.

Figura 1

De modo geral, qualquer circuito lógico, combinacional ou sequencial,

pode ser feito com ambas as famílias ou pela combinação entre elas quando se
fizer necessário, neste caso, o interfaceamento.

Interfaceamento basicamente se define como conectar a saída de um

circuito ou sistema na entrada de outro de família lógica diferente.
Interfacear as saídas de dispositivos TTL é simples, já que a saída baixa
TTL será equivalente a uma entrada baixa CMOS, sendo necessário apenas a
medição de tensões correspondentes para conectar as saídas do dispositivo
TTL nas entradas CMOS.
No entanto, o estado alto TTL será menor que 2,7 V, o que não é
suficiente para a tensão de 3,5 V de um dispositivo CMOS. Utilizando um
resistor pull-up (Figura 2) na saída TTL, é possível aumentar a tensão,
correspondendo à entrada CMOS. O resistor do tipo pull-up tem justamente o
objetivo de “puxar” a tensão do condutor a que ele está conectado para estado
alto. O resistor deve ser grande o suficiente (por exemplo, 1kV) para que a
baixa corrente do circuito TTL não exceda.
 Figura 2

Com o isolamento da porta da entrada digital do CMOS, o dispositivo

não dissipa e nem fornece energia em suas entradas, podendo ter interfaces
para várias entradas CMOS. Se o dispositivo é ligado a 5 V e utilizada para
acionar um TTL, a CMOS em estado alto não necessita de nenhuma
consideração especial, tendo em vista que os dispositivos CMOS podem
fornecer corrente suficiente para o parâmetro de entrada TTL.
No entanto, o dispositivo CMOS em estado baixo pode não fornecer
corrente suficiente para a carga. Neste caso, pode-se selecionar um buffer com
especificações de entrada compatíveis com o acionador, assim como a
capacidade de acionamento suficiente para a carga. Um buffer CMOS 4049
pode ser utilizado para fornecer um fan-out adequado para até duas entradas
TTL que uma saída pode alimentar de maneira confiável, conforme a figura 3.