Escola Superior de Ciências Náuticas

Departamento de Rádio

Turma: 2°RPL

Engenharia Electrónica e Telecomunicações

PLL (Phase Locked Loop)

Discente:

 Leandro Alfandega
 Luísa Moiane
 Maria Victor
 Zelton Geraldo Neves

Docente: Msc. Eng. Lucas Sábado

Maputo, Novembro de 2023

 LISTA DE ABREVIACTURAS

PLL – Malha de captura de fase (Phase Locked Loop)

VCO – Oscilador controlado por tensão (Voltage Controlled Oscillator)

CI- Circuito integrado

fs- frequência de entrada

fo- frequência de saida

ii
Índice
1.Introdução.....................................................................................................................................5

1.1 Objectivos..................................................................................................................................6

1.1.1 Objectivo Geral:......................................................................................................................6

1.1.2. Objectivos específicos:..........................................................................................................6

1.2. Metodologia..............................................................................................................................6

II.REVISÃO DE LITERATURA....................................................................................................7

2.1.PLL (Phase Locked Loop) MALHA DE FASE SÍNCRONA...................................................7

2.1.1.Diagrama Funcional (Diagrama em blocos)...........................................................................7

2.1.1.1.Componentes Básicos de um PLL.......................................................................................7

2.1.1.2.Circuito esquemático de um PLL........................................................................................8

2.1.2.Principio de funcionamento....................................................................................................9

2.1.3.Modos de oscilação do PLL.................................................................................................10

2.1.4.Tipos de PLL........................................................................................................................11

3.Conclusão...................................................................................................................................18

4. Bibliografia................................................................................................................................20

iii
1.Introdução

Um PLL (Phase-Locked Loop) é um dispositivo eletrônico amplamente utilizado na engenharia

de comunicações, eletrônica e processamento de sinais para sincronizar e rastrear a fase e a
frequência de um sinal de referência em relação a um sinal de entrada. A Malha de Fase Síncrona
refere-se a uma configuração específica de PLL projetada para manter a fase do sinal de saída
sincronizada com a fase do sinal de referência.

A principal função de um PLL é garantir que um sinal de saída esteja em sincronia com um sinal
de referência, mesmo quando as frequências dos dois sinais não coincidem inicialmente. Isso é
alcançado por meio de um processo de feedback, onde o PLL compara continuamente a fase do
sinal de referência com a fase do sinal de feedback gerado internamente.

O PLL é um circuito que faz o sincronismo entre um sinal de referência (entrada) e o sinal do elo
de realimentação vindo do VCO (Voltage-Controlled Oscillator) que é a saída do PLL, então o
sinal de entrada e o sinal vindo da realimentação passam a operar na mesma frequência.

4
1.1 Objectivos

1.1.1 Objectivo Geral:

 Analisar o Sistema PLL

1.1.2. Objectivos específicos:

 Identificar as principais etapas constituintes destes circuitos;

 Descrever o diagrama funcional dos PLL;Descrever o circuito esquematico dos PLL;
 Descrever o seu principio de funcionamento;
 Destacar as suas aplicações.

1.2. Metodologia

O estudo dos PLLs (Phase-Locked Loops) envolve uma abordagem sistemática e metodológica
para compreender os princípios de funcionamento, características, aplicações e projeto desses
circuitos para tal este trabalho foi realizado na base de dois critérios de pesquisa, quanto a sua a
natureza dos objectivos e quanto aos procedimentos técnicos.
Quanto a natureza dos objectivos, a pesquisa descritiva usa padrões textuais como, por exemplo,
questionários para identificação do conhecimento. A pesquisa descritiva tem por finalidade
observar, registar e analisar os fenómenos sem, entretanto, entrar no mérito de seu conteúdo.
Quanto aos procedimentos técnicos, recorreu-se a pesquisa bibliográfica, na qual foi
desenvolvida com base em material já elaborado (artigos científicos, revistas científicas)

5
II.REVISÃO DE LITERATURA

2.1.PLL (Phase Locked Loop) MALHA DE FASE SÍNCRONA

Os Circuitos PLL, ou Circuitos de Bloqueio de Fase (Phase Locked Loop), são sistemas de
controle de frequência amplamente utilizados em eletrônica e telecomunicações. O objetivo
principal de um PLL é gerar um sinal de saída que tenha uma fase específica em relação a um
sinal de entrada, mantendo ambos os sinais sincronizados. Essa capacidade de “bloquear” em
uma fase específica torna o PLL uma ferramenta indispensável em diversas aplicações.

2.1.1.Diagrama Funcional (Diagrama em blocos)

Figura 1 – Diagrama em blocos de um PLL basico (Nascimento 1951).

2.1.1.1.Componentes Básicos de um PLL

O PLL é composto pelos seguintes componentes:

 Comparador de fase: fornece na saída uma tensão que é proporcional à diferença de

fase existente entre os sinais aplicados em suas entradas, ou seja, entre o sinal externo, f s,
e o sinal produzido pelo VC0, fo.

Nos comparadores de fase temos:

 Multiplicador;
 OUR Exclusiva;
 Flip-flop J-K;
 PFD Tensão;
 PFD corrente
6
  VCO (Voltage-Controlled Oscillator): é um oscilador controlado por tensão. A
frequência do sinal gerado pelo VCO é proporcional à tensão aplicada em sua entrada de
controle.
 Divisor por N: divide por N a frequência do sinal produzido pelo VCO. Permitindo que o
PLL actue como multiplicador de frequência.
 Filtro passa-baixa: atenua os sinais de alta frequência presentes na saída do comparador
de fase, reduzindo, dessa maneira, a modulação em frequência do sinal gerado pelo VCO.
Determina, também, as principais características de um PLL.

Nos filtros temos:

 Lead-Lag passivo
 Lead-Lag Ativo
 PI Activo

2.1.1.2.Circuito esquemático de um PLL

Figura 2 - circuito de um PLL (Nascimento 1951).

7
2.1.2.Principio de funcionamento

O PLL é uma técnica que contribuiu significativamente para o avanço tecnológico em

comunicações e sistemas de controle de servo-motores. O desenvolvimento dos circuitos
integrados (CI’s) nos anos 70 influenciou no aumento da utilização de PLLs nos sistemas de
comunicação modernos, o que permitiu um aprimoramento na performance e confiabilidade dos
sistemas eletrônicos.

O conceito básico do PLL foi originalmente publicado em 1923 e tinha uma utilização voltada
para recepção síncrona de sinais de rádio. Depois disso, esta técnica foi muito utilizada em vários
campos industriais. Recentemente, uma das aplicações mais populares do PLL é em sistemas de
sincronização de conversores trifásicos com a rede. Um PLL ideal é capaz de fornecer de
maneira rápida e precisa informações sobre a sincronização e com um alto grau de imunidade e
insensibilidade a perturbações, harmônicas, desequilíbrios, afundamentos de tensão e outros
tipos de distorções dos sinais de entrada.

Os dispositivos PLL rastreiam continuamente a fase do sinal de entrada . Um PLL mantém um

sinal de saída sincronizado em frequência e fase com um sinal de entrada de referência. Mais
precisamente, o PLL controla a fase de um sinal de saída de tal maneira que o erro entre a fase
deste e a fase da referência seja reduzido ao mínimo. O diagrama de blocos básico de um PLL
pode ser visto na Figura abaixo.

O detector de fase compara a fase do sinal de entrada com a fase do sinal de saída do VCO e
produz uma tensão proporcional à diferença de fase entre esses dois sinais. A tensão de saída do
detector de fase é filtrada pelo LF e é usada como sinal de controle do VCO. A frequência de
saída do VCO é ajustada com o objetivo de diminuir a diferença de fase entre o sinal de entrada e
o seu próprio sinal de saída. Como o VCO produz uma frequência proporcional à sua tensão de
entrada, qualquer sinal variante no tempo que aparecer no sinal de controle vai fazer uma
modulação em frequência no VCO. Dizemos que o PLL está no modo de operação locked
quando a frequência do sinal do VCO é exatamente igual à frequência média do sinal de entrada.
Todo PLL é pelo menos de primeira ordem devido ao integrador inerente ao VCO. É possível
construir PLLs de tipos e ordens diferentes dependendo da configuração de sua malha. Existem
dois tipos de detector de fase: senoidal e digital. O detector de fase seinoidal tem um intervalo de

8
detecção de fase de (−π/2 +π/2) e opera como um multiplicador, que é um dispositivo sem
memória. Os detectores de fase digitais, que também são chamados de detectores de fase
sequenciais, possuem memória e são implementados por meio de circuitos lógicos sequenciais. O
filtro do PLL é um filtro passa-baixas que é usado para filtrar ruídos e componentes de alta
frequência do sinal do detector de fase e prover um sinal dc controlado para o VCO. O sinal de
saída do LF deve ser proporcional ao erro de fase. Os osciladores controlados por tensão usados
em um PLL não são diferentes dos usados em outras aplicações, como modulação e controle
automático de frequência. Um VCO precisa ter os seguintes requisitos:

 Estabilidade de fase;
 Grande desvio de frequência;
 Alta sensibilidade de modulação Kν;
 Linearidade da curva de Frequência x Controle de Tensão;
 Capacidade de aceitar modulação em banda larga;
 A seguir, são apresentados os tipos PLL mais utilizados na literatura.

2.1.3.Modos de oscilação do PLL

Um PLL (Phase-Locked Loop), ou "Circuito de Controle de Fase," é um dispositivo electrónico

que pode oscilar em diferentes modos, dependendo de sua configuração e aplicação. Os modos
de oscilação comuns do PLL incluem:

1. Modo de Aquisição (Locking): Neste modo, o PLL está em busca de sincronização com
o sinal de entrada. Ele varia a frequência da sua saída até que a fase do sinal de referência
e a fase do sinal de entrada estejam alinhadas. Uma vez que a sincronização é alcançada,
o PLL entra em um dos modos de acompanhamento.
2. Modo de Rastreamento (Tracking): Depois de adquirir a sincronização, o PLL entra no
modo de rastreamento, onde a frequência de saída é ajustada de forma contínua para
seguir qualquer variação na frequência do sinal de entrada.

9
 3. Modo de Captura de Perda (Capture): Se o sinal de entrada for perdido ou desligado, o
PLL pode entrar em um modo de captura de perda. Ele tenta adquirir rapidamente um
novo sinal de entrada quando este for restaurado.
4. Modo de Espera (Hold): Em alguns casos, o PLL pode entrar em um modo de espera ou
hold, onde ele mantém a última frequência de saída ajustada e espera por um novo sinal
de entrada. Isso é útil para evitar transições bruscas quando o sinal de entrada é
interrompido temporariamente.
5. Modo de Bloqueio (Lock): Neste modo, o PLL está totalmente sincronizado com o sinal
de entrada e mantém essa sincronização. Ele mantém a frequência e a fase da saída
constantes, desde que o sinal de entrada permaneça dentro de suas tolerâncias.
6. Modo de Desligamento (Power-Down): Alguns PLLs possuem um modo de
desligamento, onde a operação do PLL é interrompida para economizar energia ou
quando não é necessário o processamento do sinal de entrada.

2.1.4.Tipos de PLL

PLLs são tradicionalmente classificados como:

 PLL tipo I, ou PLL de primeira ordem: H(s) é um amplificador de valor constante, um

pólo (VCO).
 PLL tipo II, ou PLL de segunda ordem: H(s) contém pólos, por ex. um integrador.

2.1.4.1.PLL Tipo I: alinhamento de fase

A oscilação ocorre na mesma frequência, mas com erro de fase. Para anular o erro de fase finita,
devemos:

1. Alterar a frequência do VCO;

10
 2. Permitir que o VCO acumule fase para que o erro de fase desaparece;
3. Alterar a frequência de volta ao seu valor inicial.

2.1.4.2.PLL Tipo I: arquitectura e filtro de loop

Loop de feedback negativo: se o “ganho do loop” for suficiente alto, o circuito minimiza o erro
de entrada.

O PD produz pulsos repetitivos em sua saída, modulando a frequência do VCO e gerando

grandes bandas laterais:

v out = Acos [ ω 0 t + K VCO ∫ V cont dt ]

Interpõe um filtro passa-baixa entre o PD e o VCO para suprimir esses pulsos

2.1.4.1.3.PLL Tipo I: bloqueio

Dizemos que o loop está “travado” se Φout(t) - Φ in(t) for constante com tempo. Uma
consequência importante e única do bloqueio de fase é que as frequências de entrada e saída do
PLL são exactamente igual.

11
2.1.4.1.4.PLL Tipo I: funcionamento

Se o loop estiver bloqueado, as frequências de entrada e saída serão iguais, o PD gera pulsos
repetitivos, o filtro de loop extrai o nível médio, e o VCO detecta esse nível para operar na
frequência necessária.

2.1.4.1.5.PLL tipo I: passo de frequência de entrada

O loop é bloqueado somente depois que duas condições são satisfeitas:

1. ωout torna-se igual a ωin

2. A diferença entre ϕin e ϕout atinge seu valor adequado.

2.1.4.1.6.Desvantagens do PLL Tipo I:

 Alcance de aquisição (bloqueio) limitado. Os PDs usados em PLLs Tipo I não funcionam
quando ω1<>ω2.
 Estabilidade do laço ζ firmemente conectado ao canto frequência do filtro passa-baixa,
loop menos estável.

12
2.1.4.2.1.PLL Tipo II: PDF

O Detector de fase/frequência (PFD):

 Uma borda ascendente em A produz uma borda ascendente em QA (se QA for baixo);
 Uma borda ascendente em B redefine QA (se QA for alto);
 O circuito é simétrico em relação a A e B (e QA e QB).

Uso de PFD em um PLL Tipo I

Um PFD em um PLL Tipo I resolve o problema de a faixa de aquisição limitada.

No início de um transitório, o PFD atua como um detector de frequência, empurrando a

frequência VCO em direcção à frequência de entrada. Depois que os dois estiverem
suficientemente próximo, o PFD opera como uma fase detector, colocando o loop em bloqueio
de fase.

13
2.1.4.2.2.Vantagens e Desvantagens

Como com qualquer tecnologia, os PLLs têm suas vantagens e desvantagens:

Vantagens:

 Precisão na sincronização de frequências;

 Flexibilidade em diversas aplicações, desde sistemas de comunicação até

instrumentação;

 Capacidade de operar em uma ampla faixa de frequências.

Desvantagens:

 Complexidade do projeto em aplicações de alta frequência;

 Suscetibilidade a ruídos em determinados cenários;

 Necessidade de componentes adicionais para otimizar a performance em algumas

aplicações.

2.1.5.Aplicações

Os PLLs (Phase-Locked Loops) têm uma ampla gama de aplicações em eletrônica e

comunicações devido à sua capacidade de sincronização de fase e frequência. Aqui estão
algumas aplicações com exemplos de circuitos e explicações:

14
Controle automático de frequência:

Controle automático de frequência, o PLL pode ser utilizado para assegurar a sintonia correcta
dos receptores na frequência do sinal recebido, evitando, dessa maneira a deriva de frequência do
oscilador local, que é mais acentuada nos receptores que operam em frequências elevadas como
os de FM e TV.

Controle automático de fase:

Controle automático de fase tornou possível a recepção dos sinais enviados pelos primeiros
satélites artificias, apesar desses possuírem baixa intensidade e serem afectados por um
deslocamento de frequência, que atingia alguns kHz, causado pelo efeito Doppler, em função da
elevada velocidade orbital e da baixa altitude dos primeiros satélites.

Demodulação FM (Frequency Modulation):

 Um PLL pode ser usado para demodular sinais FM, convertendo as variações da
frequência do sinal em variações de tensão.
 O circuito inclui um VCO, um comparador de fase, e um filtro de loop para controlar o
VCO.
 Quando o sinal de entrada varia em frequência, o PLL ajusta a frequência do VCO para
seguir as variações, e a saída do VCO é uma representação em tensão do sinal modulado
em frequência.

Figura: Um demodulador FSK usando um PLL (Braga)

Sintetizadores de Frequência:

15
  PLLs são usados em sintetizadores de frequência para gerar sinais de saída com
frequências precisamente controladas.
 O circuito inclui um divisor de frequência, um comparador de fase, um filtro de loop e
um VCO.
 O divisor de frequência gera um sinal de referência, que é comparado com a saída do
VCO. O PLL ajusta o VCO até que a frequência de saída corresponda à frequência
desejada.

Recuperação de Clock em Comunicações:

 Em sistemas de comunicação, um PLL pode ser usado para recuperar o clock de dados a
partir de um sinal recebido.
 O circuito utiliza um comparador de fase para comparar o sinal recebido com um clock
de referência. O VCO é ajustado para sincronizar o clock de saída com o sinal recebido.

Geração de Clocks Estáveis:

 PLLs são usados em muitos dispositivos eletrônicos para gerar sinais de clock estáveis e
precisos.
 O circuito inclui um oscilador de referência, um comparador de fase e um VCO.
 O oscilador de referência fornece um sinal de referência estável, e o PLL ajusta a
frequência do VCO para que ele se sincronize com o sinal de referência, fornecendo um
clock de saída estável.

Rastreamento de Fase em Radares e Rastreadores de Satélite:

 Os PLLs são usados em radares e sistemas de rastreamento de satélite para manter a

antena apontada na direção correta.
 O circuito compara a fase do sinal recebido com a fase do sinal de referência, e o VCO
ajusta a frequência do sinal transmitido para manter a sincronia.

Controle de Motor:

 PLLs são usados em aplicações de controle de motores para sincronizar a rotação do

motor com um sinal de referência.

16
 O circuito compara a fase do sinal de referência com a fase do sinal gerado pelo motor,
ajustando o motor até que a fase se sincronize.

17
3.Conclusão

PLLs são usados em uma infinidade de aplicações e o que demos foi uma simples descrição do
seu princípio de funcionamento e algumas aplicações em circuitos práticos.

O VCO (Voltage-Controlled Oscillator) e o PLL (Phase-Locked Loop) são componentes inter-

relacionados em muitos sistemas electrónicos, especialmente em aplicações de sincronização de
frequência e controle de fase. A relação entre um VCO e um PLL é fundamental para entender
como esses componentes trabalham juntos. Apresentamos algumas relações entre VCO e PLL:

VCO como fonte de oscilação: O VCO é uma fonte de oscilação controlada por tensão. Ele gera
uma saída de sinal de frequência variável, onde a frequência da saída é directamente controlada
pela tensão aplicada em sua entrada de controle (geralmente chamada de "entrada de controle de
tensão" ou "entrada de sintonia"). Isso significa que, ao variar a tensão de entrada, você pode
ajustar a frequência do sinal de saída do VCO.

PLL como sistema de controle: O PLL é um sistema de controle que compara a fase de um sinal
de referência (sinal de entrada) com a fase de um sinal de feedback. O objectivo do PLL é ajustar
a frequência e a fase do sinal de feedback para que coincidam com o sinal de referência. O VCO
é uma parte crucial do PLL, pois fornece o sinal de feedback cuja frequência é controlada.

Desta forma a relação entre o VCO e o PLL é que o VCO atua como uma fonte de oscilação cuja
frequência é controlada por tensão, e o PLL utiliza esse VCO no loop de feedback para ajustar a
fase e a frequência do sinal de feedback para coincidir com o sinal de referência. Isso resulta em
um sinal de saída controlado e estável.

Um PLL possui duas finalidades básicas: Para sinais de entrada de frequência variável: fazer
com que o VCO siga a frequência do sinal aplicado, produzindo um sinal de saída, fo, com a
mesma frequência do sinal de entrada, fs, ou, no caso de N ser maior do que a unidade, a
frequência de saída será N vezes a frequência do sinal de entrada.

Para sinais de entrada de frequência fixa: manter constante a diferença de fase entre o sinal
produzido pelo VCO e o sinal aplicado na entrada do PLL não se altera.

18
Os Circuitos PLL desempenham um papel fundamental em muitos sistemas electrónicos e de
comunicação modernos. Sua capacidade de sincronizar precisamente sinais de diferentes
frequências torna-os uma escolha popular para uma variedade de aplicações. Embora tenham
suas desvantagens, o desenvolvimento contínuo e os avanços na tecnologia PLL têm
possibilitado a superação de muitos destes desafios. Em resumo, os PLLs continuam sendo uma
ferramenta essencial no arsenal de qualquer engenheiro electrónico, permitindo a criação de
sistemas mais eficientes e precisos.

19
4. Bibliografia

 Nascimento, Juarez do(1951). Telecomunicacoe/Juares do Nascimento. São Paulo :

Makron books, 1992.

 Braga, Newton C . Como funciona o PLL (ART1063). Disponivel em:

https://www.newtoncbraga.com.br/como-funciona/6528-como-funciona-o-pll-
art1063.html. Acesso 4 de Nov de 2023

 Melo (2016). Malhas de Captura de Fase para a Sincronização e Processamento de Sinais

da Rede Elétrica. Disponivel
em:https://repositorio.ipl.pt/bitstream/10400.21/7046/1/Disserta
%C3%A7%C3%A3o.pdf. Acesso 6 de Nov de 2023

20