1. Famlias lgicas 1.1.

Introduo

Baseado nos dilogos de Scrates e Plato, Aristteles observou que existe uma lei que deve reger a linguagem em uma estrutura lgica para que, independente do contedo, esta linguagem leve a verdade. Chegando a primissa de que se A=B e B=C forem verdadeiras, a concluso de que A=C ser necessariamente correta. No sculo XIX, George Boole sistematizou esta teoria de forma algbrica que ganhou o nome de lgebra booleana. A lgebra booleana classifica as informaes em dois tipos: Verdadeiras a qual se atribui o smbolo matemtico 1 e falsas a quais se atribuem o smbolo 0. A lgebra booleana tem por base trs operaes: E, OU e NO ou em ingls AND, OR e NOT. Essas operaes so tambm chamadas de PORTAS. Uma porta um circuito digital com uma ou mais tenses de entradas e somente uma tenso de sada. Atravs da combinao dessas portas podemos construir circuitos que desempenham funes aritmticas com uma estrutura lgica, por esse motivo Malvino (autor de livro de digital) afirma que as portas so freqentemente chamadas de CIRCUITOS LGICOS. Usando tcnicas avanadas de fotografia, pode-se produzir circuitos em miniatura sobre a superfcie de um material semicondutor chamado pastilha. Um circuito como esse chamado de CIRCUITO INTEGRADO, pois componentes como transistores, resistores e diodos, so partes integrantes da pastilha. Uma famlia digital um grupo de dispositivos compatveis com os mesmos nveis lgicos e tenses de alimentao, por isso voc pode conectar diretamente a sada de um dispositivo na entrada de outro se ambos forem da mesma famlia digital. Para conectar dispositivos de famlias diferentes, geralmente h a necessidade de uma interface entre ambas. As famlias lgicas podem ser classificadas como: RTL - lgica resistor-transistor (obsoleta) DTL - Lgica diodo-transistor (obsoleta) DCTL - Lgica transistor acoplamento direto TTL - Lgica transistor-transistor (mais popular) ECL - Lgica emissor-acoplado MOS Semicondutor Oxido de Metal: PMOS - Lgica MOSFETs de canal-p (obsoleta) NMOS - Lgica MOSFETs de canal-n

Figura 1: CMOS - Lgica MOSFETs complementares (mais popular)

1.2.

Caractersticas dos circuitos lgicos Nveis Lgicos

1.2.1.

Os circuitos lgicos executam expresses booleanas que por sua vez baseia-se totalmente na lgica e so constitudas por variveis que podem assumir somente dois valores (0 e 1) que representam os nveis lgicos ou nveis de tenso. O valor booleano 0 (zero) pode representar qualquer tenso dentro da faixa 0 a 0,8 V; o valor booleano 1 (um) pode representar qualquer tenso dentro da faixa 2 a 5 V; Tenses entre 0,8 V e 2 V so indefinidas e no deveriam ocorrer em circunstncias normais; Dessa forma, as variveis booleanas 0 e 1 no representam efetivamente nmeros, mas sim o estado do nvel de tenso de uma varivel.

1.2.2.
assim definidos:

Tempo de Propagao

Um sinal lgico sempre sofre retardo em suas passagens de nvel lgico atravs de um circuito TPLH Tempo de RETARDO ou PROPAGAO correspondente passagem de nvel lgico para o nvel lgico 1 (baixo para alto como pode ser observado na fig.2). TPHL Tempo de RETARDO ou PROPAGAO correspondente passagem de nvel lgico 0 (alto para baixo como pode ser observado na fig.2). Em geral TPLH e TPHL possuem valores que variam em funo das condies e carregamento a que o circuito esta submetido. Tais valores so usados para comparar as velocidades de operaes dos circuitos lgicos. O tempo de propagao total de um circuito lgico a soma total dos tempos das portas em srie.

Figura 2: tempos de propagao

1.2.3.

Potncia Dissipada

Todo circuito integrado necessita de uma certa quantidade de potncia para operar, essa potencia fornecida por uma ou mais tenses da fonte de alimentao conectados aos pinos de alimentao. De um modo geral existe apenas um terminal de alimentao do CI identificado como VCC (famlia TTL) ou VDD (dispositivos CMOS). A quantidade de potncia necessria a um CI determinado pela corrente ICC que consumida pela fonte de alimentao VCC e a potencia real o produto ICC X VCC. Historicamente, as famlias de circuitos digitais tm como caractersticas marcantes a sua velocidade de operao e a potncia consumida. Em geral, o projeto de tais circuitos busca um retardo de propagao baixo (alta velocidade de operao) e valores baixos de potncia dissipada. As vrias famlias lgicas e suas subfamlias nos fornecem um amplo espectro de velocidades e potncias consumidas, ou seja, h uma relao entre a dissipao de potncia e a velocidade desejada. Em virtude do espao ocupado no circuito impresso, prefervel implementar o sistema com o menor nmero de CI, atualmente se utiliza de dispositivos de lgicas programveis. Portanto, deve-se agregar um maior nmero de portas lgicas em uma nica pastilha de silcio. Atualmente, podem-se fabricar mais de 100.000 portas (tambm chamados gate) o que considerado uma integrao em larga escala. Para manter a dissipao de potncia na pastilha dentro de limites aceitveis (impostos por questes trmicas), a dissipao de potncia por porta deve ser mantida no mnimo. Por essa razo, uma medida de desempenho muito importante para um inversor lgico a quantidade de potncia que ele dissipa.

1.2.4.

Imunidade ao rudo

Campos eltricos e magnticos parasitas podem induzir tenses nas conexes entre circuitos lgicos, assim como interferncias de circuitos externos. Os sinais esprios indesejveis so chamados de rudo, que podem levar valores de tenso para longe dos nveis aceitveis. A imunidade ao rudo de um circuito lgico a capacidade de tolerncia a rudos sem alterao dos nveis lgicos de sada. Margem de rudo: mximo desvio permitido aos nveis de entrada sem que haja mudana de estado lgico (ALTO ou BAIXO). A margem de rudo para o estado alto (VNH) definida como:

VNH = VOH(mn) VIH(mn) - suporta spikes de rudo negativo at VNH. A margem de rudo para o estado baixo (VNL) definida como: VNL = VIL(mx) VOL(mx) - suporta spikes de rudo positivo at VNL.

Figura 3: Margem de rudo

1.2.5.

FAN-IN

Fan-in significa leque de entrada e refere-se a corrente de entrada de um dispositivo lgico, ou seja, conjunto de informaes das correntes de entrada. O fan-in geralmente dado em Amperes e indica a quantidade mxima de sadas pode ligar a uma entrada, ou seja, quantas entradas pode ter um circuito integrado, como exemplo a porta lgica AND.

1.2.6.

FAN-OUT

A sada de um circuito lgico projetado para alimentar varias entradas de outros circuitos lgicos, tambm chamado de fator carga(ou fator carregamento) definido como a quantidade mxima de entradas de circuitos lgicos padronizados que uma sada pode alimentar de maneira confivel, ou seja, uma porta lgica de fan-out 20 pode alimentar at 20 entradas lgicas padro. Para medir a quantidade de sadas que um circuito lgico pode alimentar preciso conhecer a corrente de sada correspondente ao nvel lgico baixo(IOL) e ao nvel lgico alto(IOH) e as necessidades de corrente de cada entrada IIL(nvel lgico baixo) e IIH(nvel lgico alto) informaes essas, por padro, presentes nas especificaes de fabrica. Assim se o fan-out para nvel alto divergir do valor do fan-out para nvel alto devemos escolher o menor desses dois.

fan-out(BAIXO) =

I0L(max) IIL(max)

fan-out(ALTO) = I0H(max) IIH(max)

2. Famlias TTL 2.1. Introduo:

A famlia TTL derivada da antiga famlia DTL, sendo o resultado de uma srie de inovaes tecnolgicas. Uma delas a utilizao nos seus circuitos internos de transistores bipolares de vrios emissores, tambm conhecidos como multiemissores. Trata-se de uma famlia pioneira, tradicional e muito utilizada ao longo dos anos, devido principalmente ao seu fcil manuseio, e colocao no mercado de uma srie de circuitos integrados comerciais e padronizados. Apresenta varias subfamlias: 74L, 74F, 74H, 74S, 74LS, 74AS, 74ALS, etc. Cada uma adequada a um tipo de aplicao. Originalmente, os circuitos integrados foram destinados para uso militar onde tamanho, consumo e potencia e confiabilidade era preponderante. somente em 1964, surgiu a verso comercial de custo inferior.apresentando assim duas sries: 74XX srie comercial, Temperatura: 0 a 70C , Alimentao: 4,75 a 5,25V 54XX srie militar ou profissional (devido sua margem de variao nas especificaes de temperatura e Alimentao), Temperatura: -55 a 125C, Alimentao: 4,5 a 5,5V Geralmente observado nos CIs com tecnologia TTL um cdigo como este

2.2.

Caractersticas Gerais da Famlia TTL Alimentao (Vcc):

2.2.1.

Na famlia TTL, temos para todos os blocos uma alimentao de 5V.

Figura 4: Nveis de tenso para circuitos TTL

Nveis de entrada e sada, para a verso padro (TTL Standard):

Parmetros

VIL
VOL VIH VOH IOL IIL IOH IIH

Valores 0,8 0,4 2,0 2,4 16 1,6 400 40 Tabela 1

Unidade V V V V mA mA uA uA

VIH (mnimo): Tenso de entrada Correspondente ao nvel alto a menor tenso aceita como nvel alto aplicada nas entradas de um circuito digital; VIL (mximo): Tenso de entrada Correspondente ao nvel baixo a maior tenso aceita como nvel baixo aplicada nas entradas de um circuito digital; VOH (mnimo): Tenso de sada Correspondente ao nvel alto a menor tenso aceita como nvel alto fornecida por uma sada de um circuito digital; VOL (mximo): Tenso de sada Correspondente ao nvel baixo a menor tenso aceita como nvel baixa fornecida por uma sada de um circuito digital; IIH Corrente de entrada correspondente ao nvel lgico alto valor de corrente que circula na entrada de um circuito digital quando um nvel lgico alto aplicado nesta entrada; IIL Corrente de entrada correspondente ao nvel lgico baixo valor de corrente que circula na entrada de um circuito digital quando um nvel lgico baixo aplicado nesta entrada; IOH Corrente de sada correspondente ao nvel lgico alto valor de corrente que circula na sada de um circuito digital quando um nvel lgico alto fornecido por esta sada; IOL Corrente de sada correspondente ao nvel lgico baixo valor de corrente que circula na sada de um circuito digital quando um nvel lgico baixo fornecido por esta sada;

2.2.2.

Imunidade a rudo

A margem de imunidade a rudo para a famlia TTL, de maneira geral, igual a 0,4V, obtido pela diferena entre os parmetros de entrada e sada.

No nvel 0: AVRH=VIL(mx) VOL(mx) = 0,8 0,4 = 0,4V No nvel 1: AVRH=VOH(min) VIH(min) = 2,4 2,0 = 0,4V
Valor considerado baixo se comparado famlia CMOS, ou seja, para nveis de alto rudo recomendvel componentes da famlia CMOS.

2.2.3.

Fan-out

Na famlia TTL, de um modo geral o fan-out igual a 10, ou seja, podemos ligar sada deste bloco um numero mximo de 10 blocos similares.

2.2.4.

Atraso de propagao

Tempo de atraso de propagao: Este parmetro varia conforme a verso utilizada, sendo o valor mdio aproximado da ordem de 10ns na verso mais comum. A tabela 1.1 apresenta os tempos de atrasos tpicos de subida tplh (Low to High), e de descida tphl (High to low), para esta verso.

Parmetros tplh tphl

V. tpico 11 7 Tabela 1.1

Unidade Ns Ns

2.2.5.

Potncia dissipada
resultado de ICCH=4mA e ICCL=12mA, que produz um

O consumo de potencia da famlia TTL gira em torno de 10mW por porta, ou seja, uma porta NAND TTL padro, consome 10mW, isto , o ICCmdio=8mA e PDmdio= 8mA X 5V=40mW para as quatro portas do circuito.

2.2.6.

Vantagens e Desvantagens da famlia TTL

Para melhor visualizao das vantagens e desvantagens da famlia TTL, vamos expor essas caractersticas em uma tabela.

VANTAGENS *eliminao de resistores de entrada; *eliminao de rede de diodos; *maior velocidade de comutao; *maior imunidade a rudos; *fcil manuseio.

DESVANTAGENS *Tamanho; *Custo; *Baixa impedncia de entrada.

2.2.7.

Variaes

Alm da TTL-Padro, foram desenvolvidas vrias outras sries TTL depois do aparecimento da srie 74-padro, fornecendo uma ampla variedade de escolha dos parmetros de velocidade e potncia consumida. Dentre essas sries destacam-se:

Verso

Identificao da srie

Standard Low power High speed Schottky Advanced Schottky

54/74 54L/74L 54H/74H 54S/74S 54AS/74AS

Tempo de atraso de propagao tpico por porta 10ns 33ns 6ns 3ns 1,5ns

Consumo Freqncia Observaes de potencia de clock por porta mxima para flip-flop 10mw 1mW 22mW 19mW 8,5mW 35MHz 3MHz 50MHz 125MHz 200MHz Comum Baixssimo consumo Alta velocidade Altssima velocidade Altssima velocidade e baixo

Low power 54LS/74LS Schottky Advanced 54ALS/74ALS Low power Schottky

10ns 4ns

2mW 1mW

45MHz 70MHz

consumo Baixssimo consumo Altssima velocidade e baixssimo consumo

Serie TTL 74L de Baixa Potncia - Os circuitos destas sries so essencialmente os mesmos da srie padro TTL 74-padro, exceto pelo fato de seus resistores serem todos de valor maior. Esta A srie 74L tornou-se obsoleta com o desenvolvimento das sries 74LS, 74ALS e CMOS, que oferecem baixo consumo de potncia, operando a velocidades bem mais altas que as dos dispositivos 74L. Srie TTL 74H de Alta Velocidade - A srie 74H uma srie que apresenta dispositivos que funcionam a velocidades altas. Os circuitos dos dispositivos desta srie so essencialmente os mesmos que os da srie 74-padro, exceto pelo fato de utilizarem resistores de valor menor, e de substiturem o transistor seguidor de emissor Q3, por um par Darlington. Tais diferenas resultam em dispositivos com velocidade de comutao muito mais alta, apresentando, em conseqncia, retardos de propagao da ordem de 6ns, e uma dissipao para uma porta NAND de 23mW. Srie TTL 74S Schottky - As sries 74, 74H e 74L usam transistores que, quando esto conduzindo, operam na regio de saturao. Esta forma de operao introduz um retardo de armazenamento sempre que o transistor comutar a situao de conduo para a de corte, limitando, portanto, a velocidade de comutao do circuito. Esta srie 74S reduz o retardo de armazenamento, no permitindo que o transistor sature completamente. Isto implementado com o uso de um diodo Schottky , conectado entre a base e o coletor de cada transistor. Srie 74LS Schottky de Baixa Potncia (LS-TTL) - A srie 74LS uma verso da 74S, que apresenta CIs com consumo de potncia mais baixo e com velocidade tambm mais baixa. Ela usa o transistor Schottky grampeado (clamped), com resistores de valor superior aos utilizados na srie 74S. Srie TTL 74AS Schottky Avanada (AS-TTL) - A srie Schottky Avanada (74AS) tem um conjunto de aperfeioamentos em relao a 74S, principalmente na velocidade de operao com um consumo de potncia extremamente baixo. Srie Schottky Avanada de Baixa Potncia (74ALS-TTL) - Esta srie oferece uma sensvel melhora em relao 74LS no que diz respeito velocidade de operao e a potncia consumida.

3. Famlia CMOS
A tecnologia MOS tem uma estrutura bsica formada por um eletrodo de metal conectado a uma camada de xido isolante que depositada sobre um substrato de silcio. Os transistores construdos na tcnica MOS so circuitos constitudos a partir de transistores mosFETs construdos a partir da tecnologia MOS. As caractersticas bsicas desta famlia lgica o reduzido consumo de corrente (baixa potencia), a alta imunidade a rudos e a taxas de alimentao de 3V,15V e 18V dependendo do modelo.

Segundo Loureno, as caractersticas bsicas desta famlia lgica o reduzido consumo de corrente(baixa potencia), a alta imunidade a rudos e a taxas de alimentao de 3V,15V e 18V dependendo do modelo. Um inversor CMOS consiste em um transistor pull-down(de comando ou abaixador) NMOS e um transistor pull-up (de carga ou levantador)PMOS, controlados por uma tenso de entrada de forma complementar.

3.1.

Caractersticas das sries CMOS Tenso de Alimentao

3.1.1.

Alimentao (Vdd): quanto tenso de alimentao, esta famlia permite para as sries 4000 e 74C operarem na faixa de 3V a 15V, para a verso HC de 2V a 6V e para HCT de 4,5V a 5,5V. Para as sries de baixa voltagem, a faixa de 1V a 3,6V para LV e 1,2V a 3,3V, tenso tpica de vrios sistemas atuais. Podemos notar que esta famlia e suas verses apresentam a vantagem de possuir uma larga faixa de tenso de alimentao, no necessitando de regulagem precisa na fonte como no caso da TTL. Nveis de tenses e correntes de entrada e sada: Os blocos d famlia CMOS apresentam estes nveis, especificados nos manuais com variaes em funo da verso e tipo de bloco utilizado. A tabela 4 apresentam os valores de tenses e correntes para a srie 4000B, operando com VDD igual a 5V.

Parmetros

VIL
VOL VIH VOH IOL IIL IOH IIH

Valores 1,5 0,05 3,5 4,95 0,4 1 0,4 1 Tabela 4.

Unidade V V V V mA uA mA uA

3.1.2.

Margem de rudo

As margem de rudo varia para cada srie, valores esses calculados usando:

VNL=VIL(mx) VOL(mx) VNH=VOH(min) VIH(min)

A margem de imunidade ao rudo para a famlia C-MOS igual a 45% de Vdd, sendo muito alta se comparada com a famlia TTL. Devido a isso, estes blocos so adequados para serem utilizados em circuitos que operam em sistemas ou ambientes de alto nvel de rudo.

3.1.3.

Dissipao de Potncia

Quando o circuito lgico CMOS esta esttico, sua dissipao de potencia extremamente baixa, e aumentar proporcionalmente freqncia de comutao de estados do circuito. O consumo de potncia

da famlia C-MOS (com Vdd=5V) da ordem de 1nW por porta na srie 4000 e 2,5nW por porta na verso 74HC,caracterizando-se em mais uma grande vantagem desta famlia.

3.1.4.

Fan-out

O fan-out CMOS depende do atraso de propagao mximo permitido, geralmente, as sadas CMOS esto limitadas a um fan-out de 50 para operao em baixa freqncia, e logicamente em alta freqncia o fan-out teria que ser diminudo. Devido compatibilidade de algumas verses com TTL, comum nos manuais, encontrar este parmetro definido para um carregamento da sada com TTL-LS, sendo este um menor valor (Fan-Out = 10 para HC/HCT).

3.1.5.

Velocidade de Comutao

Apesar de terem que acionar cargas capacitivas relativamente grandes, sua velocidade de comutao relativamente rpida devido baixa resistncia de sada em cada estado.

3.1.6.

Sensibilidade eletricidade Esttica

A grande resistncia das entradas CMOS as torna especialmente sensveis ao acumulo de cargas estticas, que pem produzir tenses suficientemente grandes para romper a isolao dieltrica entre a porta e o canal do MOSFET. A maioria dos dispositivos CMOS so protegidos por redes dido-resistor em cada entrada limitando a tenso de entrada.

3.1.7.

Entradas CMOS no utilizadas

Sempre que existirem entradas no utilizadas em chips CMOS, ou mesmo portas inteiras no utilizadas, fundamental que todas as entradas estejam conectadas a +Vcc ou ao GND. Isto se deve grande impedncia de entradas dessas portas ~10 . Qualquer corrente parasita ou decorrente de rudos na entrada j provoca uma considervel elevao de tenso. Os circuitos CMOS j possuem proteo nas entradas, evitando que essa tenso espria seja to grande que danifique os chips.

3.1.8.

Portas em paralelo

A famlia CMOS permite com muita facilidade que se conectarem portas em paralelo (ligando-se respectivamente entradas com entradas e sadas com sadas). Assim, consegue-se maior potencia de sada, elevando-se o FAN-OUT ou reduzindo-se os tempos de retardo.

3.1.9.

Vantagens e desvantagens da famlia CMOS

Para melhor visualizao das vantagens e desvantagens da famlia CMOS, vamos expor essas caractersticas em uma tabela.

VANTAGENS *Fabricao simples e barata; *no utiliza resistores;

DESVANTAGENS *Tempo de atraso de propagao; *Susceptibilidade a danos provocados por

*Alta impedncia de entrada; *menor espao ocupado.

eletricidade esttica; *Menor velocidade de operao em relao a outras famlias lgicas.

4. Associao do CMOS com o TTL 4.1. TTL CMOS

Quando se conecta uma sada TTL em uma entrada CMOS, assumindo que os dois circuitos tenham o mesmo nvel de alimentao (5 Vcc), pode ocorrer um possvel problema na interpretao do nvel 1 gerado pelo circuito TTL. Segundo a especificao da famlia TTL, o nvel lgico 1 vlido a partir de 2,4 V enquanto que para a famlia CMOS este nvel s garantidamente detectado a partir de 2/3 Vcc. Para garantir que a conexo TTL-CMOS opere convenientemente recomendvel a colocao de um resistor de pull-upna linha de ligao. Este resistor garantir os nveis de tenso adequados tanto para o nvel lgico 0 quanto para o nvel 1.

4.2.

CMOS TTL

A ligao de uma sada CMOS a uma entrada TTL no apresenta dificuldades do ponto de vista de nveis de tenso, tanto em nvel 0 quanto em nvel 1. O problema pode surgir com alguns componentes TTL forneam uma corrente maior que o circuito CMOS pode absorver quando em nvel 0. O mesmo problema surge quando se conecta mais de uma entrada TTL a uma sada CMOS. Para atender a estes casos de interface pode ser usado um buffer CMOS com capacidade de corrente maior.

Parmetro Atraso mdio (ns) Potncia mdia (mW) Velocidade-potncia Frequencia max (MHz) Rudo pior caso (V) IIH (mA) IIL (mA) IOH (mA) IOL (mA)

74 9 10 90 35 0.4 0.04 1.6 0.4 16

TTL S 3 20 60 125 0.3 0.05 2 1 20

LS 9.5 2 19 45 0.3 0.02 0.4 0.4 8

F 3 6 18 100 0.4 0.02 0.6 1 20

4000B 50 0.1 5 12 1.5 0.001 0.001 0.4 0.4

CMOS 74HC/HCT 8 0.17 1.4 40 0.9 0.001 0.001 4 4

ACT 4.7 0.08 0.37 100 0.7 0.001 0.001 24 24