UNIVERSIDADE FEDERAL DE CAMPINA GRANDE CENTRO DE ENGENHARIA ELTRICA E INFORMTICA DEPARTAMENTO DE ENGENHARIA ELTRICA LABORATRIO DE DISPOSITIVOS ELETRNICOS

Experimento 5 Transistor MOSFET

LABORATRIO DE DISPOSITIVOS ELETRNICOS

Guia de Experimentos

Experimento 5 Caractersticas e Aplicaes de Transistores de Efeito de Campo (FET)

Objetivo Os experimentos de laboratrio aqui apresentados tm por objetivo familiarizar-se com o estudo das caractersticas bsicas do transistor de efeito de campo (MOSFET) e iniciar a explorao de algumas de suas aplicaes fundamentais (amplificadores, portas lgicas).

Introduo Terica
Transistor de Efeito de Campo Um transistor bipolar de juno (TBJ) NPN ou PNP um dispositivo de corrente controlada no qual esto envolvidas correntes de eltrons e lacunas. O transistor de efeito de campo (TEC) unipolar. Ele opera como dispositivo de tenso controlada com a corrente de eltrons no canal N ou a corrente de lacunas no canal P. Os dispositivos TBJ ou TEC podem ser usados em um circuito amplificador (ou outros circuitos semelhantes, desde que sejam adequadamente polarizados). Existem dois tipos: o transistor de efeito de campo de juno (abreviadamente TECJ ou JFET Junction Field Effect Transistor) e o transistor de efeito de campo de porta isolada (IGFET Insulated Gate Field Effect Transistor), mais comumente chamado transistor metal-xido-semicondutor (TECMOS ou MOSFET Metal-Oxide Semiconductor Field Effect Transistor). O transistor de efeito de campo difere do transistor de juno bipolar nas seguintes caractersticas importantes: 1. de fabricao simples e ocupa menos espao. O MOSFET quando integrado ocupa menos da rea da pastilha ocupada pelo transistor bipolar. Desta maneira, so amplamente utilizados para integrao em larga escala (LSI). 2. Em uma parte da faixa de operao dos MOSFET, eles atuam como elementos resistivos controlados por tenso e ocupam rea muito menor que o resistor de CI correspondente. 3. Apresenta alta impedncia de entrada (at 1014). Isto significa que a constante de tempo do circuito de entrada bastante grande para possibilitar que a carga armazenada na pequena capacitncia de entrada permanea por tempo suficiente para que o dispositivo seja utilizvel como elemento de memria em circuitos digitais. 4. Possui capacidade de dissipar potncias elevadas e comutar grandes correntes em alguns nanossegundos. 5. menos ruidoso do que um transistor bipolar, e, portanto mais adequando para estgios de entrada de amplificadores de baixo nvel ( extensivamente usado em receptores FM de alta fidelidade). 6. Os MOSFETS quando utilizados na configurao complementar CMOS, a dissipao de potncia quiescente essencialmente nula em baixas freqncias. As principais desvantagens do FET so apresentar uma relativamente pequena banda de ganho em comparao com o TBJ e maior susceptibilidade a danos quando manuseado. O uso de dieltrico de porta, normalmente dixido de silcio, apresenta uma

das grandes vantagens do MOSFET, conferindo lhe altssima impedncia de entrada, comparada aos transistores BJTs. No entanto, este fato tambm traz uma grande desvantagem. O dixido de silcio apresenta ruptura dieltrica para campos eltricos da ordem de 2 x 107 V/cm. Assim, um transistor com espessura de xido de porta de 10 nm, rompe com tenso da ordem de 20 V. Caracterstica de Transferncia A caracterstica de transferncia um grfico da corrente de dreno ID em funo da tenso porta-fonte, VGS, para um valor constante da tenso dreno-fonte, VDS. A caracterstica de transferncia pode ser obtida diretamente a partir de medidas da operao do dispositivo ou desenhada a partir das caractersticas de dreno. Parmetros do MOSFET Os fabricantes especificam vrios parmetros para descrever o dispositivo MOSFET e tornar possvel a escolha entre vrias unidades. Alguns dos parmetros mais teis especificados so: Cox Capacitncia do xido Vt - Tenso de corte (estrangulamento) porta-fonte. A tenso porta-fonte, abaixo da qual, a corrente no canal dreno-fonte nula. Nos catlogos dos fabricantes, denotada por VGS(OFF) ou Vt. gm - a transcondutncia

O valor de gm diz quanto a corrente AC mudar quando se aplica uma tenso portafonte AC. gm medido em Siemens (S). Normalmente tambm so fornecidos pelos fabricantes vrios outros parmetros relacionados com a capacitncia do dispositivo, tenso de rudo, tempos para ligar e desligar e potncia de operao.

O FET de Metal-xido-Semicondutor (MOSFET) A estrutura bsica e o smbolo dos MOSFETs de canal N e canal P tipo depleo so mostrados nas Figura 1a e 1b respectivamente. As Figuras 1c e 1d mostram a estrutura bsica e o smbolo dos MOSFETs de canal N e canal P tipo acumulao.

Metal Fonte Porta Dreno

D

Substrato tipo P Metal Fonte Porta Dreno

xido isolante

(a)
D

Substrato tipo N

xido isolante

(b)

Metal Fonte Porta

Dreno xido isolante

G S
(c)

Substrato tipo P
Metal Fonte Porta

Dreno xido isolante

G S

Substrato tipo N

(d) Figura 1 Diagrama esquemtico e smbolo do MOSFET: (a) tipo depleo canal N; (b) tipo depleo canal P; (c) tipo acumulao canal N; (d) tipo acumulao canal P.

A diferena bsica entre os MOSFETs tipo acumulao e depleo est no canal, ou seja, no modo acumulao para se formar o canal, deve-se aplicar uma tenso de porta-fonte; no modo depleo o canal j formado (fabricado), e a tenso porta-fonte controla a largura do mesmo. A Figura 2 mostra as curvas de transferncia do JFET e dos MOSFET tipo depleo e acumulao.

ID IDSS

ID ID,ON IDSS
VGS

ID

VGS VT VT VGS,ON

VGS

-VP

(a) (b) (c) Figura 2 Caractersticas de transferncia: (a) do JFET; (b) do MOSFET canal N modo de depleo; (c) do MOSFET canal N modo de acumulao.
MOSFETs com Simetria Complementar (CMOS)

bastante comum, principalmente em circuitos digitais, conectar transistores MOS tipo P e tipo N internamente a um dispositivo complementar ou CMOS. A Figura 3a mostra a conexo bsica do CMOS. A entrada conectada a ambas as portas dos transistores MOS tipo P e tipo N. Uma entrada positiva desliga o MOS tipo P, liga o tipo N, com a sada caindo para 0 V. Uma entrada de valor baixo ligar o dispositivo MOS tipo P e desligar o tipo N, com a tenso de sada subindo at +VDD. A Figura 3b mostra um grfico da relao entre as tenses de entrada e sada. O dispositivo CMOS usado principalmente em circuitos digitais operando para fornecer sadas de 0 V ou 5 V e requerendo muito pouca potncia da fonte. A maior parte dos circuitos integrados de baixa potncia construda com o emprego de chaves CMOS.

VDD(+5 V)

Vsada +V
Entrada Sada

Ventrada
(a) (b) Figura 3 Chave CMOS: (a) Conexo de CMOS bsica; (b) Relao entrada-sada.

Circuitos Digitais com MOSFET

As mais comuns aplicaes de dispositivos MOS so digitais, como por exemplo, portas lgicas e registradores ou conjuntos de memrias. Devido s capacitncias parasitas localizadas de porta para dreno, porta para fonte e substrato, os circuitos MOSFET so mais lentos que os circuitos bipolares correspondentes. Contudo, a baixa dissipao de potncia e a alta densificao na fabricao tornam os dispositivos MOS muito convenientes e econmicos para muitas aplicaes em baixa velocidade.

Os circuitos digitais com MOSFET consistem somente em FETs e nenhum outro componente, tais como diodos, resistores ou capacitores. Por exemplo, consideremos o inversor com MOSFET da Figura 4. O dispositivo Q1 o FET de entrada, enquanto Q2 atua como uma resistncia de carga e chamado carga FET. VDD

Q2 VO VI Q1

V I VO 0 VDD VDD 0
VO = VI

Figura 4 Circuito inversor com MOSFET, sua tabela verdade e funo lgica.
O Circuito Integrado 4007

14

P
2 3

P
13 12

VDD

P
4 11

N
5 6

10 9

VSS

Figura 5 Circuito Integrado 4007. Os substratos dos dispositivos canal N esto conectados a VSS e dos dispositivos canal P a VDD. Desta maneira, VDD deve ser conectado ao potencial mais positivo e VSS ao potencial mais negativo do circuito.

PARTE EXPERIMENTAL

Curva Caracterstica
1. Monte o circuito da Figura 1. 2. Varie a tenso VDD de 0-20V. Mea a tenso VGS. Preencha a Tabela I. 3. A partir dos valores medidos determine os parmetros K e Vt.

Figura 1

VDD VGS ID VDD VGS ID

0,5V

1,0V

1,5V

2,0V

3,0V

4,0V

5,0V

6,0V

7,0V

8,0V

10,0V

12,0V

14,0V

16,0V

18,0V

19,0V

20,0V

Tabela I

Amplificador Linear
4. Monte o circuito da Figura 2. 5. Mea as tenses de polarizao VG, VD, VS e VGS. A partir dos valores medidos determine (calcule) a corrente de polarizao de dreno ID. 6. Escreva a expresso da reta de carga. 7. Aplique um sinal na entrada e mea o ganho do amplificador. 8. Determine a transcondutncia gm, a impedncia de entrada e a freqncia de corte.

Figura 2

Porta Lgica Inversora

9. Monte o circuito da Figura 3. 10. Mea a tenso VDS para VGS = 0V e VGS = 12V. 11. Construa a Tabela da Verdade para este circuito.

Figura 3

Porta Lgica Inversora CMOS

12. Monte o circuito da Figura 4. 13. Mea a tenso VDS para VGS = 0V e VGS = 12V. 14. Construa a Tabela da Verdade para este circuito.

Figura 4

Regies de operao do MOSFET

A operao de um MOSFET pode ocorrer em trs diferentes regies, dependendo das tenses aplicadas sobre seus terminais. Para o transistor NMOS os modos so:
REGIO DE CORTE: quando VGS < VT

VGS a tenso entre a porta (gate) e a fonte (source) e VT a tenso de threshold (limiar) de conduo do dispositivo

Nesta regio o transstor permanece desligado e no h conduo entre o dreno e a fonte.

REGIO DE TRIODO (ou regio linear):

Quando VGS > VT fonte.

VDS < VGS VT

onde VDS a tenso entre dreno e

O transistor ligado, e o canal que criado permite o fluxo de corrente entre o dreno e fonte. O MOSFET opera como um resistor, controlado pela tenso na porta. A corrente do dreno para a fonte ,

Resistncia Linear 2 Se VDS for suficientemente pequeno para desprezar o termo VDS temos uma

relao linear entre a corrente e a tenso VDS constituindo-se, portanto em um resistor linear com valor controlado pela tenso na porta VGS.

 REGIO DE SATURAO: quando VGS > VT e

VDS > VGS VT

O transstor fica ligado e um canal criado permitindo o fluxo de corrente entre o dreno e a fonte. A corrente de dreno agora relativamente independente da tenso de dreno e controlada somente pela tenso da porta de tal forma que,

VGS = VT +

ID K

AMPLIFICADOR DE ALTO GANHO Observando-se a curva Vi xVo, do circuito inversor, verifica-se que na realidade, podemos ter um amplificador de ganho muito elevado, para tenses de entrada em torno de VDD/2. Com esta caracterstica possvel, portanto, se construir um amplificador de alto ganho para pequenos sinais, calculando-se os resistores R1 e R2 de forma que o amplificador fique polarizado em VDD/2, ou seja, muito prximo do ponto onde ocorre a transio na sada.