CAPTULO 3

Fontes Chaveadas
Prof. Dr. Srgio Takeo Kofuji 3.1 INTRODUO

As tecnologias atualmente empregadas na construo de fontes de tenso so basicamente trs: ferro-ressonante, linear e chaveada. 3.1.1 FONTES FERRO-RESSONANTES As fontes ferro-ressonantes se baseiam no princpio de ferro-ressonncia e so compostas basicamente por um transformador operando com o secundrio saturado. Operando em saturao, a densidade de fluxo no secundrio praticamente constante, fazendo com que a tenso de sada permanea constante mesmo com variaes (tipicamente da ordem de +15%) da tenso de entrada. Embora a eficincia (parcela da potncia total de entrada que efetivamente transferida carga) deste tipo de fonte seja elevada (da ordem de 70 a 80%), tm a desvantagem de em geral serem volumosas e pesadas. 3.1.2 FONTES LINEARES As fontes de tenso linear empregam elementos de controle que, colocados em srie ou em paralelo com a carga, fazem a tenso nesta permanecer constante. A figura 1a mostra uma fonte srie empregando um transistor como elemento srie de controle. Em geral no possvel manter a tenso VCE baixa, fazendo com que haja uma grande perda de potncia no transistor. A figura 1b mostra umas fontes paralelas com transistor, que em geral utilizada apenas para pequenas correntes de carga.
- VCE
VCE

I3 VE VS R

IE

IC

IS

VE
+

Vs Ia +

Rcarga

a) Fonte Srie

b) Fonte Paralela

Figura 1 Tipos de Fontes Lineares

Apesar de proverem excelente regulao, as fontes de tenso lineares vem sendo cada vez menos utilizadas na prtica, devido ao fato de apresentarem baixa eficincia. Em fontes lineares difcil evitar que uma aprecivel parte da potncia de entrada seja dissipada pelo elemento de regulao, tornando difcil e onerosa sua construo para elevadas potncias. Alm disso, as fontes lineares ocupam grandes dimenses fsicas devido necessidade de dissipao de potncia e provvel utilizao de um volumoso transformador de entrada para isolao e transformao de tenso da entrada. 3.1.3 FONTES CHAVEADAS As fontes chaveadas so idealmente no dissipativas e, assim como as fontes ferroressonantes, provem elevada eficincia (70% ou mais). A figura 2 mostra algumas configuraes bsicas de fonte chaveada. Neste tipo de circuito, o elemento srie funciona como chave. Utilizando-se um transistor bipolar como elemento srie, a idia que ele opere ora em corte (quando ento a corrente IC quase nula), ora em saturao (quando ento a tenso VCE quase nula).

a) Buck

b) Boost

c) Buck-Boost

2 - Tipos Bsicos de Fontes Chaveadas

Assim, o produto VCE.IC que corresponde potncia dissipada pelo transistor em conduo permanece sempre baixo aumentando a eficincia da fonte. Evidentemente, na prtica a potncia no elemento srie no totalmente nula, mas atravs de tcnicas de circuito
Fontes Chaveadas Cap.3-2 Experimental Eletrnica

e adequada escolha de componentes esta potncia pode ser reduzida a valores relativamente baixos em comparao com a dissipada nas fontes lineares. importante destacar, entretanto, que a ondulao de sada em fontes chaveadas muito maior em relao s fontes lineares (quase uma ordem de grandeza). Nas trs configuraes da figura 2, o indutor atua como elemento de armazenamento de energia, transferindo energia da fonte de entrada para a carga de sada. A configurao Buck empregada regulada menor do que a de entrada. A configurao Boost em contrapartida utilizada para se obter aumento de tenso. J a configurao BuckBoost utilizada para se obter inverso de tenso. Nas trs configuraes, o capacitor no propriamente parte essencial do circuito utilizado apenas para filtrar as componentes alternadas de tenso na sada.

3.2

FONTE BUCK

3.2.1 OPERAO BSICA Na figura 3 temos um circuito Buck e as formas de onda tpicas de corrente e tenso. Quando o transistor conduz, no ponto A temos uma tenso (VE -VCEsat ) e temos o diodo reversamente polarizado. H circulao de corrente pelo transistor e pelo indutor. A corrente no indutor cresce de um valor inicial no nulo at um valor superior, repondo a energia perdida durante o perodo em que o transistor esteve cortado (corrente de magnetizao). Admitindo-se que a tenso de sada constante, as correntes isso lineares e, portanto a variao de corrente no perodo dada por:

I L = I mg

(VE V S )Ton
L

Ve (1 ) Lf

(1)

Quando o transistor colocado em corte, para no haver interrupo na corrente pelo circuito, o indutor fora a conduo do diodo (conhecido como diodo de retorno, pois tem a funo de prover caminho de corrente para o indutor durante o perodo de corte do transistor), fazendo a tenso no ponto A ficar fixa em -0,6 Volt. Neste trecho a corrente no indutor decresce fornecendo energia carga de sada (corrente de desmagnetizao). A variao de corrente dada por:

I L = I dmg

VE TOFF VS (1 ) = L Lf

(2)

Observe que estas correntes dependem apenas da tenso de entrada e da tenso de sada, sendo completamente independentes da corrente mdia no indutor ou corrente de carga de sada. Ou seja, a ondulao de corrente no indutor no depende da corrente de carga de sada. Se reduzirmos a corrente de carga, a corrente mdia no indutor dever cair, mas a ondulao de corrente no indutor dever se manter inalterada.
Eletrnica Experimental Fontes Chaveadas Cap.4-3

Supondo que a resistncia srie do indutor desprezvel, temos que a tenso CC no resistor de carga ser dada pelo valor mdio da tenso de entrada.

Figura 3 - Corrente e tenses em uma Fonte BUCK

1T VS = V A (t )dt T 0
Sendo VA = VE - VCEsat
VA = -VD Para 0 < T Para T < t T

(3)

Fontes Chaveadas Cap.3-4 Experimental

Eletrnica

e 0< t

1 VS = T

VS = (VE VCEsat ) V D (1 )

1 T (V E VCEsat )dt T T VD dt 0

(4) (5)

Se considerarmaos VCesat despresvel em relao a VE e VD despresvel em realao a VS, teremos VS = VE

(6)

Esta expresso, conhecida como funo de transferncia de converso, mostra que a relao entre a tenso de sada no depende, pelo menos em princpio, da corrente de sada, e nos sugere um procedimento simples para manter a tenso de sada constante, independente de variaes da tenso de entrada: basta ajustar o coeficiente (onde T a largura do pulso de controle do transistor) para compensar variaes da tenso de entrada. 3.2.2 CLCULO DO INDUTOR Como j vimos, as correntes de magnetizao e desmagnetizao do indutor so dadas respectivamente por:

I mg

(VE V S )Ton
L VT S OFF L

I dmg

V E (1 ) Lf V (1 ) = S Lf

Se reduzirmos excessivamente a corrente de carga de sada, a corrente no indutor poder chegar a se anular. Esta situao, que corresponde ao limiar do modo de operao contnuo, corresponde a:

I S min =

(1 )VE 2 Lf

(7)

Para evitar que a corrente de sada caia abaixo de ISmin ; em geral colocado um resistor shunt interno fonte, em paralelo com o capacitor. O valor do indutor que fornece ISmin dado por:

Eletrnica Experimental

Fontes Chaveadas Cap.4-5

Lmin =

min (1 min )VE max 2 I S min f

Figura 4 - Corrente ISmin

(8)

3.2.3 CLCULO DO CAPACITOR A escolha do capacitor deve levar em considerao o comportamento em regime permanente e a resposta a transientes de corrente de sada da fonte. 3.2.3.1 REGIME PERMANENTE

Podemos calcular a ondulao de sada fazendo a integral da corrente no capacitor mostrada na figura 3. Assim:

VC =

(1 )V E 8LCf 2

(9)

Esta expresso permite, para um dado valor de Vc, calcular o valor do capacitor a ser colocado em paralelo com a carga:
C min (1 min )VE max 8LVC f 2
(10)

Na prtica, o valor de ondulao de sada muito maior do que o estimado pela expresso [9] devido ao fato dos capacitares apresentarem uma resistncia srie ESR (Equivalent Serie Resistance), que faz somar ondulao da expresso [9] uma ondulao triangular que acompanha a corrente de magnetizao e desmagnetizao do indutor. Esta ondulao dada por:
V ESR = I mg .ESR
Fontes Chaveadas Cap.3-6 Experimental

(V )
p p

(11)
Eletrnica

Como veremos a seguir, para melhorar a resposta da fonte a transitrios de corrente de sada, normalmente utilizamos um capacitor de valor muito mais elevado do que o calculado pela expresso [10]. Logo, a ondulao de sada ser dada predominantemente pela resistncia srie do capacitor e podemos estimar seu valor mximo pela seguinte equao: V ESR max = 2.I S min .ESR 3.2.3.2 RESPOSTA A TRANSIENTES DE CORRENTE
(12)

Na determinao da funo de transferncia de conversor, sups-se que eventuais variaes da corrente de sada fossem absorvidas pelo indutor e capacitor de modo a manter a tenso de sada constante. No entanto, se analisarmos o que ocorre no instante da variao da corrente de sada, observaremos pequenas perturbaes na tenso de sada, conforme ilustrado na figura 5.

Figura 5 - Resposta a Transientes de Corrente

A subtenso AVS1 e a sobretenso AVS2 podem ser calculadas a partir das seguintes expresses:
2 max LI S (1 max )CVS 2 LI S CVS

V S 1 =

(13) (14)

VS 2 =

Em ambas as equaes fica claro que para reduzirmos a perturbao da tenso de sada, ou reduzimos a indutncia ou elevamos a capacitncia. Como a indutncia no pode ser reduzida abaixo do valor Lmin, o procedimento usual elevar a capacitncia.

Eletrnica Experimental

Fontes Chaveadas Cap.4-7

3.2.4 ESCOLHA DO TRANSISTOR

a) tenso VCEmxima
BV CEO > 1,2(VE ( max ) + VD )
(15)

b) Corrente IC
I C ( max ) > 2 I S ( max )
(16)

c) Potncia A potncia dissipada no transistor dada pela soma da potncia dissipada no perodo de conduo e da potncia dissipada no chaveamento (comutao). PT = PTcond + PTchav A potncia dissipada na conduo pode ser calculada pela seguinte expresso: PTcond = VCEsa t.I S .
(18) (17)

Para calcular a potncia dissipada na comutao, vamos nos reportar s curvas de corrente IC e tenso VCE mostrados na figura 6. Na comutao do corte para a saturao do transistor, inicialmente a corrente IC sobe quase linearmente at atingir o valor Is, mas a tenso VCE permanece em V pois o diodo permanece conduzindo suprindo corrente ao indutor. E Aps a corrente IC atingir IC, a tenso VCE cai at o valor VceSat . Fazendo uma aproximao triangular (figura 7), temos:

PTCH (on) = VE I S

tS 2T

Na comutao para o corte podemos tambm utilizar a aproximao triangular (figura 6), pois inicialmente a corrente IC permanece constante em IS enquanto a tenso VCE sobe quase linearmente at atingir VE. Depois a corrente IC cai at zero. Temos: PTCH (off ) = V E I S Finalmente, temos: PTCH = V E I S
Fontes Chaveadas Cap.3-8 Experimental

tq 2T

(t

+ tq ) 2T

(19)

Eletrnica

Na figura 6, considera-se: tsi = tempo de subida da corrente IC ts = tempo total da comutao do transistor para o estado de saturao tqi = tempo de queda da corrente IC tq = tempo total da comutao do transistor para o estado de corte

Figura 6 - Formas de onda de IC e VCE no chaveamento

Eletrnica Experimental

Fontes Chaveadas Cap.4-9

O transistor dever ainda apresentar tempos de comutao reduzidos de forma a minimizar a potncia dissipada na comutao
t s + t q 2T
(20)

=
Onde

PTCH PS

3.2.5 ESCOLHA DO DIODO Os diodos utilizados em fontes chaveadas devam ter duas caractersticas principais: baixa tenso direta de conduo e baixo tempo de recuperao. A tenso direta de conduo um parmetro importante na construo de fontes chaveadas pois quanto maior for VD, maior ser a potncia dissipada pelo diodo e consequentemente menor ser o rendimento da fonte. Em geral so empregados diodos Schotty pois apresentam tenso de conduo inferior ao dos diodos de silcio convencionais. O tempo de recuperao trr (reverse recovery time) o tempo necessrio para levar um diodo da conduo ao estado de corte. Se este tempo for muito elevado em relao ao tempo de subida ts do transistor, poderemos ter o transistor e o diodo conduzindo simultaneamente, acarretando srio risco ao transistor. Em geral o tempo trr tomado como sendo um tero do tempo de comutao t. (tempo de subida de corrente) do transistor.

t rr

ts 3

(21)

A tenso mxima reversa do diodo deve ser maior do que a mxima tenso de entrada. Uma margem de segurana de 20 % aceitvel.
BV r 1,2V E( max )
(22)

O diodo deve ser especificado de forma a que a mxima corrente direta seja pelo menos o dobro da corrente mxima de
I F 2 I S (max )
(23)

Fontes Chaveadas Cap.3-10 Experimental

Eletrnica

EXEMPLO 1 (extrado da referncia [1]) Especificar os componentes do circuito da figura 7. eficincia da fonte e a ondulao no capacitor. Dados: fch = 20 KHz VS = 12 V + 10% ISmin = 0,5AV Suponha Vd = 0,5 V @ 5 ISmin = 5A VEmin = 20 V Vmax = 30V VCEsat = 1,0 V @ 5A

Figura 7 - Fonte BUCK do Exemplo 1

Soluo:
a) Clculo de min e max

VS = (VE VCEsat ) VD (1 )
VE max = 30V min = 0, 42 VE min = 20V max = 0,64
b) Clculo de indutncia

mi n.(1 min )VE max .T 2 I S min L = 365,4 H

c) Clculo do Capacitor

Inicialmente, vamos estimar o valor do capacitor pela equao [20], supondo a ondulao AVC = 100 mV Assim,
C = 61,7 F
Eletrnica Experimental 11 Fontes Chaveadas Cap.4-

Vamos utilizar um capacitor cerca de 10x maior, para que s a componente de tenso devido resistncia srie do capacitor influa na ondulao. Assim, escolheremos o valor de 680F para o capacitor. d) Verificao da resposta a variaes de corrente.

d.1) Aumento de Corrente Utilizando a equao [13] com os valores:

max= 0,64 L = 370 H IS= 5A C= 680 F VS = 12 V obtemos: AVs = 1,9 Volts

Como est especificado a tolerncia da tenso de sada em 10%, este valor encontrado (1,9V) ultrapassa o nvel tolervel da tenso de sada (11,2V). Devemos ento encontrar qual o valor do capacitor que permita variaes de corrente sem que a tenso de sada ultrapasse os valores especificados. Vamos supor que a variao de tenso no capacitor, devido variao de corrente, seja de 0,6 Volts (metade do especificado: 1,2 Volts). Aplicando a equao [13], obtemos o novo valor de capacitor, que C = 2284 F. O valor comercial 2200 F. d.2) Diminuio de corrente Utilizando a equao [14] com os seguintes valores: L= 370 H IS= 5A C= 2200 F VS= 12 V obtemos AVS = 0,35 Volts

Fontes Chaveadas Cap.3-12 Experimental

Eletrnica

e) Clculo da ondulao

Como o valor da capacitncia de sada muito maior do que o calculado, a componente principal da ondulao ser causada pela resistncia ESR do capacitor. Supondo que ESR = 0,1 n e aplicando a equao [12], obtemos:
V ESR = 2 I S min ESR = 0,1V pp
g) Especificao do diodo (diodo schottky) IF > 10 A Vr > 36 Volts h) Especificao do transistor

ts + tq

PTCH .2T PS
e sendo T = 50 s, temos

ICmax > 1OA BVCEO > 36 Volts supondo PTCH = 1W ts + tq 1,67 s

3.2.6 CIRCUITO DE CONTROLE At agora vimos que para manter a tenso de sada estvel, basta que se varie largura de pulso AT para compensar variaes da tenso de entrada. O circuito que gera os pulsos de controle do transistor conhecido como circuito de controle da fonte chaveada. O circuito de controle basicamente um oscilador tipo PWM (Pulse Widht Modulator), no qual a largura dos pulsos de sada controlada por um sinal de controle. Este sinal gerado por um amplificador de erro a partir da diferena entre uma tenso de referncia constante e uma amostra da tenso de sada. H portanto um processo de realimentao negativa que faz com que variaes na tenso de sada sejam compensados atravs da variao da largura de pulso do sinal de controle do transistor. Na figura 8 temos o diagrama de blocos de um circuito de controle PWM. A parcela da tenso de sada Vs comparada com a tenso de referncia VREF para obter o sinal de erro Verro que por sua vez controla a largura de pulsos T do oscilador PWM. No caso da tenso de sada desejada ser igual tenso VREF, igual a 1.

Eletrnica Experimental 13

Fontes Chaveadas Cap.4-

Figura 8 - Diagrama de Blocos de uma Fonte Buck

3.2.6.1

Descrio do TL494

Atualmente so disponveis comercialmente diversos circuitos integrados de controle PWM, facilitando enormemente a construo de fontes chaveadas. Na figura 10 temos o diagrama de blocos do CI TL494 (ou A494) que um dos CIs mais utilizados para a construo de fontes chaveadas e o que ser utilizado neste experimento.

Fontes Chaveadas Cap.3-14 Experimental

Eletrnica

Figura 9 - Diagrama de Blocos do CI TL494

3.2.6.2

OSCILADOR DENTE-DE-SERRA

O oscilador dente-de-serra interno do TL494 e programvel, sendo a freqncia determinada por um capacitor CT e um resistor RT externos. A escolha de CT e RT para uma dada freqncia de chaveamento feita de um grfico fornecido pelo fabricante. Para o Motorola TL494 a freqncia dada aproximadamente por:
f OSC = 1,1 RT C T
(24)

A modulao PWM realizada atravs da comparao do sinal dente-de-serra com o sinal de erro. No inicio da varredura do dente-de-serra, o sinal de sada que controla a conduo do transistor de chaveamento disposto em nvel baixo, mantendo-se neste nvel enquanto o nvel do sinal dente-de-serra estiver abaixo do sinal de erro. Quando o sinal dente-de-serra ultrapassar o sinal de erro, o sinal de sada disposto em nvel alto fazendo conduzir o transistor de chaveamento.

3.2.6.3

AMPLIFICADOR DE ERRO

O amplificador de erro amplia a diferena entre a tenso de sada e a tenso de referncia interna (5 Volts 5%) para gerar o sinal de erro. Um segundo amplificador de erro provido no CI tipicamente para a deteco de sobrecorrente de sada. 3.2.6.4 CONTROLE DE SADA

O pino de controle OC de sada permite que sejam gerados sinais de controle para transistores operando em configurao push-pull, ou seja, sinais no superpostos no tempo e em oposio de fase. Se o pino estiver aterrado, isso gerados sinais para operao com um nico transistor de chaveamento (single-ended).

3.2.6.5

GERADOR DE TEMPO MORTO

Para possibilitar que o(s) transistor(es) tenham tempo suficiente para cortar e saturar, o ciclo til (duty cycle) limitado atravs da insero de um tempo morto (dead time). O tempo morto aproximadamente 3 a 5% se o controle de tempo morto estiver aterrado. Podemos variar o tempo morto ajustando a tenso do terminal de controle de tempo morto.

Eletrnica Experimental 15

Fontes Chaveadas Cap.4-

3.2.7 EXEMPLO DE Ir CIRCUITO BUCK COM O TL494 A figura 10 ilustra um tpico circuito Buck com o TL494, onde VS = Vref = 5volt

A figura 10 circuito Buck com TL494

A tenso de erro Vc dada por:

R R VC = 1 2 VS 2 Vref R1 R1 R VC = 2 VS Vref R1
(25) (26)

A resistncia R3 dada por: R3 = R2 // R1

(27)

A resistncia R e o capacitor C2 formam um circuito de compensao de freqncia 4 da fonte chaveada. Ele tem por funo evitar que ocorram oscilaes ou sobretenes exageradas na sada devido a plos e zeros do circuito de converso e filtragem.
Como o sinal de controle de sada OC est aterrado, o circuito est configurado para operar no modo single-ended, com os dois transistores internos T1 e T2 interligados em paralelo.

Fontes Chaveadas Cap.3-16 Experimental

Eletrnica

Quando a tenso da rampa for maior do que a tenso de controle Vc, T1 e T2 esto em conduo. Como os emissores esto aterrados, o transistor T3PNP externo colocado em estado de saturao atravs dos resistores R4 e R5. Quando a tenso da rampa estiver menor do que a tenso de erro Vc, os transistores T1 e T2 estaro em corte. O resistor R4 deve neste caso forar o corte do transistor externo PNP T3, e deve ser suficientemente baixo para retirar rapidamente as cargas armazenadas em saturao na base de T e reduzir o tempo de queda de 3 corrente Ic. Detalhamento da operao da fonte Buch com o TL494:

O circuito pode ser representado atravs da oscilao de 3 blocos, como mostra a figura abaixo:

vref

B1 vc F1

B2 F2

B3 vs F3

O bloco B1 o amplificador de erro, sendC sua salda dada por:

VC

R2 (V S Vref R1

O bloco B2 e o gerador PWM, que consiste basicamente de um comparador em cujas entradas temos aplicado o sinal de erro Vc e a rampa gerada pelo oscilador deslocado de 0,7 Volt. Como mostra a figura abaixo. Enquanto a tenso da rampa for menor do que a tenso do sinal de erro a sada do comparador permanecera em 0. Quando a rampa atingir um nvel maior ou igual tenso de erro, a sada do comparador vai para o nvel alto, permanecendo neste estado ate o reinicio do ciclo.

Eletrnica Experimental 17

Fontes Chaveadas Cap.4-

Portanto, podemos escrever que:

(1 ) =

VC VCM

O Bloco B3 o conversor CC-CC e como j vimos anteriormente, a tenso de sada relacionada com o fator pela seguinte expresso. VS = VE

Portanto, podemos escrever que: VS = VE

V VS = VE 1 + C VCM R 1 VS = VE 1 2 (VS Vref ) VCM R1 Vref R2 V R VS = 1 + E 2 = VE 1 + VCM R1 VCM R1 V R considerando E 2 >> 1L VCM R1 R2 Vref e >> 1L R1 VCM temos finalmente VS = Vref

Fontes Chaveadas Cap.3-18 Experimental

Eletrnica