Controladores Logico Programaveis

Controladores Lgicos Programveis
Sistemas Discretos
Claiton Moro Franchi Valter Luis Arlindo de Camargo
Controladores Lgicos Programveis Sistemas Discretos
Seu Cadastro Muito Importante para Ns Ao preencher e remeter a ficha de cadastro constante no final desta publicao, voc passar a receber informaes sobre nossos lanamentos em sua rea de preferncia. Conhecendo melhor nossos leitores e suas preferncias, vamos produzir ttulos que aten dam suas necessidades. Obrigado pela sua escolha.
Fale Conosco! Eventuais problemas referentes ao contedo deste livro sero encaminhados ao(s) respectivo(s) autor(es) para esclarecimento, excetuando-se as dvidas que dizem respeito a pacotes de softwares, as quais sugerimos que sejam encaminhadas aos distribuidores e revendedores desses produtos, que esto habilitados a prestar todos os esclarecimentos. Os problemas s podem ser enviados por:
1.
E-mail: producao@erica.com.br
2. Fax: (11)6197.4060
3.
Carta: Rua So Gil, 159 - Tatuap - CEP 03401-030 - So Paulo - SP
INVISTA EM VOC.
Claiton Moro Franchi Valter Lus Arlindo de Camargo
Controladores Lgicos Programveis Sistemas Discretos
1a Edio
So Paulo 2008 - Editora rica Ltda.
Copyright 2008 da Editora rica Ltda.
Todos os direitos reservados. Proibida a reproduo total ou parcial, por qualquer meio ou processo,
especialmente por sistemas grficos, microflmicos, fotogrficos, reprogrficos, fonogrficos, videogrficos, internet, e-books. Vedada a memorizao e/ou recuperao total ou parcial em qualquer sistema de processamento de dados e a incluso de qualquer parte da obra em qualquer programa jusciberntico. Essas proibies aplicam-se tambm s caractersticas grficas da obra e sua editorao. A violao dos direitos autorais punvel como crime (art. 184 e pargrafos, do Cdigo Penal, conforme Lei n- 10. 695, de 07/01/2003) com pena de recluso, de dois a quatro anos, e multa, conjuntamente com busca e apreenso e indenizaes diversas (artigos 102, 103 pargrafo nico, 104, 105, 106 e 107 itens 1, 2 e 3 da Lei na 9. 610, de 19/06/1998, Lei dos Direitos Autorais). Os Autores e a Editora acreditam que todas as informaes aqui apresentadas esto corretas e podem ser utilizadas para qualquer fim legal. Entretanto, no existe qualquer garantia, explcita ou implcita, de que o uso de tais informaes conduzir sempre ao resultado desejado. Os nomes de sites e empresas, porventura mencionados, foram utilizados apenas para ilustrar os exemplos, no tendo vnculo nenhum com o livro, no garantindo a sua existncia nem divulgao. Eventuais erratas estaro disponveis para download no site da Editora rica. Algumas imagens utilizadas neste livro foram obtidas a partir do CorelDRAW 9, 10 e 11 e da Coleo do MasterCIips/MasterPhotos da IMSI, 100 Rowland Way, 3rd floor Novato, CA 94945, USA.
Dados Internacionais de Catalogao na Publicao (CIP) (Cmara Brasileira do Livro, SP, Brasil)
Franchi, Claiton Moro Controladores Lgicos Programveis - Sistemas Discretos / Claiton Moro Franchi, Valter Lus Arlindo de Camargo. - 1. ed. - So Paulo: rica, 2008. Bibliografia. ISBN 978-85-365-0199-4 1. Controladores digitais 2. Dispositivos lgicos programveis (FPGA) I. Camargo, Valter Lus Arlindo de. II. Ttulo
08-02831
CDD-629. 895
ndices para catlogo sistemtico 1. Controladores digitais; Tecnologia 629. 895
Conselho Editorial:
Diretor Editorial: Diretor Comercial: Diretor de Publicidade: Avaliador Tcnico: Figuras: Antonio Marco V. Cipelli Paulo Roberto Alves Waldir Joo Sandrini Editorao: Capa: Reviso Gramatical: Marlene Teresa S. Alves Carla de Oliveira Morais Adriana Aguiar Santoro Pedro Paulo V. Herruso Maurcio S. de Frana Reviso de Editorao: Rosana Ap. A. dos Santos
Coordenao e Reviso: Rosana Arruda da Silva Eduardo Cesar Alves Cruz Flvio Eugnio de Lima
Editora rica Ltda.

Rua So Gil, 159 - Tatuap CEP: 03401-030 - So Paulo - SP Fone: (11) 2295-3066 - Fax: (11) 6197-4060
www. editoraerica. com. br
Fabricantes
Produtos: Zclio Logic, Zelio Soft, Modicon Quantum Fabricante: Schneider Electric Brasil Endereo no Brasil: Avenida das Naes Unidas, 23223 04795-907 - So Paulo - SP Call Center: 0800 7289 110 Site: http: //www. schneider-electric. com. br
Produtos: MicroWin, S7-200, S7-300 Fabricante: Siemens Brasil Endereo no Brasil: Av. Mutinga, 3800, So Paulo - SP Tel.: (11) 3908-3335 Fax: (11) 3908-2707 Site: http: //www. siemens. com. br
Produtos: Micrologix, SLC 500 e RSLogix500 Fabricante: Rockwell Automation Brasil Endereo no Brasil: Rua Comendador Souza, 194 05037-900 - So Paulo - SP Tel.: (11) 3618 8900 Fax: (11) 3618 8986 Site: http: //br. rockwellautomation. com
Produtos: ICP - 24 R, MastProg Fabricante: Indel Eletrnica Ltda. Endereo no Brasil: Rua Vereador B. Sanches, 1144 - Parque Industrial II 87065-130 - Maring - PR Tel.: (44) 3218-4500 Fax: (44) 3266-1849 Site: http: //www. indel. com. br
Requisitos de Hardware e de Software
Hardware
Pentium III, 1 GHz, 256 MB de memria RAM HD 5 GB livre ou superior Modem e acesso Internet
Software
Windows XP, Windows Server 2003 ou mais recente
Step 7 MicroWin V4. 0. 1. 10 da Siemens RSLogix500 V6. 00. 00 da Allen-Bradley Zelio Soft 2 V4. 2 da Schneider Electric MastProg V1. 9. 5. 1 da Indel Indstria Eletrnica Ltda.
Dedicatria
Aos meus pais, Calixtro e Lurdes, por todo apoio, educao e confiana em mim depositados; Com carinho especial minha noiva Eliane pela pacincia, amor e apoio que recebi durante a elaborao deste novo trabalho. Claiton Moro Franchi
minha esposa Ftima pelo exemplo de companheirismo, de dedicao e de apoio incondicional que sempre me proporcionou, mesmo nos momentos mais difceis; s minhas filhas Gabriela e Marcela que iluminam a minha vida desde que nasceram. Valter L. A. Camargo
"O Senhor est perto dos coraes atribulados e salva os espritos abatidos. " Sl. 34, 19
Agradecimentos
Ao professor Evandro Cherubini Rolin, coordenador dos cursos de Enge nharia de Controle e Automao, Engenharia Eltrica e Superior de Tecnologia em Automao Industrial do Cesumar pelo apoio e incentivo nesta jornada; A Schneider Electric pela contribuio, permitindo a reproduo de figuras que proporcionaram um carter prtico obra; Aos colegas professores dos cursos de Engenharia de Controle e Automao e Superior de Tecnologia em Automao Industrial do Cesumar de Maring, PR; Aos demais amigos e colegas no citados que contriburam de forma direta ou indireta com a realizao deste trabalho; A Editora rica pelo apoio na elaborao e edio do livro; A Rosana Arruda pela pacincia e ateno fundamentais para a composio desta obra; A Deus por ter dado sade e condies intelectuais para concluirmos a tarefa.
ndice Analtico
Captulo 1 - Introduo................................................................................................... 21 1.1 1.2 1.3 1.4 1.5 1.6 1.7 1.8 Perspectiva histrica........................................................................................... . 21 Controladores lgicos programveis......................................................................23 Controladores programveis..................................................................................24 Utilizao dos CLPs................................................................................................24 Comparao do CLP com outros sistemas de controle.......................................... 26 Lgica com rels..................................................................................................... 27 Aplicaes dos controladores lgicos programveis.............................................. 28 Arquitetura dos CLPs e princpio de funcionamento............................................. 29 1.8.1 Tipos de memria......................................................................................32 1.9 Estrutura de memria e capacidade....................................................................... 34 1.9.1 Definies importantes ............................................................................ 34 1.10 Modos de operao de um CLP............................................................................. 38 1.10.1 Modo de programao.............................................................................38 1.10.2 Modo de execuo................................................................................... 39 1.11 Tipos de CLP.......................................................................................................... 41 1.11.1 CLPs compactos.......................................................................................42 1.11.2 CLPs modulares.......................................................................................42 1.12 Exerccios propostos............................................................................................... 44
Captulo 2 - Interfaces de Entradas e de Sadas.............................................................. 45 2.1 2.2 2.3 2.4 2.5 2.6 Introduo.............................................................................................................. 45 Conceitos bsicos....................................................................................................46 2.2.1 Caractersticas das entradas e sadas - E/S................................................ 46 Mdulos de entrada............................................................................................... 46 Interfaces de entrada de dados............................................................................... 49 2.4.1 Regra geral.................................................................................................53 Mdulos de sada................................................................................................... 53 2.5.1 Sadas analgicas....................................................................................... 55 Exerccios propostos...............................................................................................56
Captulo 3 - Sensores e Atuadores....................................................................................57 3. Introduo.................................................................................................................57
3.2
3.3
3.4
3.5
Chaves.................................................................................................................... 57 3.2.1 Chave botoeira...........................................................................................58 3.2.2 Chaves fim de curso.............................................................................. 60 3.2.2.1 Principais vantagens e desvantagens das chaves fim de curso............................................................................................62 3.2.2.2 Aplicaes tpicas.........................................................................62 3.2.3 Critrios de seleo.................................................................................... 63 3.2.4 Chaves automticas................................................................................... 64 Rels........................................................................................................................64 3.3.1 Aplicaes.................................................................................................. 66 3.3.2 Seleo de rels...........................................................................................67 Sensores de proximidade........................................................................................67 3. 4.1 Classificao dos sensores com relao ao tipo de sada............................ 68 3. 4.1.1 Sensores de proximidade indutivos............................................... 69 3.4.1.2 Sensores capacitivos........................................................................ 76 3.4.1.3 Sensores de proximidade pticos................................................ 82 3.4.1.4 Sensor do tipo difuso-refletido.....................................................85 3.4.1.5 Sensor de proximidade ultra-snico............................................ 87 Exerccios propostos............................................................................................... 93
Captulo 4 - Linguagens de Programao....................................................................... 95 4.1 4.2 Definies bsicas................................................................................................... 95 4.1.1 Norma IEC 61131-3....................................................................................96 Elementos comuns..................................................................................................97 4.2.1 Comentrios.............................................................................................. 97 4.2.2 Unidades organizacionais de programas.................................................. 97 4.2.3 Entradas, sadas e memria....................................................................... 97 4.2.4 Acesso direto a variveis............................................................................98 4.2.5 Tipo de dado..............................................................................................99 4.2.6 Strings......................................................................................................100 4.2.7 Tempos e datas........................................................................................100 4.2.7.1 Outros tipos...............................................................................101 4.2.8 Endereamento simblico....................................................................... 102 4.2.9 Declarao de variveis........................................................................... 102 4.2.9.1 Variveis internas......................................................................103 4.2.9.2 Variveis de entrada..................................................................103
10
4.3
4.4
4.2.9.3 Variveis de sada..................................................................... 103 4.2.9.4 Variveis de entrada e de sada.................................................103 4.2.10 Inicializao............................................................................ ................ 104 4.2.11 Atributos de variveis............................................................................. 105 Linguagens de programao............................................................................... 105 4.3.1 Linguagem Ladder - Ladder Diagram (LD)........................................... 106 4.3.2 Lista de Instrues - Instruction List (IL)................................................. 106 4.3.3 Texto Estruturado - Structured Text (ST)................................................ 107 4.3.4 Diagrama de Blocos de Funes - Function Block Diagram (FBD)... 107 4.3.5 Seqenciamento Grfico de Funes - Sequential Function Chart (SFC).............................................................................. 107 4.3.6 Aplicao de linguagens de programao aos CLPs.............................. 108 Exerccios propostos............................................................................................ 108
Captulo 5 - Linguagem Ladder................................................................................... 109 5.1 Lgica de contatos................................................................................................110 5.1.1 Chave aberta........................................................................................... 110 5.1.2 Chave fechada.........................................................................................110 Smbolos bsicos.................................................................................................. 111 5.2.1 Rels........................................................................................................ 112 Diagrama de contatos em Ladder........................................................................114 5.3.1 Fluxo reverso...........................................................................................116 5.3.2 Repetio de contatos..............................................................................117 5.3.3 Repetio de uma mesma bobina........................................................... 118 5.3.4 Rels internos.......................................................................................... 118 5.3.5 Endereamento....................................................................................... 119 5.3.6 Siemens (S7-200)......................................................................................120 5.3.7 Allen-Bradley (RSLogix500).................................................................... 121 5.3.8 Schneider Electric (Zelio Logic)............................................................... 122 5.3.9 Converso de diagramas eltricos em diagrama Ladder........................122 5.3.10 Contatos na vertical.................................................................................123 5.3.11 Avaliao de leitura dos degraus do diagrama Ladder.......................... 125 Circuitos de auto-reteno................................................................................... 127 5.4.1 Contatos "selo"........................................................................................ 127 5.4.2 Instrues set e reset................................................................................ 128 5.4.3 Deteco de eventos................................................................................ 130
5.2 5.3
5.4
11
5.5
5.6
5.4.4 Allen-Bradley............................................................................................... 132 5.4.4.1 ONS - borda de subida..............................................................132 Leitura das entradas............................................................................................. 135 5.5.1 Princpio de funcionamento.................................................................... 136 5.5.2 Utilizao de chaves externas do tipo NF................................................137 Exerccios propostos.............................................................................................139
Captulo 6 - Circuitos Combinacionais........................................................................ 141 6.1 6.2 Tabela-verdade.....................................................................................................142 Fluxograma para o desenvolvimento de projetos combinacionais...................... 143 6.2.1 lgebra booleana.....................................................................................143 6.2.2 Estados lgicos........................................................................................ 143 6.2.3 Funes lgicas........................................................................................144 Funo inversora (NOT)...................................................................................... 145 6.3.1 Representao da porta inversora no diagrama eltrico..........................145 6.3.1.1 Teorema booleano.....................................................................146 6.3.2 Exemplos resolvidos................................................................................146 Funo E (AND)...................................................................................................146 6.4.1 Representao da porta E no diagrama eltrico.......................................146 6.4.2 Representao da porta E em linguagem Ladder....................................147 6.4.3 Representao da porta E (AND) no diagrama de blocos de funes.................................................................................................... 148 6.4.4 Funes algbricas utilizando a funo lgica E (AND)..........................150 6.4.5 Exemplos resolvidos................................................................................151 Funo OU (OR)...................................................................................................152 6.5.1 Representao da porta OU no diagrama eltrico...................................152 6.5.2 Representao da porta OU em linguagem Ladder................................153 6.5.3 Representao da porta OU em diagrama de blocos de funes ... 154 6.5.4 lgebra booleana envolvendo funes OR............................................. 156 6.5.5 Exemplos resolvidos................................................................................158 Funo NO-E (NAND)..................................................................................... 159 6.6.1 Representao da funo NO-E no diagrama eltrico..........................159 6.6.2 Primeiro teorema de Morgan.................................................................. 159 6.6.3 Segundo teorema de Morgan.................................................................. 159 6.6.4 Representao da funo NO-E em diagrama de blocos de funes.................................................................................................... 161 6.6.5 Exemplo resolvido.................................................................................. 162
6.3
6.4
6.5
6.6
12
6.7
6.8
6.9
Funo NO-OU (NOR).....................................................................................162 6.7.1 Representao da funo NO-OU no diagrama eltrico......................162 6.7.2 Representao da porta NO-OU em linguagem Ladder..................... 163 6.7.3 Representao da funo NO-OU em diagrama de blocos de funes.................................................................................................... 164 6.7.4 Exemplos resolvidos............................................................................... 165 Funo OU-EXCLUSIVO (XOR)......................................................................... 166 6.8.1 Representao da funo OU-EXCLUSIVO no diagrama eltrico... 166 6.8.2 Representao da funo NO-OU-EXCLUSIVO (XNOR) no diagrama eltrico.................................................................................... 167 6.8.3 Resumo................................................................................................... 168 6.8.4 Exemplos resolvidos............................................................................... 168 Exerccios propostos.............................................................................................170
Captulo 7 - Mapa de Veitch-Karnaugh........................................................................... 173 7.1 7.2 Clulas adjacentes................................................................................................ 174 Transcrio da tabela-verdade para o mapa de Karnaugh.................................. 174 7.2.1 Utilizao do mapa................................................................................. 176 7.2.2 Agrupamento de minitermos................................................................. 178 7.2.3 Soma de produtos ou produto de somas................................................ 180 7.2.4 Funes incompletamente especificadas.................................................181 7.2.5 Uso dos mapas de Karnaugh.................................................................. 182 7.2.5.1 Implicantes................................................................................182 7.2.5.2 Implicantes primos................................................................... 182 7.2.5.3 Implicante primo essencial....................................................... 183 7.2.5.4 Algoritmo................................................................................. 185 Exerccios propostos.............................................................................................192
7.3
Captulo 8 - Sistemas Seqenciais.................................................................................... 195 8.1 Instruo contador............................................................................................... 195 8.1.1 Contador crescente..................................................................................196 8.1.2 Contador decrescente..............................................................................197 8.1.3 Contador bidirecional............................................................................. 198 8.1.4 Exemplo resolvido.................................................................................. 199 Temporizadores...................................................................................................203 8.2.1 TP - Temporizador de Pulso (Pulse Timer)............................................. 204 8.2.2 Temporizador com retardo para ligar (TON - Timer On Delay).............205
8.2
13
8.3
8.2.3 Temporizador TON - nos controladores Allen-Bradley.......................... 207 8.2.4 Temporizador de atraso para desligar (TOF - Timer Off Delay)............. 209 8.2.5 Temporizador TOF - RSLogix500 (Allen-Bradley).................................. 212 8.2.6 Temporizador retentivo - RTO................................................................ 213 Exerccios propostos.............................................................................................218
Captulo 9 - Linguagem de Lista de Instrues............................................................ 221 9.1 9.2 9.3 9.4 Princpios bsicos................................................................................................. 222 Sintaxe.................................................................................................................. 222 Rtulo (etiqueta)...................................................................................................223 Modificadores de instrues................................................................................ 223 9.4.1 Operador LD........................................................................................... 225 9.4.2 Operador ST............................................................................................ 225 9.4.3 Operador S.............................................................................................. 227 9.4.4 Operador R..............................................................................................228 Operaes adiadas............................................................................................... 229 Mnemnicos de alguns fabricantes...................................................................... 234 9.6.1 Operador JMP......................................................................................... 234 9.6.2 Operador RET......................................................................................... 235 Contadores........................................................................................................... 236 Temporizadores................................................................................................... 237 Exerccios propostos............................................................................................. 239
9.5 9.6
9.7 9.8 9.9
Captulo 10 - Grafcet/SFC............................................................................................. 241 10.1 Conceitos bsicos de Grafcet................................................................................ 242 10.2 Regras de evoluo do Grafcet............................................................................. 245 10.2.1 Regras de sintaxe.....................................................................................247 10.3 Aes associadas s etapas................................................................................... 248 10.4 Estruturas bsicas do Grafcet............................................................................... 253 10.4.1 Seqncia nica.......................................................................................253 10.4.2 Seleo de seqncias..............................................................................254 10.4.3 Salto de etapas.........................................................................................255 10.4.4 Repetio de seqncia........................................................................... 255 10.4.5 Paralelismo..............................................................................................256 10.5 Aplicao do Grafcet para a resoluo de problemas...........................................256 10.6 Aplicao do Grafcet para problemas que envolvem seleo de seqncias............................................................................................................ 260
14
10.6.1 Exemplo da aplicao de Grafcet para a resoluo de problemas que contenham contadores e temporizadores...................... 266 10.7 Aplicao do Grafcet em processos em que ocorre paralelismo.......................... 269 10.7.1 Problemas que envolvem paralelismo....................................................272 10.8 Aplicaes de Grafcet em chaves de partida........................................................ 277 10.8.1 Chave de partida direta.......................................................................... 278 10.8.2 Chave de partida reversora.....................................................................278 10.8.3 Chave de partida estrela-tringulo..........................................................279 10.9 Exerccios propostos.............................................................................................280 Captulo 11 - Converso Grafcet/Ladder......................................................................289 11.1 Implementao do algoritmo de controle a partir do Grafcet.............................. 289 11.2 Mtodo.................................................................................................................290 11.2.1 Seqncia de procedimentos para projeto.............................................. 290 11.3 Etapas...................................................................................................................291 11.3.1 Etapa inicial.............................................................................................292 11.3.2 Transies................................................................................................293 11.3.3 Caso geral................................................................................................294 11.3.4 Seqncia simples................................................................................... 294 11.3.5 Divergncia E (AND) simples.................................................................295 11.3.6 Divergncia e convergncia E (AND)..................................................... 295 11.3.7 Divergncia OU (OR)..............................................................................296 11.3.8 Convergncia OU (OR)...........................................................................297 11.4 Aes....................................................................................................................298 11.4.1 Ao normal............................................................................................298 11.4.2 Aes condicionais..................................................................................298 11.4.3 Aes memorizadas................................................................................299 11.4.4 Aes que envolvem temporizadores.....................................................299 11.4.5 Aes com retardo para iniciar................................................................300 11.4.6 Aes limitadas no tempo.......................................................................300 11.4.7 Aes impulsionais................................................................................. 300 11.5 Exemplos resolvidos............................................................................................ 301 11.5.1 Exemplo 1 - seqncia simples................................................................301 11.5.2 Set(E0)......................................................................................................306 11.5.3 Exemplo 2 - seqncias com convergncia e divergncia "OL" .... 308
11.5.4 Exemplo 3 - seqncias com convergncia e divergncia "E" (paralelismo)........................................................................................... 314 11.6 Exerccios propostos.............................................................................................320 Apndice A - Utilizao do Software Zelio Soft 2........................................................325 A.l Utilizao da linguagem Ladder.............................................................................. 327 A. 2 Temporizadores e contadores.................................................................................330 A.3 Diagrama de blocos (FBD)................................................................................... 331 Apndice B - Sistemas de Numerao.................................... .................................... 333 B.l Sistema decimal....................................................................................................334 B.2 Sistema binrio......................................................................................................... 334 B.3 Sistema hexadecimal................................................................................................ 335 B.4 Converso de bases.................................................................................................. 336 B.4.1 Converso de decimal em outra base.......................................................... 336 B.4.2 Converso de outra base em decimal.......................................................... 337 B.5 Sistemas de codificao avanados.......................................................................... 337 B.5.1 Binary Coded Decimal (BCD)......................................................................337 B.5.2 Cdigo Gray................................................................................................ 338 Referncias Bibliogrficas......................................... .................................................. 339 Marcas Registradas............................................. ......................................................... 341 Glossrio....................................................................................................................... 342 ndice Remissivo...........................................................................................................349
16
Prefcio
A elaborao desta obra surgiu devido necessidade de material didtico para estudar os controladores lgicos programveis de maneira clara e objetiva, sem perder o carter tcnico e formal. O contedo apresentado com linguagem simples, acompanhado de figuras e exemplos ilustrativos, buscando aliar abordagem terica prtica para auxiliar a compreenso das informaes tanto pelo estudante de nvel tcnico e superior como por profissionais da rea. Um ditado diz: "uma imagem vale mais que mil palavras". Acreditando nisso, foram feitas diversas ilustraes para facilitar a explicao dos conceitos e exemplos. O diferencial desta obra a incluso de grande nmero de exerccios resolvidos com o uso dos principais CLPs do mercado. A idia central fornecer ao leitor ferramentas que auxiliem na utilizao dos controladores por meio de mtodos de descrio e implementao de problemas prticos. O objetivo no utilizar controladores de apenas um fabricante, e sim passar conceitos fundamentais para a aplicao dos controladores. Os temas e exemplos apresentados levam em considerao as questes prticas de aplicao de forma que os leitores percebam a conexo entre os conceitos estudados e o mundo real. Ao finalizar a leitura, o leitor certamente vai se deparar com outras marcas e modelos de CLP e ter de exercer atividades de projeto, programao e manu teno de sistemas. Pensando nessa dificuldade, este livro serve como ferramenta para o entendimento e desenvolvimento de programao, independente do con trolador utilizado. O captulo 1 apresenta os controladores lgicos programveis, sua perspectiva histrica, arquitetura, princpio de funcionamento, tipos de memria e capacidade. O captulo 2 destaca as interfaces de entradas e sadas analgicas e digitais. So apresentados aspectos construtivos das interfaces NPN, PNP, TRIAC, transistor e rel. No captulo 3 so abordados os sensores de proximidade indutivos, capacitivos, pticos, ultra-snicos, alm de rels e chaves fim de curso com suas caracters ticas, aspectos construtivos e aplicaes. O captulo 4 destaca as linguagens de programao segundo o padro IEC 6113-3, sendo Lista de Instrues (IL), Texto Estruturado (ST), Diagrama de Blocos Funcionais (FBD) e Ladder, bem como os elementos comuns a elas, que incluem sintaxe, tipos de dados, forma de acesso, visibilidade, entre outros.
A linguagem de programao Ladder com conceitos bsicos, bobinas, rels internos, endereamento nos controladores IEC, Siemens, Schneider Electric e Allen-Bradley, converso de diagramas eltricos em diagramas Ladder, instrues e deteco de eventos apresentam-se no captulo 5. O captulo 6 traz os circuitos combinacionais, como tabela-verdade, lgebra booleana, funes lgicas AND, OR, NOT, NOR, XOR e NAND, representao das funes lgicas em diagramas de bloco e em linguagem Ladder e diagramas eltricos. Os mapas de Veitch-Karnaugh encontram-se no captulo 7, que envolve a transcrio da tabela-verdade para o mapa de Karnaugh, utilizao do mapa, soma de produtos ou produtos de soma, funes incompletamente especificadas, algoritmo para implementao do mapa de Karnaugh e o uso dos mapas para soluo de problemas prticos. Includos no captulo 8 esto os sistemas seqenciais, que incluem os conta dores crescente, decrescente e bidirecional e os temporizadores de pulso, retardo para ligar e para desligar. So resolvidos exemplos nos controladores Siemens, Allen-Bradley, Schneider Electric e IEC 6113-3. O captulo 9 destaca a linguagem de programao Lista de Instrues (IL), descrevendo os princpios bsicos, sintaxe, instrues, bem como exemplos resolvidos de converso de linguagem Ladder em Lista de Instrues. A linguagem SFC (Grafcet) tratada no captulo 10, que abrange conceitos bsicos, regras de evoluo, sintaxe, etapas, aes, estruturas bsicas, seqncia nica, seleo de seqncias, salto de etapas, repetio de seqncias e para lelismo. O captulo 11 explica a converso de Grafcet em linguagem Ladder com seqncia de procedimentos, converso de seqncias simples, divergncia e convergncia E, divergncia e convergncia OU, aes normal, condicional e me morizada e temporizadores impulsionais. Os apndices A e B apresentam os sistemas de numerao e descrevem a utilizao do software Zelio Logic para melhor compreenso dos assuntos ministrados. Destina-se a tcnicos, tecnlogos e engenheiros que atuam nas reas de au tomao, mecatrnica e eletrotcnica, alm de profissionais que desejam manter-se atualizados.
Os autores
18
Sobre os Autores
Claiton Moro Franchi professor do Centro Universitrio de Maring (Cesumar) nos cursos de Engenharia de Controle e Automao e Superior de Tecnologia em Automao Industrial onde ministra as disciplinas de Informtica Industrial, Eletrotcnica e Instrumentao Industrial. Coordenador do curso de Especializao em Automao de Processos Industriais. Consultor tcnico em automao industrial.
Tcnico em Eletrotcnica pelo Colgio Tcnico Industrial de Santa Maria (UFSM). Engenheiro eletricista pela Universidade Federal de Santa Maria (UFSM). Especialista em Automao Industrial, mestre e doutorando em Engenharia Qumica na rea de Controle, Modelagem e Automao de Processos pela Universidade Estadual de Maring (UEM). www. claitonfranchi. com
Valter Lus Arlindo de Camargo professor do Centro Universitrio de

Maring (Cesumar) nos cursos de Engenharia de Controle e Automao e de Tecnologia em Automao Industrial onde ministra as disciplinas de Informtica Industrial, Eletrnica, Microprocessadores e Microcontroladores. Tem experincia em automao de sistemas eletrnicos e no desenvolvimento de solues de hardware e software. Presta consultoria no desenvolvimento de sistemas ele trnicos microcontrolados. Mestre em Engenharia Eltrica na rea de Sistemas Eletrnicos pela Universidade Estadual de Londrina (UEL). Especialista em Automao Industrial e Sistemas de Informao pela Universidade Estadual de Maring (UEM). Graduado em Tecnologia em Processamento de Dados pela Faculdade de Administrao e Informtica de Maring (FAIMAR). Tcnico em Eletrnica pelo Colgio Tcnico So Jos de Maring. Tcnico em Eletrotcnica pela UTFPR de Curitiba.
19
Sobre o Material Disponvel na Internet
O material disponvel no site da Editora rica (www.editoraerica.com.br) contm todas as respostas dos exerccios desenvolvidos no livro. Para visualizar esses arquivos necessrio possuir instalado o Adobe Acrobat Reader verso 6 ou mais recente e o software Zelio Soft 2 V4.2. CLP.EXE = 1.18 MB Procedimento para Download Acesse o site da Editora rica: www.editoraerica.com.br. A transferncia do arquivo disponvel pode ser feita de duas formas: Por meio do mdulo pesquisa. Localize o livro desejado, digitando palavras-chave (nome do livro ou do autor). Aparecero os dados do livro e o arquivo para download. D um clique sobre o arquivo executvel que ser transferido. Por meio do boto "Download". Na pgina principal do site, clique no item "Download". Ser exibido um campo, no qual devem ser digitadas palavras-chave (nome do livro ou do autor). Sero exibidos o nome do livro e o arquivo para download.
Procedimento para Descompactao Primeiro passo: aps ter transferido o arquivo, verifique o diretrio em que se encontra e d um duplo-clique no arquivo. Aparecer uma tela do programa WINZIP SELF-EXTRACTOR que conduzir voc ao processo de descompactao. Abaixo do Unzip To Folder, existe um campo que indica o destino do arquivo que ser copiado para o disco rgido do seu computador. C: CLP Segundo passo: prossiga a instalao, clicando no boto Unzip, o qual se encarregar de descompactar o arquivo. Logo abaixo dessa tela, aparecer a barra de status a qual monitora o processo para que voc acompanhe. Aps o trmino, outra tela de informao surgir, indicando que o arquivo foi descompactado com sucesso e est no diretrio criado. Para sair dessa tela, clique no boto OK. Para finalizar o programa WINZIP SELF-EXTRACTOR, clique no boto Close.
20
Introduo
1.1 Perspectiva histrica

Os primeiros sistemas de controle foram desenvolvidos durante a Revoluo Industrial, no final do sculo XIX. As funes de controle eram implementadas por engenhosos dispositivos mecnicos, os quais automatizavam algumas tarefas crticas e repetitivas das linhas de montagem da poca. Os dispositivos tinham de ser desenvolvidos para cada tarefa e devido natureza mecnica, eles tinham uma pequena vida til. Na dcada de 1920, os dispositivos mecnicos foram substitudos pelos rels e contatores. A lgica a rels viabilizou o desenvolvimento de funes de controle mais complexas e sofisticadas. Desde ento, os rels tm sido empregados em um grande nmero de sistemas de controle em todo o mundo. Eles se mostraram uma alternativa de custo vivel, especialmente para a automao de pequenas mquinas com um nmero limitado de transdutores e atuadores. Na indstria moderna, a lgica a rels raramente adotada para o desenvolvimento de novos sistemas de controle, mas ainda existe em operao um grande nmero de sistemas antigos em que utilizada. O desenvolvimento da tecnologia dos Circuitos Integrados (CIs) possibilitou uma nova gerao de sistemas de controle. Em comparao com os rels, os CIs baseados nas tecnologias TTL ou CMOS so muito menores, mais rpidos e possuem uma vida til muito maior. Em muitos sistemas de controle, que utilizam rels e CIs, a lgica de controle, ou algoritmo, definida permanentemente pela interligao eltrica. Sistemas com lgica definida pela interligao eltrica so fceis de implementar, mas o trabalho de alterar o seu comportamento ou sua lgica muito difcil e demorado. No incio da dcada de 1970, os primeiros computadores comerciais comea ram a ser utilizados como controladores em sistemas de controle de grande porte. Devido ao fato de o computador ser programvel, ele proporciona uma grande vantagem em comparao com a lgica por interligao eltrica, utilizada em siste
Introduo
21
mas com rels e CIs. No entanto, os primeiros computadores eram grandes, caros, difceis de programar e muito sensveis utilizao em ambientes "hostis" encontra dos em muitas plantas industriais. O Programmable Logic Controller (PLC) ou Controlador Lgico Programvel (CLP) foi desenvolvido a partir de uma demanda existente na indstria automo bilstica norte-americana. Suas primeiras aplicaes foram na Hydronic Division da General Motors, em 1968, devido a grande dificuldade de mudar a lgica de controla de painis de comando a cada mudana na linha de montagem. Tais mudanas implicavam em altos gastos de tempo e de dinheiro. Sob a liderana do engenheiro Richard Morley, foi elaborada uma especifi cao que refletia as necessidades de muitos usurios de circuitos a rels, no s da indstria automobilstica, como de toda a indstria manufatureira. Para aplicao industrial era necessrio um controlador com as seguintes caractersticas: Facilidade de programao e reprogramao, preferivelmente na planta, para ser possvel alterar a seqncia de operaes na linha de montagem; Possibilidade de manuteno e reparo, com blocos de entrada e sada modulares; Confiabilidade, para que possa ser utilizado em um ambiente industrial; Reduo de tamanho em comparao ao sistema tradicional que utilizava rels; Ser competitivo em custo com relao a painis de rels e eletrnicos equivalentes; Possibilitar entradas em 115 V e sadas com 115 V e com capacidade mnima de 2 A para operar com vlvulas solenides e contatores; Possibilitar expanses sem grandes alteraes no sistema; Memria programvel com no mnimo 4 KBytes e possibilidade de ex panso; Estaes de operao com interface mais amigvel; Possibilidade de integrao dos dados de processo do CLP em bancos de dados gerenciais, para tornar disponveis informaes sobre o cho de fbrica para os departamentos envolvidos com o planejamento da produo.
No final da dcada de 1960, uma companhia americana chamada Bedford Associated lanou um dispositivo de computao denominado MODICON (Modular Digital Controller) que depois se tornou o nome de uma diviso da companhia destinada ao projeto, produo e venda desses computadores de uso especfico.
22
A Figura 1.1 representa a evoluo dos sistemas de controle desde o final do

sculo XIX.
Figura 1.1 - Evoluo dos sistemas de controle desde o final do sculo XIX.
1.2 Controladores lgicos programveis

Podemos considerar o CLP um computador projetado para trabalhar no am biente industrial. Os transdutores e os atuadores so conectados a robustos cartes de interface. Comparados com um computador de escritrio, os primeiros CLPs tinham um conjunto de instrues reduzido, normalmente apenas condies lgicas e no possuam entradas analgicas, podendo manipular somente aplicaes de controle digital (discreto). Os primeiros CLPs lanados eram equipamentos grandes e relativamente caros, considerados competitivos somente para aplicaes que contivessem pelo menos 150 rels. Atualmente, com melhorias de projeto e uso cada vez maior de circuitos integrados, pode-se utilizar facilmente um CLP para circuitos equivalentes a 15 rels. Um Controlador Lgico Programvel definido pelo IEC (International
Electrotechnical Commission) como: "Sistema eletrnico operando digitalmente, projetado para uso em um ambiente industrial, que usa uma memria programvel para a armazenagem interna de instrues orientadas para o usurio para implementar funes especficas, tais como lgica, seqencial, temporizao, contagem e aritmtica, para controlar, atravs de entradas e sadas digitais ou analgicas, vrios tipos de mquinas ou processos. O controlador programvel e seus perifricos associados so projetados para serem facilmente integrveis em um sistema de controle industrial e facilmente usados em todas suas funes previstas."
Introduo
23
De acordo com a definio da NEMA (National Electrical Manufacturers Association), : "Um equipamento eletrnico que funciona digitalmente e que utiliza uma memria programvel para o armazenamento interno de instrues para im plementar funes especficas, tais como lgica, seqenciamento, registro e controle de tempos, contadores e operaes aritmticas para controlar, atravs de mdulos de entrada/sada digitais (LIGA/DESLIGA) ou analgicos (1-5 Vcc, 4-20 mA etc.), vrios tipos de mquinas ou processos." Em outras palavras, controlador lgico programvel pode ser visto como um equipamento eletrnico de processamento que possui uma interface amigvel com o usurio que tem como funo executar controle de vrios tipos e nveis de complexidade.
1.3
Controladores programveis
Devido ao intuito inicial de substiturem os painis de rels no controle dis creto, foram chamados de PLC (Programmable Logic Controllers) que traduzido para o portugus como CLP (Controladores Lgicos Programveis). Porm, atualmente, os controladores so bem mais complexos, pois as plantas industriais normalmente precisam manipular no somente funes lgicas binrias, como, por exemplo, tipo E e OU, mas tambm controlar malhas analgicas, motivo pelo qual podem ser chamados atualmente apenas de PC (Programmable Controllers) ou CP (Controladores Programveis), j que no so limitados a operaes com con dies lgicas. No entanto, o nome CLP fixou-se como sinnimo de produto, mo tivo pelo qual continuaremos a utiliz-lo neste texto.
1.4
Utilizao dos CLPs
Toda planta industrial necessita de algum tipo de controlador para garantir uma operao segura e economicamente vivel. Desde o nvel mais simples, em que pode ser utilizado para controlar o motor eltrico de um ventilador para regular a temperatura de uma sala, at um grau de complexidade elevado, controlando a planta de um reator nuclear para produo de energia eltrica. Embora existam tamanhos e complexidades diferentes, todos os sistemas de controle podem ser divididos em trs partes com funes bem definidas: os transdutores (sensores), os controladores e os atuadores. sensores/transdutores: transdutor um dispositivo que converte uma condio fsica do elemento sensor em um sinal eltrico para ser utilizado pelo CLP atravs da conexo s entradas do CLP. Um exemplo tpico um boto de presso momentnea, em que um sinal eltrico enviado do
24
boto de presso ao CLP, indicando sua condio atual (pressionado OU liberado).
Atuadores: sua funo converter o sinal eltrico oriundo do CLP em uma condio fsica, normalmente ligando ou desligando algum elemento. Os atuadores so conectados s sadas do CLP. Um exemplo tpico fazer o controle do acionamento de um motor atravs do CLP. Neste caso a sada do CLP vai ligar ou desligar a bobina do contator que o comanda. Controladores: de acordo com os estados das suas entradas, o contro lador utiliza um programa de controle para calcular os estados das suas sadas. Os sinais eltricos das sadas so convertidos no processo atravs dos atuadores. Muitos atuadores geram movimentos, tais como vlvulas, motores, bombas; outros utilizam energia eltrica ou pneumtica. O ope rador pode interagir com o controlador por meio dos parmetros de controle. Alguns controladores podem mostrar o estado do processo em uma tela ou em um display.
Um sistema de controle tpico encontra-se na Figura 1.2.

Sensores/Transdutores Atuadores
O controlador monitora o status do processo em tempo real de uma planta atravs de um nmero definido de transdutores, que convertem as grandezas fsicas em sinais eltricos, os quais so conectados com as entradas dos CLPs. As atuais funes de controle existentes em uma planta industrial so nor malmente distribudas entre um nmero de controladores programveis, os quais poder ser instalados prximo dos equipamentos a serem controlados. Os diferentes controladores so usualmente conectados via rede local (LAN) a um sistema super-
Introduo
25
visrio central, o qual gerencia as diversas informaes do processo controlado, tais como alarmes, receitas e relatrios. O operador desempenha um papel importante na indstria moderna. A maioria das plantas industriais possui um sistema chamado Sistema SCADA (Superuisory Control And Data Acquisition). Esses sistemas tm monitores coloridos de alta resoluo, com os quais o operador pode selecionar diferentes programas e avaliar a situao do processo produtivo. A Figura 1.3 ilustra essas etapas de superviso e controle utilizando CLPs.
Interface Superviso-Controle
Interface Superviso-Processo
Figura 1.3 - Etapas de superviso e controle utilizando CLPs.
1.5 Comparao do CLP com outros sistemas de controle

Apesar de abordarmos o controle de processos com CLPs, outros sistemas com rels, sistemas digitais lgicos e computadores podem ser utilizados em aplica es de controle monitorao e intertravamento de processos industriais. Uma das grandes vantagens de utilizarmos o CLP deve-se ao fato de possuir caractersticas de programao que o tornam mais eficiente que outros equipamen tos industriais, tais como: Facilidade e flexibilidade para alterar os programas. O CLP pode ser repro gramado e operar com uma lgica distinta. O programa pode ser armazenado em memria para replicao em outro sistema ou ser guardado como sistema reserva (backup). No caso de defeito, sinalizadores visuais no CLP informam ao operador a parte do sistema que est defeituosa.
26
Os CLPs apresentam as seguintes desvantagens em relao aos rels: Custo mais elevado; Uso de algum tipo de programao ou lgebra booleana no projeto, tcnicas que so desconhecidas por uma boa parte dos eletricistas; Sensibilidade interferncia e rudos eltricos, comuns em instalaes industriais; Necessidade de maior qualificao da equipe de manuteno.
Diversos fabricantes lanaram mdulos lgicos de estado slido que usam linguagem de programao baseada na lgica de contatos de rels (diagramas do tipo Ladder), o que d condies ao projetista de desenvolver sistemas de forma semelhante queles que usavam rels eletromecnicos.
1.6
Lgica com rels
Durante um longo tempo, foi largamente utilizada a lgica para intertravamentos com rels. Esses sistemas tiveram uma grande aceitao devido ao fato de possurem: Facilidade de verificao de funcionamento, pois quando um rel atua, visvel sua atuao; Imunidade a rudos eltricos e interferncias eletromagnticas; Simplicidade de entendimento, fiao e manuteno (em sistemas simples).
Entretanto, havia muitos problemas com uso dos rels: Grande complexidade da fiao e sua verificao em sistemas grandes e complexos; Pouca flexibilidade para mudanas, pois qualquer modificao na lgica dos rels implicava refazer todos os desenhos esquemticos, fiao e testes; Ocupam um grande espao dentro dos painis.
A Tabela 1.1 ilustra as caractersticas e benefcios do uso do controlador lgico programvel.
Introduo
27
Caractersticas do sistema com CLP Uso de componentes de estado slido Memria programvel Pequeno tamanho
Benefcios Alta confiabilidade Simplifica mudanas Flexibiliza o controle Necessita de um espao mnimo para instalao Capacidade de comunicao Alto nivel de performance
Microprocessador
Alta qualidade dos produtos Possibilidade de trabalhar com muitas funes simultaneamente
Contadores/temporizadores via software
Facilidade para alterar presets Elimina hardware Reduz custo em hardware/cabeamento Reduo de espao Flexibilidade para instalao
Controle de rels via software
Arquitetura modular
Facilmente instalado Reduo de custos de hardware Expansibilidade
Variedades de interfaces de I/O Estaes remotas de I/O Indicadores de diagnstico
Controle de uma grande variedade de I/O Elimina um controle dedicado Elimina cabeamentos longos Reduz tempo de manuteno Sinaliza a operao correta/incorreta do sistema de controle Facilita a manuteno Facilita o cabeamento
Interfaces modulares de I/O
Facilita gerenciamento/manuteno Variveis de sistema alocadas na memria Podem ser colocadas na forma de um relatrio de dados de sada
Tabela 1.1 - Caractersticas e benefcios do controlador lgico programvel.
1.7 Aplicaes dos controladores lgicos programveis

O CLP, devido s suas caractersticas especiais de projeto, tem um campo de aplicao muito vasto. A constante evoluo do hardware e do software uma necessidade para que o CLP possa atender s demandas dos processos. utilizado fundamentalmente nas instalaes em que necessrio um processo de manobra, controle e superviso. Desta forma, sua aplicao abrange desde pro
28
cessos de fabricao industrial at qualquer processo que envolva transformao de matria-prima. As dimenses reduzidas, extrema facilidade de montagem, possibilidade de armazenar os programas que descrevem o processo tornam o CLP ideal para aplicaes em processos industriais, como: Indstria de plstico; Indstria petroqumica; Mquinas de embalagens; Instalaes de ar condicionado e calefao; Indstria de acar e lcool; Papel e celulose; Indstrias alimentcias; Minerao.
1.8 Arquitetura dos CLPs e princpio de funcionamento

O CLP um equipamento de estado slido que pode ser programado para executar instrues que controlam dispositivos, mquinas e operaes de processos pela implementao de funes especficas, como lgica de controle, seqenciamento, controle de tempo, operaes aritmticas, controle estatstico, controle de malha, transmisso de dados etc. Os CLPs so projetados e construdos para operarem em ambientes severos, portanto devem resistir a altas temperaturas, rudos eltricos, poluio atmosfrica, ambientes midos etc. Sua capacidade quanto ao nmero de entradas e sadas, memria, conjunto de instrues, velocidade de processamento, conectividade, flexibilidade, IHM etc. varia conforme o fabricante e modelo. Os primeiros controladores lgicos programveis tinham como funo pri mordial somente substituir os rels utilizados na indstria. A sua funo era somen te realizar operaes seqenciais que eram anteriormente implementadas com rels, como, por exemplo, controle liga/desliga de mquinas e processos que ne cessitavam operaes repetitivas. Em um curto tempo esses controladores tiveram muitas melhorias em relao aos rels, como o uso de menor espao e energia, indicadores de diagnstico e ao contrrio dos rels, a sua lgica de operao poderia ser mudada sem a necessidade de alterao das conexes fsicas dos elementos.
Introduo
29
Um controlador lgico programvel pode ser dividido em duas partes, confor me a Figura 1.4: Uma unidade central de processamento; Sistemas de interface de entrada/sada.
Figura 1.4 - Diagrama de blocos de um controlador lgico programvel.
A Unidade Central de Processamento (UCP), mais conhecida pela sua sigla originria da lngua inglesa CPU (Central Processing Unit), comanda todas as atividades do CLP, sendo formada pelos trs elementos mostrados na Figura 1.5: Processador; Sistema de memrias; Fonte de alimentao.
Figura 1.5 - Diagrama de bloco dos principais componentes da CPU.
30
Podemos ter um diagrama de blocos simplificado do CLP, como est ilustrado na Figura 1.5. Juntamente com a interface de comunicao e as interfaces de entrada e sada, temos o controlador lgico programvel, como exibe a Figura 1.6.
Controlador Lgico Programvel (CLP)
Figura 1.6 - Diagrama de blocos do CLP.
De acordo com a Figura 1.6, um CLP pode ser dividido em cinco partes: 1. 2. 3. 4. 5. Fonte de alimentao Entradas (analgicas e/ou digitais) Sadas (analgicas e/ou digitais) Unidade Central de Processamento (CPU) Unidade de comunicao
A fonte de alimentao responsvel pelo fornecimento da energia necessria para a alimentao da CPU e dos mdulos de entrada e de sada. Fornece todos os nveis de tenso exigidos para as operaes internas do CLP. Convm lembrar que, como geralmente os CLPs so modulares, existem casos em que uma segunda fonte necessria devido ao aumento de consumo com a expanso dos mdulos. Cada fabricante especifica as condies que tornam necessria a segunda fonte. Certos modelos de CLPs so projetados para operarem com uma tenso de alimentao de 220 V, outros trabalham com tenso de alimentao contnua de 24 V.
Introduo
31
As memrias so divididas em duas partes: instrues do programa executivo que controla as atividades da CPU e instrues do programa de aplicao do usurio, esta ltima parte expansvel. Memria de programa: responsvel pelo armazenamento do progra ma aplicativo, desenvolvido pelo usurio para desempenhar determinadas tarefas. Memria de dados: local utilizado pelo CPU para armazenamento tem porrio de dados.
1.8.1
Tipos de memria
As necessidades para o armazenamento e recuperao de dados para a me mria de programa e memria de dados no so as mesmas. Por exemplo, nor malmente o contedo da memria de dados necessita ser alterado conforme os dados vo sendo coletados. As memrias podem ser separadas em duas categorias: volteis e no-volteis. Memrias volteis: perdem seu contedo quando sua alimentao el trica removida. Memrias volteis so facilmente alteradas e recomen dado para a grande maioria das aplicaes que utilizem uma bateria que mantenha sua alimentao, mesmo na ausncia de alimentao externa. As baterias so chamadas de "bateria de backup". Memrias no-volteis: retm o contedo programado, mesmo du rante uma completa falta de energia, sem necessidade de uma bateria de backup. Memrias no-volteis podem ser reprogramveis ou fixas.
A seguir acompanhe a descrio dos seis principais tipos de memria e suas caractersticas que afetam a maneira como as instrues programadas so alteradas ou armazenadas em um CLP. Memria ROM (Read Only Memory): projetada para armazena mento permanente de um determinado programa ou de dados. Aps a gravao do seu contedo (normalmente feito na fbrica), somente pode ser lido e nunca mais alterado. Desta forma, por natureza, as memrias ROM so imunes a alteraes por rudos eltricos e perda de energia. Utilizada para o sistema operacional e dados fixos usados pela CPU. Outra aplicao da memria ROM em micro CLPs construdos para uma funo especfica e fixa (funo dedicada), em que no h neces sidade de alterao de programa.
32
Memria RAM (Random Access Memory): desenvolvida para que a informao possa ser escrita ou lida em qualquer posio de memria com alta velocidade. Esse tipo de memria voltil, ou seja, no retm a informao se a fonte de alimentao for desligada. Requer o uso de uma bateria para manter os dados em caso de falta de energia.
Um grande nmero de CLPs usa memria RAM para armazenar o progra ma aplicativo junto com baterias de backup. uma memria relativamente rpida em comparao com os outros tipos. Uma grande desvantagem que a bateria pode eventualmente falhar. Por isso, normalmente os CLPs que utilizam esse sistema possuem um dispositivo que constantemente monitora o estado da bateria e informa ao processador. Memrias RAM suportadas por baterias tm tido excelentes resultados para a grande maioria das aplicaes com CLPs.
Memria PROM (Programmable Read Only Memory): um tipo

especial de memria ROM porque pode ser programada. muito raro encontrar memria PROM nos controladores. Quando usada, aplicada para o armazenamento permanente de dados para algum tipo de memria RAM. Embora a PROM seja programvel, por uma nica vez. tambm conhecida como memria OTP (One Time Programmable). Tem a vantagem da no-volatilidade e a desvantagem de necessitar de equipamentos especiais para a sua programao. A memria PROM recomendada para armazenar um programa que tenha sido exaustiva mente testado e no necessite de mudanas ou insero de dados on-line.
Memria EPROM (Erasable PROM): uma memria PROM que

pode ser reprogramada depois de ser inteiramente apagada por uma fonte de luz ultravioleta. O apagamento completo do contedo do chip necessita que a janela do chip seja exposta a uma fonte de luz ultravioleta por apro ximadamente 20 minutos. A Figura 1.7 mostra uma memria EPROM.
Janela para apagamento por UV
Figura 1.7 - Janela para apagamento da memria EPROM por ultravioleta (UV).
A memria EPROM pode ser considerada um dispositivo de armazena mento semipermanente, porque armazena um programa at que ele necessite ser alterado. A memria EPROM fornece um excelente meio de armazenamento para programas que no necessitem de volatilidade, entretanto ela no permite mudanas no programa e entradas de dados on-line.
Introduo
33
Muitos fabricantes usam controladores com memrias EPROM para pro ver armazenamento permanente de programas em equipamentos que no necessitem de alteraes ou entrada de dados pelo usurio. Memria EEPROM (Electrically Erasable PROM): no-voltil e oferece a mesma flexibilidade de programao que a RAM. A grande maioria dos controladores de mdio e pequeno porte usa EEPROM como a nica memria do sistema. Ela fornece armazenamento permanente para o programa e pode ser facilmente alterada com o uso de um dispositivo de programao (por exemplo, PC) ou uma unidade de programao manual. Estas duas caractersticas ajudam a reduzir o tempo para a alterao de programas. Uma das desvantagens da EEPROM que um byte de memria s pode ser escrito depois que o contedo anterior tiver sido apagado, causando um atraso. Esse perodo de atraso considervel quando mudanas on-line de programao forem feitas. Outra desvantagem da EEPROM a limitao do nmero de vezes que pode ser executada a operao de escrever/apagar um nico byte de memria (de 10.000 a 100.000 vezes). No entanto, essas desvantagens podem ser desprezadas, se compararmos com as notveis vantagens que ela oferece. Memria FLASH: um dos tipos mais recente de memria. utilizada pelas placas-me de computadores pessoais para armazenar o programa BIOS. Sua grande vantagem a facilidade de atualizao de firmware dos equipamentos atravs de softwares externos. Diversos fabricantes de CLPs j utilizam esse tipo de memria nos seus CLPs. A Siemens, por exemplo, as utiliza no modelo S7-300.
1.9 1.9.1
Estrutura de memria e capacidade Definies importantes

Bit: menor unidade de informao, pode ter apenas dois estados: ativo (1) ou inativo (0). Pode ser utilizado para armazenar variveis lgicas (binrias). Tambm pode ser utilizado, combinado com outros bits, para formar outros tipos de dados mais complexos. Nibble ou quarteto: agrupamento de quatro bits, utilizado principal mente para armazenamento de cdigos BCD. Byte ou octeto: agrupamento de oito bits. Pode armazenar um caractere do tipo ASCII ou um nmero entre 0 e 255, dois nmeros BCD ou oito indicadores de um bit.
34
Word ou palavra: uma palavra corresponde a uma certa quantidade de

bits que pode variar de um processador para outro. No entanto, comum considerar uma palavra como a composio de 16 bits.
Double word ou palavra dupla: a composio de duas palavras, ou seja, para os processadores de 16 bits corresponde a um agrupamento de 32 bits.
Figura 1.8 - Unidades bsicas de memria de um CLP: bits, bytes e words.
A capacidade de armazenamento de uma uni dade de memria determinada pek> nmero de palavras (words) que ela pode armazenar. O IEC (International Electrotechnical Commission ) aprovou, em janeiro de 1999. uma norma internacional - IEC 60027-2 - para a designao de nomes e s mbolos para prefixos de mltiplos de binrios utilizados nos campos de proces samento e transmisso de dados. Outra norma tambm foi publicada pela IEEE 1EE 541) em 2005. Os prefixos so apresentados nas tabelas seguintes:
Mltiplo (SI)
Kilo: (103)1 Mega: (103)2 Giga: (103)3 Tera: (103)4
Fator
Nome
Smbolo
Referncia
Fator
210 220 230 240
Kibi Mebi Gibi Tebi
Ki Mi Gi Ti
Kilobinary: (210)1
210 230 240
Megabinary: (210)2 220 Gigabinary: (210)3 Terabinary: (210)4
Tabela 1.2 - Mltiplos SI.
Tabela 1.3 - Mltiplos IEC 60027-2.
Portanto, deve ser observado que: 1 Kibibit 1 Kilobit 1 Mebibyte 1 Megabyte 1 Kibit 1 Kbit 1 MiB 1 MB = 210 bit = 103 bit = 220 B = 106 B = 1024 bits = 1000 bits = 1 048 576 B = 1 000 000 B
Sugere-se que a primeira slaba do nome do mltiplo do binrio seja pronun ciada da mesma maneira que o prefixo correspondente no SI, e a segunda slaba seja pronunciada como " bi".
Introduo
35
Como se observa, o nome do novo prefixo reteve as duas primeiras letras do seu correspondente no SI. De forma similar, o smbolo de cada novo prefixo de rivado do seu correspondente no sistema SI, adicionando a letra "i" para lembrar a palavra "binrio". Por questo de consistncia com outros prefixos, o smbolo Ki utilizado em vez de ki. Embora essa nova nomenclatura j esteja oficializada, a maioria dos fabrican tes ainda no emprega essa nova terminologia. Esses fabricantes ainda relevam o tamanho da memria de aplicao, conside rando que k (quilo) representa 1.024 palavras. Assim, a memria de 1 k represen ta 1.024 palavras, 2 k representa 2.048 palavras, 4 k representa 4.096 e assim por diante. Unidade Central de Processamento (UCP): tambm conhecida como CPU (Central Processing Unit) a unidade responsvel pela execuo do programa aplicativo e pelo gerenciamento do processo. Ela recebe os si nais digitais e analgicos dos sensores do campo conectados aos mdulos de entrada, e tambm recebe os comandos via comunicao em rede (quando for o caso). Em seguida executa as operaes lgicas, as ope raes aritmticas e avanadas como as de controle de malha progra madas na memria do usurio e atualiza os cartes de sada. Entradas e sadas: so mdulos responsveis pelo interfaceamento da CPU com o mundo exterior, adaptando os nveis de tenso e corrente e realizando a converso dos sinais no formato adequado. Cada entrada ou sada de sinal denominada de ponto. Esses mdulos tambm so conhe cidos no jargo tcnico como mdulos de I/O, referindo-se abreviao na lngua inglesa (I/O = Input/Output).
Para especificar um CLP necessrio saber quantos pontos de entrada e de sada sero utilizados. Alm disso, essas entradas e sadas podem ser digitais ou analgicas. Existe uma grande variedade de tipos de mdulos de entrada e de sada, tais como: mdulo de entrada de corrente contnua para tenses de 24 V, mdulo de entrada de corrente alternada para tenses de 220 V, mdulo de en trada analgica de tenso e de corrente, mdulo de sada analgica de tenso ou de corrente etc. Dispositivos de programao e de leitura: so os diversos disposi tivos de Interface Homem/Mquina (IHM) conectados aos CLPs. Tambm podem servir para monitorar o andamento do programa, as variveis internas e os dispositivos de campo. Podem ser portveis ou no. Tam bm so empregados para a introduo do programa de aplicao na me mria do CLPs. A grande maioria dos fabricantes fornece ou vende pacotes de software, para que a programao e a edio sejam feitas em um microcomputador. O programa depois de editado transferido para o CLP diretamente ou por meio de uma rede de comunicao.
36
Sistema de comunicao: atravs da interface de comunicao que so introduzidos os programas aplicativos no CLP e tambm atravs dessa interface que possvel monitorar todas as operaes que esto sen do realizadas em um determinado instante e transferir dados de forma bidirecional com um sistema SCADA. Alm disso, o sistema de comu nicao pode se comunicar com outros CLP interligados em rede, atravs de um CLP mestre ou com um modem ou ainda via Internet. Esses CLPs em rede junto com outros dispositivos podem fazer parte de uma rede de cho de fbrica denominada fieldbus. Como citado anteriormente, a CPU compreende todos os elementos neces srios que formam a inteligncia do sistema, o processador mais a memria e a fonte de alimentao. A Figura 1.9 mostra a interao das interfaces de entrada/ sada de dados, onde esto conectados os botes e sensores e as sadas (contatores, eletrovlvulas) juntamente com a unidade CPU, onde est armazenado o programa a ser utilizado para realizar determinada funo.
Processador Chave fim de curso
Figura 1.9 - Interao das interfaces de entrada/sada de dados.
Introduo
37
A operao de um controlador lgico programvel basicamente efetuada da seguinte maneira: as entradas/sadas (E/S) so conectadas fisicamente com ele mentos de campo e atuadores para as sadas (sinalizadores, rels) para controle de processos industriais. Esses elementos de campo podem ser discretos ou ana lgicos, ou ainda de entrada ou de sada, como, por exemplo: chaves fim de curso, transdutores de presso, botes de impulso, partidas de motor, solenides etc. As interfaces de entrada/sada fornecem a conexo entre a CPU e os provedo res de informao (entradas) e os elementos a serem controlados (sadas).
1.10
Modos de operao de um CLP
De uma maneira geral um CLP pode estar nos modos de operao de programao ou execuo. Em modo de execuo o CLP pode assumir tambm o estado de falha (fault), que indica falha de operao ou de execuo do pro grama.
1.10.1
Modo de programao
No modo de programao (Prog) o CLP no executa nenhum programa, isto , fica aguardando para ser configurado ou receber novos programas ou at receber modificaes de programas j instalados. Esse tipo de programao chamado de off-line (fora de operao). A operao de transferncia de programas do microcomputador (ou terminal de programao) para o CLP denomina-se download. Um dos erros mais comuns, cometidos pelos iniciantes na rea, confundir os termos download e upload. Para aqueles que esto acostumados com a Internet, existe o senso comum de que download transferir algum programa de um servidor de arquivos para o computador, o que est correto. No entanto, quando se trabalha com o CLP, o termo download em relao ao CLP, ou seja, ele que vai fazer o download do programa. Assim, o servidor de arquivos o microcomputador. Da mesma forma, a operao para fazer a coleta de um programa arma zenado no CLP para o PC chamada de upload.
38
1.10.2 Modo de execuo

No modo de execuo (Run), o CLP passa a executar o programa do usurio. CLPs de maior porte podem sofrer alteraes de programa mesmo durante a exe cuo. Esse tipo de programao chamado de on-line (em operao). O funcionamento do CLP baseado num sistema microprocessado em que h uma estrutura de software que realiza continuamente ciclos de leitura, chamados de scan. O scan constitudo de trs processos: 1. 2. 3. Efetua a leitura dos dados atravs dos dispositivos via interface de entrada. Executa o programa de controle armazenado na memria. Escreve ou atualiza os dispositivos de sada via interface de sada.
A Figura 1.10 mostra os processos ocorridos no ciclo de scan de um CLP.

SCAN
Figura 1.10 - Ilustrao do scan do CLP.
No momento que energizado e estando o CLP no modo de execuo, exe cutada uma rotina de inicializao, que realiza as seguintes operaes: Limpeza da memria de imagem, para operandos no retentivos; Teste de memria RAM; Teste de executabilidade do programa.
Logo aps a CPU inicia uma leitura seqencial das instrues em lao fechado (loop). em que o primeiro passo a ser executado a leitura dos pontos de entrada.
Introduo
39
Nesse processo de leitura dos pontos de entrada, a CPU enderea o sistema de E/S, coleta os estados atuais dos dispositivos que esto conectados e armazena as informaes em forma de bits "1" ou 0". Uma entrada energizada equivale ao valor binrio "1" e a entrada desenergizada equivale ao valor binrio "0". Essas informaes so armazenadas em uma regio da memria chamada Tabela Imagem das Entradas (TIE). No processo de execuo da lgica programada, a TIE utilizada para obter os estados dos dispositivos. Os resultados das lgicas programadas que atuam em determinadas sadas so armazenados em uma rea de memria que se chama Tabela Imagem das Sadas (TIS). As lgicas que possuem sadas internas (memrias internas) so armazenadas na rea correspondente. No momento da execuo da lgica programada, sendo necessria a refe rncia a uma sada qualquer, dentro do mesmo ciclo de varredura, essa tabela consultada. importante verificar que durante esse processo no feita nenhuma referncia a pontos externos de entrada ou sada. A CPU trabalha somente com informaes obtidas da memria. Na etapa de atualizao de sadas, a CPU executa uma varredura na tabela TIS e atualiza as sadas externas atravs do endereamento do sistema de E/S para atualizar o estado dos dispositivos de sada de acordo com o programa. Tambm feita atualizao de valores de outros operandos, como resultados aritmticos, contagens, temporizadores, entre outros. Ao final da atualizao da tabela imagem, feita a transferncia dos valores da tabela imagem das sadas para os cartes de sada, encerrando o ciclo de varredu ra. A partir da iniciado um novo scan e a operao continua enquanto se mantm o controlador no modo de execuo. Para verificao de erros, estipulado um tempo de processamento, ficando a cargo de um circuito chamado Watch Dog Timer (WDT) supervision-lo. Se esse tempo mximo for ultrapassado, a execuo do programa pela CPU ser inter rompida, sendo assumido um estado de falha (fault). Chama-se tempo de varredura (scan time) o tempo gasto para a execuo de um ciclo completo. Esse valor muda conforme o controlador e depende de muitos fatores (tamanho da palavra, clock, arquitetura do processador etc.). A Figura 1.11 apresenta um fluxograma que ilustra a operao do CLP.
40
Figura 1.11 - Fluxograma de funcionamento do CLP.
1.11 Tipos de CLP

De acordo com a disposio dos elementos constituintes dos controladores lgicos programveis, podemos classific-los em compactos ou modulares.
Introduo
41
1.11.1 CLPs compactos

Possuem incorporados em uma nica unidade: a fonte de alimentao, a CPU e os mdulos de E/S, ficando o usurio com acesso somente aos conectores do sistema E/S. Esse tipo de estrutura normalmente empregado para CLPs de pequeno porte. Atualmente suportam uma grande variedade de mdulos especiais (normalmente vendidos como opcionais), tais como: Entradas e sadas analgicas; Contadores rpidos; Mdulos de comunicao; Interfaces Homem/Mquina (IHM); Expanses de I/O.
A Figura 1.12 ilustra o CLP compacto Zelio Logic da Schneider Electric.
1. Dois terminais de fixao. 2. Dois terminais para fonte de alimentao. 3. Terminais para conexo das entradas. 4. Display LCD com 4 linhas e 18 caracteres. 5. Slot para carto de memria ou conexo com PC ou interface de comunicao com modem. 6. Seis botes para programao e entrada de parmetros. 7. Terminais para conexo das sadas.
Figura 1.12 - CLP compacto Zelio Logic da Schneider Electric.
1.11.2 CLPs modulares

Esses CLPs so compostos por uma estrutura modular, em que cada mdulo executa uma determinada funo. Podemos ter processador e memria em um nico mdulo com fonte separada ou ento as trs partes juntas em um nico gabinete. O sistema de entrada/sada decomposto em mdulos de acordo com suas caractersticas. Eles so colocados em posies predefinidas (racks), formando uma configurao de mdio e grande porte. Desta forma temos os seguintes elementos colocados para formar o CLP:
42
Rack;
Fonte de alimentao; CPU; Mdulos de E/S.
Os CLPs modulares vo desde os denominados MicroCLPs que suportam uma pequena quantidade de E/S at os CLPs de grande porte que tratam at milhares de pontos de E/S. A Figura 1.13 mostra a arquitetura de um CLP modular, enquanto a Figura 1.14 apresenta um exemplo de CLP modular, no caso, modelo Modicon Quantum fabricado pela Schneider Electric.
Figura 1.13 - Arquitetura de um CLP modular.
Figura 1.14 - CLP Modular Modicon Quantum da Schneider Electric.
Introduo
43
1.12 Exerccios propostos

1. 2. 3. 4. 5. 6. 7. Quando surgiu o CLP? Que problema o CLP pretendia resolver inicialmente? Defina sensores, controladores e atuadores. Cite as vantagens e desvantagens do CLP com relao a outros sistemas de controle. Quais so os componentes essenciais da arquitetura de um CLP? O que uma CPU, quais seus componentes e qual a sua funo? Qual a diferena entre memria EEPROM e EPROM? O que significa dizer que uma memria voltil? Cite dois exemplos de memria no-voltil. O que ciclo de varredura? O que tempo de varredura? Quais os modos de operao de um CLP? O que faz a operao de download? O que faz a operao de upload? Qual a finalidade das tabelas de imagens nos CLPs? O que Watch Dog Timer e qual a sua funo? Qual a diferena entre os CLPs compacto e modular?
8.
9. 10. 11. 12. 13. 14. 15. 16. 17.
44
Interfaces de Entradas e de Sadas
2.1 Introduo
Uma das principais vantagens de se utilizar um CLP a possibilidade de alterar uma lgica sem alterar as conexes fsicas das entradas e das sadas. Desta forma a lgica de acionamento das sadas pode ser alterada de acordo com as exigncias do processo, sem necessidade de alterao das conexes eltricas. Essa facilidade de alterao possvel porque nas ligaes do CLP no h conexo fsica entre os dispositivos de entrada e os de sada como em um painel eltrico convencional. A nica conexo atravs do programa que pode ser facil mente alterado. A Figura 2.1 ilustra as conexes em um CLP.
Figura 2.1 - Diagrama de conexes do CLP, mostrando que no h conexes fsicas entre entradas e sadas.
45
Para ilustrar os benefcios da conexo via software, vamos utilizar o exemplo de controlar o acionamento de uma vlvula solenide atravs de duas chaves de fim de curso (CFC1 e CFC2) em srie. Consideremos agora que a lgica necessite ser alterada para a colocao das chaves em para lelo e a adio de uma terceira chave conectada em srie. Para proceder alterao em um CLP, o tempo necessrio seria menor do que um minuto. Em muitos casos possvel realiz-la sem desligar o sistema. A mesma alterao em um cir cuito com conexo eltrica deve levar de 30 a 60 minutos, oca sionando uma perda de produo no caso de um processo. A Figu ra 2.2 ilustra esta possibilidade.
Conexo eltrica
CLP
a) Srie
b) Paralelo
c) Adicionando uma chave fim de curso em srie
Figura 2.2 - Comparao entre as conexes convencionais e atravs do CLP.
2.2 Conceitos bsicos 2.2.1 Caractersticas das entradas e sadas - E/S

Para que as CPUs dos CLPs possam realizar as suas funes de controle, elas precisam receber informaes externas. Para realizar essa tarefa existem mdulos de entrada, ou seja, mdulos que serviro de interface entre os sinais provenientes do processo a ser controlado e a CPU. Esses mdulos tm a funo de tornar compatveis os nveis de sinais de tenso e corrente que so provenientes dos sensores de campo, com o nvel de sinal com o qual a CPU pode receber suas informaes.
2.3 Mdulos de entrada

Os mdulos de entrada fazem a interface entre os elementos de sinais de entrada e o CLP. Como exemplos de elementos que fornecem sinais de entrada temos: microchaves, botes, chaves fim de curso, contato de rels, sensores de proximidade etc.
46
Esses mdulos so constitudos de cartes eletrnicos, com capacidade para receber em certo nmero de sinais de entrada. Pode ser encontrada uma variedade muito grande de tipos de carto para atender as mais variadas aplicaes nos ambientes industriais. Esses cartes podem ser divididos em carto de entradas digitais (ou discretas) e analgicas. Entrada discreta (digital): para esse tipo de carto os valores de entradas podem assumir unicamente dois valores ou nveis bem definidos. Assim, uma en trada digital pode ter os seguintes valores: 0 ou 1, ligado ou desligado, verdadeiro ou falso, acionado ou "desacionado", ativado ou desativado. Os dispositivos de entrada digital, tambm chamados de entradas discretas, funcionam essencialmente como chaves, enviando o nvel lgico 0 (OFF) quando abertas e nvel lgico 1 (ON) quando fechadas. Uma chave de impulso normalmente aberta (NA) usada no exemplo da Figura 2.3. Esse tipo de chave tem a caracterstica de s funcionar enquanto o usurio a estiver pressionando. Tambm conhecida como boto de presso ou boto de contato momentneo. Um dos lados da chave conectado primeira entrada do CLP, o outro lado conectado a uma fonte interna de 24 Vcc do carto de entrada. Quando a chave est aberta, no tem nenhuma tenso aplicada entrada do CLP. Esta a condio desligada da entrada (OFF), ou seja, entrada aberta = nvel lgico 0. Quando a chave pressionada, 24 Vcc so aplicados entrada do CLP. Esta a condio ligada da entrada (ON), ou seja, entrada ligada = nvel lgico 1. Muitos CLPs necessitam de uma fonte externa separada para alimentar as entradas. Em um carto de entradas digitais podem ser conectados diversos elementos discretos, tais como: botes, chaves, pressostatos, fotoclulas, sensores, teclado, chaves fim de curso, entre outros, como mostra a Figura 2.4.
Figura 2.3 - Chave de impulso conectada a uma entrada digital.
Figura 2.4 - Exemplos de entradas digitais.
Entradas contnuas (analgicas): as interfaces de entrada analgica permi tem que o CLP manipule grandezas analgicas que so normalmente enviadas por sensores eletrnicos.
As grandezas analgicas tratadas por esses mdulos so normalmente tenso e corrente eltrica. No caso de tenso as faixas de utilizao so: 0 a 10 Vcc, 0 Vcc a 5 Vcc, 1 Vcc a 5 Vcc, -5 Vcc a +5 Vcc, -10 Vcc a +10 Vcc (no caso, as interfaces que permitem entradas positivas e negativas so chamadas de entradas diferenciais), e no caso de corrente, as faixas utilizadas so 0 mA a 20 mA, 4 mA a 20 mA. Um sinal analgico a representao de uma grandeza contnua que pode assumir, em um determinado instante, qualquer valor entre dois limites definidos. Como exemplo pode-se citar o transmissor de nvel da Figura 2.5, o qual monitora a altura da coluna de lquido de um tanque. O valor do transmissor pode ser qualquer um entre 0% e 100% do nvel, sendo essa informao enviada a um carto de entrada analgico de um CLP.
Transmissor de nvel
Figura 2.5 - Exemplo de um transmissor de nvel conectado a uma entrada analgica de um CLP.
Outros exemplos de dispositivos utilizados como entradas analgicas so sen sores de presso, vazo, temperatura e densidade, entre outros. Os transmissores dos diversos tipos tambm so conectados aos mdulos de entrada analgica. A Figura 2.6 ilustra alguns dos tipos mais comuns de sensores que fornecem valores analgicos para o CLP.
Figura 2.6 - Exemplos de entradas analgicas.
48
Outra questo importante que deve ser analisada nas entradas analgicas a sua resoluo, que normalmente medida em bits. Uma entrada analgica com maior nmero de bits permite melhor representao da grandeza analgica. Por exemplo, uma placa de entrada analgica de 0 a 10 Vcc com uma reso luo de 8 bits permite uma resoluo de 39,1 mV. Para determinar esse valor, deve-se fazer a seguinte equao: Resoluo (8 bits): Faixa de entrada analgica:
Resoluo (12 bits):
2.4 Interfaces de entrada de dados

A unidade de entrada fornece a interface entre o sistema e o mundo externo, que pode ser feita por canais de entrada, para permitir a leitura de sinais como sensores, botes, entre outros. Os canais de entrada fornecem isolao e condicionamento de sinais para que sensores e atuadores possam ser conectados diretamente sem um circuito de interface. A Figura 2.7 a seguir mostra um diagrama de blocos para uma interface tpica de entrada CA/CC. Os circuitos de entrada variam de acordo com o fabricante, mas em geral as interfaces CA/CC operam da mesma forma que o diagrama. Um circuito de entrada CA/CC tem duas partes principais: Parte de fora; Parte lgica.
Alimentao Isolaao Nvel lgico
Figura 2. 7 - Diagrama de blocos para uma interface tpica AC/DC.
49
Uma isolao eltrica feita geralmente atravs de optoacopladores. A Figura 2.8 ilustra o princpio de um optoisolador. Quando um pulso digital passa atravs do LED, um pulso de infravermelho produzido. Esse pulso detectado por um fototransistor que gera um pulso de tenso no circuito. O espao entre o LED e o fototransistor garante a isolao eltrica.
Radiao infravermelha
LED
Fototransistor
Figura 2.8 - Isolao eltrica por meio de optoacopladores.
A seo de fora de uma interface CA/CC converte o sinal CA de entrada em um sinal em CC que possa ser lido no CLP. Durante esse processo o retificador em ponte converte o sinal CA de entrada em um sinal com nvel CC, e a seguir passa esse sinal por um filtro contra debouncing e rudo eltrico da entrada de fora. Um mdulo de entrada em CC faz a interface com um dispositivo de entrada, fornecendo um sinal adequado para o CLP operar corretamente. A diferena entre uma interface CC e uma CA/CC que a interface CC no contm o circuito retificador em ponte, pois no h necessidade de converso do sinal. A tenso de entrada em CC pode variar entre 5 e 30 Vcc. A Figura 2.9 ilustra as conexes de um carto de entrada em CC e um carto de entrada em CA.
Figura 2.9 - Cartes de entrada digital: a) alimentao em CA; b) alimentao em CC.
50
As entradas digitais de um CLP podem ser do tipo fonte (sourcing), tambm chamadas de entradas PNP, ou do tipo dreno (sinking), tambm chamadas de entradas NPN. Essa informao fundamental para selecionar o tipo de sada do sensor que far a interface com a entrada do CLP e para realizar a conexo fsica corretamente. Na sada de um sensor PNP ou fonte, o nvel da sua sada lgica vai comutar entre o fornecimento de uma tenso equivalente da alimentao das sadas e um circuito aberto. Neste caso, como ilustrado na Figura 2.10, a sada transistorizada PNP tem o emissor conectado a Vcc e o coletor aberto. Quando a sada conectada a uma carga que tem um dos seus lados aterrado, quando o transistor estiver saturado (estiver conduzindo plenamente), vai fazer com que a tenso sobre a carga seja igual tenso da alimentao ou aproximadamente nula quando o transistor estiver cortado (no conduzindo). De uma forma resumida, pode-se dizer que a sada PNP exibe uma lgica positiva (o dispositivo manda um sinal positivo para indicar que est ativado).
Figura 2.10 - Sensor com sada PNP.
Para sensores do tipo fonte (PNP), o circuito de entrada do CLP conectado com o terminal comum do sensor, como mostra a Figura 2.11. Quando o transis tor PNP no sensor estiver desligado, nenhuma corrente flui entre o sensor e o CLP e a entrada do CLP fica em nvel baixo (OFF). Quando o circuito do sensor detecta um objeto, comuta o circuito do transistor PNP, acionando-o. A corrente circula da fonte de tenso Vcc atravs do transistor PNP e do optoisolador da entrada INO do CLP e sai pelo terminal comum para retornar ao lado negativo da fonte de energia. Neste caso, a entrada do CLP fica em nvel alto (ON). Para esse tipo de conexo, o valor da tenso Vcc deve ser suficiente para satis fazer o mnimo de tenso necessria para a entrada do CLP.
51
Figura 2.11 - Sensor PNP conectado a uma entrada do tipo dreno.
No caso de um sensor NPN, quando o sensor de proximidade detectar algum objeto, vai enviar um sinal para o transistor NPN comutar, que envia um sinal Gnd (negativo) para a entrada do CLP. como mostra a Figura 2.12. De uma forma re sumida, pode-se dizer que a sada NPN exibe uma lgica negativa (o dispositivo manda um sinal negativo para indicar que est ativado).
Figura 2.12 - Sensor com sada NPN.
Ao utilizar um sensor dreno NPN, devemos conect-lo a uma entrada do tipo fonte. Com essa conexo temos a seguinte operao: quando o transistor NPN estiver desligado no sensor, nenhuma corrente flui entre o CLP e o sensor. Entre tanto, quando o sensor detecta algum objeto, o transistor NPN comuta para ligado, a corrente flui do lado positivo da fonte de tenso Vcc para o terminal comum do CLP, atravs do optoisolador, e para fora do terminal de entrada do CLP IN0 e atravs do transistor NPN para a terra. Isso faz com que a entrada do CLP seja acionada. A Figura 2.13 ilustra essa conexo.
52
2.4.1 Regra geral

Os sensores com sadas fonte (PNP) devem ser conectados a entradas dreno no CLP, e sensores com sadas dreno (NPN) devem ser conectados a entradas fonte no CLP. Caso isso no seja obedecido, o elemento de entrada no vai funcionar.
2.5 Mdulos de sada

Os mdulos de sada so elementos responsveis por fazer a interface entre o CLP e os elementos atuadores. So constitudos de cartes eletrnicos, com capacidade de enviar sinais para os atuadores, resultantes do processamento da lgica de controle. Os cartes de sada so basicamente de dois tipos: digitais ou analgicos. Sadas digitais: admitem apenas dois estados, sendo ligado ou desligado. Uma sada digital pode estar na condio ligada ou desligada. Vlvulas sole nides, contatores, alarmes, rels, sirenes e lmpadas so exemplos de atuadores conectados em sadas digitais, como indica a Figura 2.14.
Figura 2.14 - Exemplos de sadas digitais.
53
A Figura 2.15 mostra uma lmpada que pode ser ligada ou desligada atravs da sua conexo.
Figura 2.15 - Conexo de uma lmpada a uma sada digital de um CLP.
As sadas digitais podem ser construdas de trs formas bsicas:
Sada digital a rel: aciona cargas alimentadas por tenso tanto contnua quanto alternada. Uma grande vantagem de utilizar essa configurao de sada o fato de se ter uma sada praticamente imune a qualquer tipo de transiente da rede. Entretanto, esse tipo de sada possui uma pequena vida til dos contatos se com parado com os outros tipos, e permite um nmero total de acionamentos apro ximado de 150.000 a 300.000. A Figura 2.16 apresenta a sada do tipo rel.
Figura 2.16 - Sada digital a rel.
Sada a transistor: para esse tipo de mdulo, o elemento que efetua o acio
namento pode ser um transistor tpico ou um transistor de efeito de campo (FET), o que promove comutaes com alta velocidade. O mdulo com sada a transistor recomendado quando so utilizadas fontes de corrente contnua. Essa sada tem uma capacidade de 10 x 106 acionamentos ao longo de sua vida til e pode suportar uma corrente de aproximadamente 1,0 A. Para a sada a transistor, optoisoladores so usados para isolar a carga a ser acionada do carto do CLP. A Figura 2.17 ilustra a sada digital a transistor.
Figura 2.17 - Sada digital a transistor.
54
Sada a TRIAC: tem maior vida til do que a sada a rel. Nesse tipo de sada o elemento acionador um dispositivo de estado slido (TRIAC). sendo recomen dado seu uso para corrente alternada. Tem uma vida til de 10 x 106 e pode su portar uma corrente de at, aproximadamente, 1,0 A. A Figura 2.18 mostra uma sada a TRIAC.
Figura 2.18 - Sada digital a TRIAC.
2.5.1 Sadas analgicas

Os mdulos ou interfaces de sada analgica convertem valores numricos em sinais de sada em tenso ou corrente. No caso de tenso normalmente de 0 a 10 Vcc ou 0 a 5 Vcc, e no caso de corrente de 0 a 20 mA ou 4 a 20 mA. Por exemplo: se o carto de sada analgica enviar 0 Vcc, esse valor vai corresponder a 0%, e se o carto enviar 10 Vcc, vai corresponder a 100%, se utilizarmos uma sada em tenso. A funo dessas sadas bastante diferente das sadas digitais, em que so mente era possvel colocar um elemento em dois estados: ligado ou desligado, aberto ou fechado etc. No caso de uma sada analgica podemos acionar um elemento dentro de uma faixa de valores que corresponde de 0 a 100%. Por exemplo, com uma sada analgica podemos ligar um motor com 40% da sua rotao nominal, uma vlvula proporcional pode ser aberta 25%. As sadas analgicas so utilizadas para controlar dispositivos atuadores como vlvulas proporcionais, motores, inversores de freqncia, resistncias eltricas, entre outros. A Figura 2.19 ilustra alguns atuadores analgicos tpicos.
Figura 2.19 - Atuadores analgicos tpicos.
55
Um exemplo de sada analgica um transdutor de corrente para presso mostrado na Figura 2.20. Esse dispositivo recebe uma corrente do CLP (por exem plo, 4 a 20 mA) e a converte em uma presso proporcional (por exemplo, 3 a 15 psi) ao valor da corrente recebida. Esta uma forma tpica de controle de abertura de vlvulas pneumticas proporcionais em uma malha de processo.
Figura 2.20 - Conversor de corrente em presso.
Ainda existem mdulos de sadas especiais para aplicaes como:
P.W.M. para controle de motores CC; Controle de servomotores; Controle de motores de passo.

1.
2.
Por que mais fcil alterar a lgica de funcionamento de um processo utili zando um CLP? O que mdulo de entrada digital? Conceitue mdulo de entrada analgica. Caracterize a resoluo de uma entrada analgica. Utilizando um diagrama de blocos, descreva as partes constituintes de uma entrada de dados de um CLP. Qual a funo de um mdulo de sada digital? O que entrada do tipo NPN? E PNP? Represente o diagrama de ligao a trs fios para os sensores NPN e PNP. Caracterize um mdulo de sada analgico. Cite aplicaes. Caracterize os trs tipos de sada digital empregados nos CLPs.
3.
4. 5.
6.
7. 8. 9. 10.
56
Desta forma, preciso que uma chave tenha as seguintes caractersticas: Alta velocidade de comutao; Alta confiabilidade; Baixa perda na comutao; Baixo custo.
Existem dois principais usos para as chaves. Primeiramente so usadas para o operador como entrada para enviar instrues ao circuito de controle. Outra fi nalidade instal-las em partes mveis de uma mquina para fornecer um retorno (feedback) automtico para o sistema de controle. H muitos tipos diferentes de chave. Sero apresentadas a seguir as mais co mumente utilizadas na indstria.
3.2.1 Chave botoeira

A chave mais comumente utilizada na indstria a botoeira. Existem dois tipos de chaves botoeira. a de impulso e a de trava. A botoeira de impulso (push-button) ativada quando o boto pressionado e desativada quando o boto solto, sendo a desativao feita por uma mola interna. O boto de trava ativado quando pressionado, e se mantm ativado quan do liberado. Para desativ-lo necessrio pression-lo uma segunda vez. Dentro das chaves h dois tipos de contatos: normalmente aberto e normal mente fechado. Contato normalmente aberto (NA): sua posio original aberta, ou seja, permanece aberto at que seja aplicada uma fora externa. Tambm freqentemente denominado, na maioria das aplicaes industriais, de contato NO (do ingls normally open).
Contatos de alta capacidade de corrente de comutao so chamados de con tatos de carga, de fora ou principais. So destinados aplicao em ramais de motores ou de carga, em que existem altas intensidades de corrente eltrica. Os contatos destinados aos prprios comandos denominam-se auxiliares. Eles suportam baixas intensidades de corrente e no podem ser aplicados em circuitos de carga. A sua marcao feita por dois dgitos. O primeiro representa o nmero seqencial do contato e o segundo, o cdigo de funo, que no caso dos contatos auxiliares NA so 3 e 4. Contato normalmente fechado (NF): sua posio original fechada, ou seja, permanece fechado at que seja aplicada uma fora externa. Tambm freqentemente denominado, na maioria das aplicaes in dustriais, contato NC (do ingls normally closed). No caso dos contatos
58
NF. a marcao feita por dois dgitos. O primeiro representa o nmero seqencial do contato e o segundo, o cdigo de funo, que no caso dos contatos auxiliares NF so 1 e 2.
Figura 3.2 - Contatos normalmente aberto (NA) e normalmente fechado (NF) sem reteno.
Chave com reteno (ou trava): a mais simples utilizada, tambm

denominada chave toggle. Possui uma haste ou alavanca que se move por um pequeno arco, fazendo os contatos de um circuito abrirem ou fecha rem em um tempo bastante curto. O fato de o contato abrir ou fechar rapidamente extingue o arco voltaico. O acionamento da chave liga/ desliga retentivo, ou seja, a chave ligada por um movimento mecnico e os contatos permanecem na posio alterada at que a chave seja acionada no sentido contrrio. Uma vez acionada, o retorno dessa chave situao anterior somente acontece com um novo acionamento, como ilustrado na Figura 3.3.
Figura 3.3 - Contatos normalmente aberto (NA) e normalmente fechado (NF) com reteno.
Chaves de contatos mltiplos com ou sem reteno: possuem

vrios contatos NA e/ou NF agregados. A Figura 3.4 exibe a represen tao de dois conjuntos de contatos junto com alguns modelos de botes utilizados em acionamentos eltricos, em que a linha tracejada representa um acoplamento mecnico entre os contatos, ou seja, os contatos so acionados simultaneamente.
Figura 3.4 - Chave impulso (2 NA + 2 NF) e chave trava (2 NA + 1 NF).
Sensores e Atuadores
59
A chave do tipo botoeira usada em controle de motores, nos quais ela serve para partir, parar, inverter e acelerar a rotao. usada tipicamente em acio namento de campainha e segurana de motores. Est disponvel em vrias cores, identificaes, formatos, tamanhos e especificaes eltricas.
3.2.2 Chaves fim de curso

As chaves fim de curso so dispositivos auxiliares de comando e de aciona mento que atuam em um circuito com funo bastante diversificada, como: Comando de contatores; Comando de circuitos de sinalizao para indicar a posio de um deter minado elemento mvel.
Essas chaves so basicamente constitudas por uma alavanca ou haste, com ou sem roldanas na extremidade, que transmite o movimento aos contatos que se abrem ou se fecham de acordo com a sua funo, que pode ser:
Controle: sinaliza os pontos de incio ou de parada de um determinado processo. Segurana: desliga equipamentos quando h abertura de porta ou equi pamento e alarme.
A Figura 3.5 ilustra a chave fim de curso e suas principais partes.
Figura 3.5 - Chave fim de curso e suas principais partes (HACKWORTH, 2003).
As chaves fim de curso possuem os seguintes componentes:
Atuador: a parte da chave que entra em contato com os objetos a serem detectados. Cabeote: a cabea aloja o mecanismo que converte o movimento do atuador em movimento nos contatos. Quando o atuador movido, o me canismo opera comutando os contatos.
60
Bloco de contatos: aloja os contatos eltricos da chave fim de curso. Geralmente contm dois ou quatro pares de contatos. Existem diferentes tipos de arranjos de contatos disponveis, sendo os listados a seguir os mais comuns:
Bloco terminal: contm os parafusos de fixao. o local em que as conexes eltricas entre a chave e os circuitos so feitas. Corpo de chave: aloja os blocos de contato da chave fim de curso. Base: aloja o bloco de terminais da chave fim de curso.
Apesar de haver grande variedade de chaves eltricas, a terminologia utilizada para descrev-las padronizada. Se uma chave possui somente um plo, ela chamada de chave de nico plo (single pole switch). Se ela possui dois plos, chama-se chave de duplo plo. A chave pode ter tambm trs, quatro ou mais plos, quando chamada de triplo plo e multipolo. Se cada contato, alternadamente, abre e fecha somente um circuito, a chave denomina-se nico terminal (single throw). Quando o contato de dupla ao, ou seja, abre um circuito enquanto fecha outro, a chave chamada de duplo terminal (double throw). A Figura 3.6 apresenta as configuraes da chave fim de curso.
Figura 3.6 - Configuraes dos contatos das chaves fim de curso.
SPDT (Single Pole Double Throw): um conjunto de contatos NA e NF. Nessa configurao, quando um contato aberto o outro se fecha. SPST (Single Pole Single Throw): rel com um nico contato que pode ser normalmente aberto ou normalmente fechado. DPDT relay (Double-Pole Double-Throw): rel com dois conjuntos de contatos NA e NF que operam simultaneamente por uma simples ao.
61
3.2.2.1 Principais vantagens e desvantagens das chaves fim de curso

Vantagens
Operao visvel e simples; Encapsulamento durvel; Alta robustez para diferentes condies ambientais encontradas na in dstria; Alto poder de repetio; Ideal para chaveamento de cargas de grande capacidade (5 A em 24 Vcc o u 1 0 A a 1 2 0 Vca) quando sensores de proximidade tpicos podem ope rar em corrente menores que 1 A; Imunes interferncia eletromagntica; No possuem corrente de fuga; Mnima queda de tenso.
Desvantagens
Vida til menor dos contatos em comparao com a tecnologia de estado slido; Nem todas as aplicaes industriais podem utilizar sensores de contato.
3.2.2.2 Aplicaes tpicas
Figura 3. 7 - Aplicaes das chaves fim de curso (continua).
62
Figura 3. 7 - Aplicaes das chaves fim de curso (continuao).
A seguir h uma breve descrio das chaves e dos sensores de proximidade
mais utilizados no controle de processos industriais.
3.2.3 Critrios de seleo

Na seleo da chave para uma determinada aplicao, preciso levar em
conta muitos fatores, como os relacionados em seguida:

O nmero de plos e terminais; A tenso a ser chaveada e o tipo de corrente (CA ou CC); O valor da corrente a ser chaveada e a corrente a ser percorrida aps o chaveamento; A freqncia de atuaes; As condies ambientes como vibrao, temperatura, umidade, agres sividade do ambiente;
63
O tamanho fsico; A velocidade de atuao; Opcionais, como lmpada piloto embutida, chave de trava, entre outros.
3.2.4 Chaves automticas

As chaves descritas at o momento tm atuao manual. Elas atuam quando um operador pressiona a chave, fazendo com que os seus contatos mudem de estado. Em muitos pontos de um processo industrial no possvel a colocao de um operador, devido aos fatores tcnico, econmico e de periculosidade. Para resolver este problema, existem chaves automticas, cuja operao determinada pela posio de algum dispositivo ou pelo valor de alguma grandeza fsica. Desta forma, podem ser construdos arranjos com sistemas mais complexos, com chaves ligadas de um modo intertravado, tal que a operao final de uma ou mais chaves dependa da posio das outras chaves individuais. As principais chaves automticas utilizadas na indstria so: pressostato, termostato, chave de vazo, chave de nvel e chave fim de curso.
3.3 Rels
O rel definido como uma chave comandada por uma bobina. considerado uma chave porque ele liga-desliga um circuito eltrico, permitindo a passagem da corrente eltrica como resultado do fechamento de contato ou impedindo a pas sagem da corrente eltrica durante o estado de contato aberto. Ao contrrio das chaves vistas anteriormente, o rel no necessita da inter veno humana direta para atuar. Uma das principais aplicaes do rel para o aumento da capacidade dos contatos ou para multiplicar as funes de chaveamento de um dispositivo pela adio de contatos ao circuito. Desta forma, um rel pode requerer uma corrente da bobina de 0,005 A em 24 Vcc e controlar de um a milhares de watts de potncia. Os rels tm como funo controlar a corrente eltrica por meio de contatos que podem ser abertos ou fechados. Os contatos apresentam altssima resistncia quando abertos e baixssima resistncia quando fechados. Geralmente apresentam mltiplos contatos, sendo cada um isolado eletricamente de todos os outros. Os contatos atuam em uma seqncia definida. A bobina de atuao usualmente iso lada completamente do circuito controlado. Ela pode ser movida por energia eltri ca que tem caractersticas totalmente diferentes do circuito controlado. Para o acionamento de circuitos de elevada potncia por meio de um circuito de baixa potncia utiliza-se um rel comumente chamado de contator. Um exem plo tpico dessa aplicao o acionamento de motores eltricos.
64
A Figura 3.8 ilustra as partes constituintes do contator.
Figura 3.8 - Partes constituintes de um contator.
Assim, possvel distinguir as quatro principais partes de um contator: Bobina: representa a entrada de controle do contator que, ao ser ligada a uma fonte de tenso, circula na mesma corrente eltrica que cria um campo magntico que envolve o ncleo de ferro. As bobinas so partes dos contatores que devem ser escolhidas de acordo com a tenso e o tipo de energia de alimentao (CC ou CA) dos circuitos de controle dos comandos eltricos. H uma grande variedade de bobinas com diversas tenses (24 V a 660 V), tanto para corrente contnua quanto para alternada. O consumo de energia das bobinas relativamente baixo. Ocorre um pico de corrente no momento da energizao (aproximadamente dez vezes a corrente de reteno), sendo o consumo da bobina estimado em 6,5 VA e 25 VA, dependendo do tipo de contator. A bobina possui um de aproximadamente 0,3. Ncleo de ferro: atrado para dentro da bobina pelo campo magntico, est acoplado ao contato e, conseqentemente, o movimento do ncleo aciona o contato. Contato: acionado pelo ncleo de ferro e est acoplado a uma mola que tende a lev-lo posio de repouso, porm quando a bobina energizada, a fora do campo magntico maior que a da mola, fazendo com que o ncleo fixo atraia o ncleo mvel. Mola: elemento responsvel por levar de volta o contato posio de repouso assim que a bobina desconectada da fonte, quando cessa o campo magntico e a mola torna-se mais forte que o ncleo.
65
A Figura 3.9 mostra a simbologia de um contator utilizada em diagramas multifilares. Observe que contm smbo lo de atuao eletromecnica (tracejado), linha de acoplamento direto e contatos de fora.
Figura 3.9 - Simbologia do contator.
A denominao dos terminais da bobina sempre A1/A2 e a dos contatos depende da sua finalidade. Neste caso, temos a numerao 1, 2, 3, 4, 5 e 6 para os contatos de fora. Cada contator geralmente equipado com trs, quatro ou cinco contatos, sejam eles de fora, auxiliares ou mistos. Os terminais pertencentes ao mesmo elemento de contato devem ser marcados com o nmero de seqncia igual e todos os contatos de mesma funo devem ter um nmero diferente de seqncia, Figura 3.10.
Figura 3.10 - Contator e sua representao de contatos (FRANCHI, 2008).
Alm disso, possvel acrescentar blocos de contatos auxiliares para aumentar o nmero de contatos auxiliares disponveis.
3.3.1 Aplicaes
Como descrito anteriormente, a funo de um rel abrir ou fechar um con tato eltrico ou um conjunto de contatos, em conseqncia da mudana de alguma condio eltrica. Esses fechamentos e aberturas so usados em circuitos associa dos para selecionar outros. Existem algumas centenas de rels diferentes, com distintas aplicaes. Os rels possuem as seguintes caractersticas:
66
Operao remota; Operao lgica;

Controle de alta tenso por meio de baixa tenso; Isolao entre circuito de controle e de chaveamento. Ligar e desligar correntes ou tenses em ambientes agressivos, como. por exemplo, processos industriais em que a temperatura pode ser extrema mente alta ou baixa e nociva sade humana. Operar simultaneamente vrios circuitos ou equipamentos em altas veloci dades de comutao. Ligar e desligar equipamentos em sistemas lgicos de intertravamento, pela operao de um equipamento quando algum evento tiver ocorrido. Proteger equipamentos de sobrecarga ou subcarga quando tenso, cor rente, temperatura, presso, vazo, nvel ou qualquer outra varivel do processo varie alm dos limites mximos e mnimos estabelecidos, sendo a interligao com os rels feita por meio de chaves automticas.
Eles tm as seguintes aplicaes:
3.3.2 Seleo de rels

Para a seleo de rels, diversos fatores precisam ser levados em conside rao, como custo, tamanho, velocidade e energia requerida. Alm disso, devem ser verificados alguns parmetros mais restritivos, como limitaes, desmontagem, contatos selados ou abertos, proteo contra gerao de fascas e contra condies ambientais desfavorveis. Para que os rels sejam aplicados corretamente, as suas funes devem ser claramente entendidas e especificadas para que, ao ser escolhido, possa satisfazer a necessidade requerida pelo circuito. Para a seleo dos rels devem ser definidos os seguintes aspectos: A carga a ser controlada; O tipo de sinal de controle disponvel; A quantidade de contatos necessrios; As condies do ambiente em que ser instalado; O espao disponvel no painel para o rel.
3.4 Sensores de proximidade

Os sensores de proximidade podem ser digitais ou analgicos e verificam a presena de objetivos quando h aproximao da face do sensor. Existem quatro tipos principais de sensores de proximidade, sendo os indutivos, capacitivos, ultra67
-snicos e pticos. Para a correta especificao e aplicao, fundamental enten der como eles operam e para que aplicao so indicados.
3.4.1 Classificao dos sensores com relao ao tipo de sada

Fundamentalmente, as sadas dos sensores so classificadas em duas catego rias: discretos (tambm chamados de digitais) e analgicos (tambm conhecidos como proporcionais). Sensores digitais fornecem um simples sinal lgico de sada (zero ou um). Por exemplo, um termostato que controla o ar-condicionado de uma casa um sensor digital. Quando a temperatura dentro de um quarto est abaixo do setpoint (valor desejado de temperatura) do termostato, sua sada zero; quando est acima o termostato comuta e fornece um valor lgico 1 em sua sada. Desta forma, o sensor digital no fornece informaes sobre o valor corrente que est sendo medido, somente aciona sua sada se o sinal de entrada estiver acima ou abaixo do setpoint. Por exemplo, se o termostato tem o seu setpoint em 70C e a temperatura estiver abaixo desse valor, como, por exemplo, 69C, 30C ou -60C, o sensor continua enviando um sinal 0. A Figura 3.11a exibe um exemplo de sinal digital de sada de um sensor de proximidade.
Deslocamento/Distncia Deslocamento/Distncia
Sensor de proximidade
Potencimetro linear
Figura 3.11 - Sinal digital de sada de um sensor e sinal analgico de sada de um potencimetro linear.
68
Os sensores analgicos fornecem um sinal analgico de sada que pode ser tenso corrente, resistncia, entre outros. Quando sensores so usados com Controladores Lgicos Programveis (CLP), geralmente so conectados a entradas analgicas do CLP. Um exemplo de sensor analgico aquele que mede o nvel do fluido de combustvel no tanque de um automvel, que um potencimetro operado por uma bia. Quando o nvel aumenta, h variao da resistncia de sada do potencimetro, sendo o instrumento indicador de nvel nada mais do que um ohmmetro calibrado para a escala do nvel do tanque. A Figura 3.11b indica a sada analgica de um potencimetro utilizado para a medio de deslocamento.
3.4.1.1 Sensores de proximidade indutivos

Como todos os sensores de proximidade, os indutivos esto disponveis em vrios tamanhos e formatos, como mostra a Figura 3.12. Como o nome indica, sensores indutivos atuam baseados no princpio da variao da indutncia de uma bobina, quando um elemento metlico ou condutivo passa nas suas proximidades. Devido ao seu princpio de operao, os sensores de proximidade indutivos so usados somente em objetos metlicos.
Figura 3.12 - Diversas formas dos sensores indutivos (HACKWORTH, 2003).
Para entender como os sensores indutivos funcionam, considere o diagrama de blocos em corte na Figura 3.13. Montada dentro do sensor, em sua face es querda, est uma bobina que parte de um circuito sintonizado de um oscilador. Quando o oscilador est em operao, h um campo magntico alternado, deno minado campo do sensor, produzido pela bobina. Esse campo magntico irradia atravs da face do sensor que no metlica. O circuito do oscilador ajustado de maneira que, quando elementos no metlicos (como o ar) estiverem nas proximidades, o circuito continua a oscilar e a sada do dispositivo fica em nvel baixo.
69
Figura 3.13 - Sensor indutivo em corte que indica as suas principais partes.
3.4.1.1.1 Componentes bsicos do sensor indutivo

Bobinas: a bobina e a montagem em ncleo de ferrite geram um campo eletromagntico a partir da energia do oscilador. Oscilador: fornece a energia necessria para a gerao do campo mag
ntico nas bobinas.
Circuito de disparo: detecta mudanas na amplitude de oscilao. As mudanas ocorrem quando um alvo de metal se aproxima do campo mag ntico irradiado pelo sensor. Circuito de sada: quando uma mudana suficiente no campo magn
tico detectada, a sada em estado slido fornece um sinal a uma inter face para um CLP ou mquina. O sinal indica a presena ou ausncia de um alvo de metal na distncia do sensor.
Quando um objeto metlico (ao, ferro, alumnio etc.) chega prximo face do sensor, como ilustra a Figura 3.14, o campo magntico alternado induz a circulao de correntes parasitas no material. Para o oscilador, essas correntes acarretam perda de energia. medida que o alvo se aproxima, as correntes au mentam, fazendo com que a amplitude de sada do oscilador seja reduzida.
Sensor de proximidade
Campo de Alvo deteco
Figura 3.14 - Deteco de um objeto por meio de um sensor de proximidade.
At um ponto em que a amplitude do oscilador no seja menor que o valor limiar do circuito de disparo, a sada do sensor permanece em nvel baixo. En tretanto, medida que o objeto se move, as correntes parasitas fazem com que o oscilador pare.
70
A Figura 3.15 demonstra o comportamento do oscilador de acordo com a aproximao do objeto.

Oscilador com amplitude mxima quando nenhum objeto est presente. Oscilador comea a reduzir oscilao e campo magntico comea a parar.
Oscilador pra e metal detectado. Oscilador comea a se regenerar quando o objeto se afasta do sensor. Oscilador com amplitude mxima quando nenhum objeto est presente.
Figura 3.15 - Comportamento do oscilador do sensor indutivo de acordo com a aproximao do objeto.
Quando isso acontece, o circuito de disparo sente a perda da oscilao de sada e causa um chaveamento da sada, fazendo com que a sada do sensor fique em nvel alto, como indica a Figura 3.16.
Figura 3.16 - Sinais presentes no oscilador do sensor indutivo.
A distncia sensora de um sensor de proximidade a mxima distncia que um alvo pode atingir da face do sensor a fim de este detect-lo. Um parmetro que afeta a distncia sensora o tamanho (dimetro da bobina do sensor). Pequenos dimetros (aproximadamente W) tm distncias sensor as tpicas de 1 mm, enquanto sensores com grandes dimetros (aproximadamente 3") tm distncias sensoras na ordem de 50 mm ou mais.
3.4.1.1.2 Caractersticas do sensor em relao ao alvo

fundamental compreender que os catlogos dos fabricantes sempre des crevem a distncia sensora nominal considerando um objeto-alvo padro de ao. denominado alvo-padro. Distncia sensora a distncia mxima de operao para a qual o sensor projetado. A Figura 3.17 ilustra a distncia sensora para um sensor indutivo.
Sensores e Atuadores 71
O alvo-padro uma plaqueta quadrada de ao doce, com 1 mm de espessura e comprimentos dos lados iguais ao dimetro da face ativa. A Figura 3.18 exibe as caractersticas do alvo-padro.
Sensor de proximidade Direo do movimento 1 mm Face ativa
Figura 3.17 - Representao da distncia sensora de um sensor indutivo.
Figura 3.18 - Alvo-padro para sensores de proximidade indutivos.
Outros pontos importantes que devem ser observados para determina alcance do sensor so o tamanho e a forma do alvo. Desta maneira, alvos planos so preferveis, pois os arredondados podem diminuir o alcance. Os alvos menores que a face ativa tipicamente reduzem o alcance e os maiores que ela podem aumentar o alcance, como pelculas, folhas e filmes metlicos. preciso considerar ainda que metais distintos tm valores diferentes de resistividade (que limita as correntes parasitas); assim o tipo de metal afeta a distncia sensora. De acordo com o tipo de material a ser utilizado, necessrio um fator de correo da distncia sensora, como para o ao doce 1,0, ao inoxidvel 0,9, alumnio 0,45, bronze 0,50 e cobre 0,40. A Figura 3.19 apresenta os fatores de correo para esses materiais.
Ao doce - 1,0 x mxima distncia sensora
Ao inoxidvel - 0,9 x mxima distncia sensora
Bronze - 0,5 x mxima distncia sensora
Alumnio - 0,45 x mxima distncia sensora
Cobre - 0,4 x mxima distncia sensora
Ponto mximo de operao
Figura 3.19 - Fatores de reduo para diferentes tipos de materiais.
72
3.4.1.1.3 Sensores blindados

Os sensores indutivos podem ser blindados e no blindados. A construo blin dada inclui uma faixa metlica que envolve o conjunto ncleo de ferrite/bobina. J os sensores no blindados no possuem essa faixa. Para os sensores blindados h um campo magntico mais direcionado, o que contribui para o aumento da preciso, da direcionalidade e da distncia de opera o do sensor. A Figura 3.20 compara os sensores blindados e no blindados.
Sensor blindado Sensor no blindado
Ncleo de ferrite
Ncleo de ferrite
Figura 3.20 - Comparao entre sensores blindados e no blindados.
O alcance dos sensores indutivos funo de seu dimetro e varia entre sensores blindados e no blindados. A Figura 3.21 ilustra esse comportamento.
S = Shielded (blindado) N = Unshielded (no blindado)
Figura 3.21 - Comparativo entre a distncia sensora de sensores blindados e no blindados de diferentes dimetros.
73
3.4.1.1.4
Formas de conexo dos sensores
Os sensores de proximidade indutivos esto disponveis em CC ou CA. A maioria dos sensores requer trs cabos de conexo: terra, alimentao e sada Existem outras variaes que requerem dois e quatro cabos. A maioria dos sen sores est disponvel com um LED integrado ao corpo do sensor que indica se ele est acionado. Um dos primeiros passos que um projetista deve seguir quando utilizar qualquer sensor de proximidade consultar o catlogo do fabricante para determinar a melhor escolha para a aplicao. 3.4.1.1.5 Aplicao dos sensores de proximidade indutivos
Devido ao fato de as peas das mquinas serem geralmente construdas em algum tipo de metal, existe um nmero enorme de possibilidades de aplicao para sensores indutivos. Eles so relativamente baratos, extremamente confiveis, ope ram em uma grande variedade de tenses e podem ser conectados diretamente ao CLP sem componentes externos adicionais. Na maioria dos casos, sensores de proximidade indutivos so excelentes substitutos para as chaves mecnicas (chaves fim de curso). 3.4.1.1.6 Vantagens e desvantagens dos sensores de proximidade indutivos
Vantagens No afetado por poeira ou ambientes que contenham sujeira; No prejudicado pela umidade; No possui partes mveis nem contatos mecnicos; No dependente da cor do objeto-alvo.
Desvantagens Somente detecta objetos metlicos; A distncia sensora menor que em outras tecnologias de sensores de proximidade; Pode ser afetado por fortes campos eletromagnticos.
Na Figura 3.22 encontram-se algumas aplicaes tpicas para os sensores de proximidade indutivos.
74
Ferramentas e maquinrio
Linha de revestimento metlico
Esteira transportadora
Indstria madeireira
Indstria de petrleo - posio de registro
Deteco de posio de trilho em ptio de ferrovia
Figura 3.22 - Aplicaes de sensores de proximidade indutivos.
75
3.4.1.2 Sensores capacitivos Sensores de proximidade capacitivos esto disponveis em formas e tamanhos similares aos indutivos, Figura 3.23. Devido ao princpio de funcionamento desses sensores, suas aplicaes so um pouco diferentes. Para entender como os sensores de proximidade capacitivos funcionam, vamos considerar o diagrama em corte da Figura 3.24.
Figura 3.23 - Formas construtivas dos sensores capacitivos (HACKWORTH. 2003).
Figura 3.24 - Diagrama em corte do sensor capacitivo de proximidade.
Na Figura 3.25 esto os elementos que compem o sensor capacitivo, mostra dos detalhadamente.
Vista frontal A = Eletrodos do sensor B = Eletrodos de compensao
Figura 3.25 - Detalhes do sensor capacitivo.
76
O princpio de funcionamento desse sensor consiste em um oscilador interno que no oscila at que um material seja movido nas proximidades da face do sensor. O alvo varia a capacitncia de um capacitor na face do sensor, que parte de um circuito de um oscilador. Existem dois tipos de sensor capacitivo, mas h uma diferena na maneira como o capacitor do sensor formado. Existem duas placas do capacitor dispostas lado a lado na face do sensor; para esse tipo de sensor, o alvo externo age com o dieltrico. A medida que o alvo se aproxima do sensor, ocorre uma mudana no dieltrico, aumentando a capacitncia interna do capacitor do oscilador, causando aumento da sua amplitude, o que faz com que a sada do sensor comute para "1". A Figura 3.26 exibe o com portamento do oscilador com a aproximao do objeto.
Oscilador pra quando nenhum objeto est presente. Oscilador inicia e aumenta sua freqncia medida que o objeto se aproxima. Oscilador chega sua mxima freqncia e amplitude quando o objeto est prximo. Oscilador comea a reduzir a sua freqncia medida que o objeto se afasta. Oscilador pra quando nenhum objeto est presente. Posio do objeto-alvo
Figura 3.26 - Comportamento do oscilador do sensor capacitivo com a aproximao do objeto.
Na forma de onda apresentada na Figura 3.27, quando o alvo se aproxima da
face do sensor, a amplitude do oscilador aumenta, o que faz com que a sada do
sensor mude
para ligado.
Figura 3.27 - Sinais no sensor de proximidade capacitivo.
A superfcie sensvel do sensor capacitivo constituda por dois eletrodos de metal concntricos. Quando um objeto se aproxima de sua superfcie, atinge o campo eletrosttico dos eletrodos, a capacitncia do circuito oscilador aumenta e obtm-se a oscilao.
A capacitncia do circuito determinada pelo tamanho do alvo, sua cons tante dieltrica e a distncia at a ponta. Quanto maior o tamanho e a cons tante dieltrica de um alvo, mais este aumenta a capacitncia. Quanto menor for a distncia entre a ponta de compensao e o alvo, maior a capacitncia. Segue uma lista parcial de constantes dieltricas (K) para alguns materiais tpicos encontrados na indstria.
Acetona Acar gua lcool Amnia Anilina Ar Areia Baquelite Benzeno Borracha Calcrio de concha Celulide Cereal Cimento em p Cinza queimada Cloro lquido Dixido de carbono Ebonite Etanol Etilenoglicol Farinha Freon R22 e 502 (lquido) Gasolina Glicerina Leite em p Madeira seca Madeira mida Mrmore Mica Nitrobenzina Nylon leo de soja 19,5 3,0 80 25,8 15-25 6,9 1,000264 3-5 3,6 2,3 2,5-35 1,2 3,0 3-5 4,0 1,5-1,7 2,0 1,000985 2,7-2,9 24 38,7 1,5-1,7 6,11 2,2 47 3,5-4 2-7 10-30 8,0-8,5 5,7-6,7 36 4-5 2,9-3,5 leo de transformador leo de turpentina Papel Papel saturado de leo Parafina Perspex Petrleo Placa prensada Poliacetal Poliamida Polietileno Polipropileno Poliestireno Porcelana Resina acrlica Resina de dorido polivinil Resina de estireno Resina de fenol Resina de melanina Resina de polister Resina de uria Resina epxi Sal Shellac Solues aquosas Sulfa Teflon Tetraclorido de carbono Tolueno Vaselina Verniz de silicone Vidro Viro de quartzo 2,2 2,2 1,6-2,6 4,0 1,9-2,5 3,2-3,5 2,0-2,2 2-5 3,6-3,7 5,0 2,3 2,0-2,3 3,0 4,4-7 2,7-4,5 2,8-3,1 2,3-3,4 4-12 4,7-10,2 2,8-8,1 5-8 2,5-6 6,0 2,5-4,7 50-80 3,4 2,0 2,2 2,3 2,2-2,9 2,8-3,3 3,7-10 3,7
78
3.4.1.2.1 Fator de reduo

De acordo com um dado tamanho do objeto-alvo, os fatores de correo para detectores de proximidade capacitivos so determinados segundo a constante dieltrica do material do alvo. Desta forma, deve-se multiplicar a distncia sensora informada por um fator de reduo, que varia segundo o tipo do material do alvo. A Tabela 3.1 ilustra os fatores de reduo para os diversos tipos de materiais.
Material Todos os metais gua Vidro Plstico Madeira (dependente da umidade) leo Fator de reduo 1,0 1,0 0,3-0,5 0,3-0,6 0,2-0,7 0,1-0,3
Tabela 3.1 - Fatores de reduo para diversos tipos de material.
Materiais com grande constante dieltrica podem ser detectados por barreiras que possuam materiais com pequenas constantes dieltricas. Um exemplo a deteco de lcool ou flor. O lcool possui uma constante dieltrica maior (25,8) que as paredes do reservatrio de vidro (3,7), enquanto o flor tem uma constante dieltrica menor (1,5). A Figura 3.28 exibe essa possibilidade de uso do sensor capacitivo.
Correto
Incorreto
Figura 3.28 - Aplicao do sensor capacitivo para deteco por meio de barreiras.
Antes de colocar o sensor em determinada aplicao, deve-se fazer um teste in loco. A lista de constantes dieltricas fornecida para auxiliar a possibilidade de uma aplicao. Os valores podem variar de acordo com o tamanho e a densidade do material a ser detectado.
3.4.1.2.2 Sensores blindados

Os detectores de proximidade capacitivos, assim como os indutivos, tambm podem ser blindados e no blindados. Os blindados so mais indicados para a deteco de materiais de constantes dieltricas baixas (difceis de detectar), devido
79
concentrao de seu campo eletrosttico altamente concentrado. No entanto, os sensores blindados so mais suscetveis comutao falsa devido acumulao de sujeira ou umidade na face ativa do detector. Os detectores no blindados so mais indicados para a deteco de materiais de constantes dieltricas altas (fceis de detectar), pois seu campo eletrosttico menos concentrado do que o campo da verso blindada, sendo recomendados em aplicaes para deteco do nvel de lquido por meio de um suporte plstico. A Figura 3.29 compara sensores capacitivos blindados e no blindados.
Sensor blindado Ponta no blindada
Figura 3.29 - Comparativo entre sensores blindados e no blindados.
Sensores de proximidade capacitivos do tipo dieltrico podem ser usados para detectar materiais metlicos ou no metlicos. Um material com alta densidade detectado mais facilmente. Materiais com baixa densidade (espumas, papis etc.) no causam mudana detectvel no dieltrico e, conseqentemente, no disparam o sensor. Sensores do tipo indutivo necessitam que o material a ser detectado seja condutor eltrico. So ideais para metais e lquidos condutivos. Uma grande apli cao a medio de nvel em reservatrios feitos com materiais plsticos e deri vados. Esses sensores tm a caracterstica nica de "enxergar" atravs do reser vatrio e verificar a presena do lquido internamente, sendo ideais para medio de nveis de lquidos. Sensores de proximidade capacitivos podem ser utilizados em materiais me tlicos, assim como os indutivos, entretanto seu custo mais elevado, sendo invi veis para essa aplicao. Assim como acontece com os sensores de proximidade indutivos, os capaci tivos so fornecidos com um LED embutido para indicar o estado do sensor. Como os sensores so utilizados para materiais com grande variao de densidade, os fa bricantes geralmente fornecem um parafuso de ajuste de sensibilidade na parte tra seira do sensor. Assim, quando ele for instalado, a sensibilidade deve ser ajustada para o melhor desempenho em uma dada aplicao.
80
3.4.1.2.3
Vantagens e desvantagens dos sensores capacitivos
Vantagens
Detecta metais e no-metais, lquidos e slidos; Pode detectar "atravs" de certos materiais com densidade menor que o objeto a ser detectado; Dispositivo de estado slido que tem longa vida til.
Desvantagens
Pequena distncia sensora (uma polegada ou menos) que varia de acordo com o material a ser detectado; Muito sensvel a fatores ambientais (umidade); pode afetar a distncia sensora.
3.4.1.2.4
Aplicao dos sensores capacitivos
Na Figura 3.30 temos algumas aplicaes tpicas para os sensores de proximi dade capacitivos.
Madeireira Deteco de nvel Deteco de nvel de lquido
Processamento de alimentos
Deteco atravs do nvel de tubo reto
Figura 3.30 - Aplicaes de sensores de proximidade capacitivos.
81
3.4.1.3 Sensores de proximidade pticos

Os sensores de proximidade pticos so extremamente utilizados para detectar objetos em longas distncias (ao contrrio dos sensores indutivos ou capacitivos) e no vcuo e podem detectar qualquer tipo de material, sejam metlicos, condutivos ou porosos. Desde que os receptores e transmissores pticos utilizem feixes focados (lentes), eles podem operar prximos a outros sensores pticos sem interferncia. O princpio de funcionamento baseia-se em dois circuitos eletrnicos: um emissor do feixe de luz e outro receptor dele. O emissor envia um feixe de luz de forma pulsada atravs de um LED de modo a evitar que o receptor o confunda com a luz ambiente. O receptor possui um fototransistor sensvel luz e um circuito que reconhece somente a luz vinda do emissor. Para as aplicaes em sensores pticos, os LEDs infravermelhos so os mais utilizados, pois geram mais luz e menos calor que qualquer outro tipo de LED. Em algumas aplicaes, um feixe de luz visvel desejvel para facilitar a instalao ou confirmar o funcionamento do detector, sendo a luz vermelha visvel a mais eficiente. Os LEDs so largamente utilizados em sensores pticos, pois so componentes resistentes e confiveis. Operam em uma larga faixa de temperatura e so muito resistentes a danos decorrentes de vibrao e choques mecnicos. Para a deteco do feixe de luz, o fototransistor ou fotodiodo o componente eletrnico utilizado, sendo robusto e em estado slido, e causa uma mudana na corrente conduzida, dependendo da quantidade de luz detectada. Os detectores so mais sensveis a certos comprimentos de onda de luz. A resposta espectral de um detector determina sua sensibilidade para diferentes comprimentos de onda. A fim de aumentar a eficincia do sensor, o LED e o detector so geralmente "casados" espectralmente. O detector e o circuito em que est associado so denominados receptores. A Figura 3.31 mostra que o espectro do LED infravermelho e seu "casamento" com um receptor tm muito mais eficincia do que um LED visvel (vermelho).
Comprimento de onda (mcrons)
Figura 3.31 - Comparativo entre eficincias dos LEDs infravermelho e visvel.
82
3.4.1.3.1 Modulao do LED

Para que o alcance de um detector fotoeltrico seja aumentado, deve ampliar a corrente que circula nele. Todavia, com o aumento da corrente h um acrscimo de calor que pode danificar o LED. Desta forma, nos emissores faz-se uma comutao em uma freqncia elevada na ordem de 5 kHz, para evitar o aquecimento excessivo do LED. A Figura 3.32 projeta o sinal de modulao para o LED do sensor de proximidade ptico.
Figura 3.32 - Modulao do LED utilizado no sensor de proximidade ptico.
Os LEDs geralmente emitem luz e os fotodetectores so sensveis luz em uma grande rea. Lentes so usadas para os fotodetectores e LEDs para estreitar e dar forma a essa rea. medida que a rea estreitada, o alcance aumenta. Como resultado, as lentes ampliam a distncia sensora dos sensores fotoeltricos.
LED com lentes
Fotodetector com lentes
Figura 3.33 - Uso das lentes no LED e fotodetector.
Os sensores pticos mais utilizados na indstria so: barreira, difuso-refletido e retrorreflexivo, apresentados a seguir.
3.4.1.3.2
Sensor do tipo barreira (feixe direto)
O sensor ptico do tipo barreira consiste em duas unidades separadas, cada uma montada em lados opostos do objeto a ser detectado, como mostra a Figura 3.34.
83
Sada ON
Emissor
Receptor
Sada OFF
Emissor
Receptor
Figura 3.34 - Sensor de barreira ptico.
Como se v na Figura 3.34. uma unidade o emissor, que a fonte luminosa que produz um feixe de luz focado. Considerando que, quando o receptor no recebe sinal do sensor comuta a sua sada, se um objeto passar entre o emissor e o receptor, o feixe de luz bloqueado e o receptor comuta a sua sada. Sensores pticos do tipo barreira tm uma boa resposta quando o objeto a ser detectado no transparente. Esses sensores podem operar a longas distncias, sendo uma boa opo para ambientes empoeirados ou sujos. Uma das desvantagens desse sensor a necessidade de uma instalao eltrica tanto no emissor quanto no receptor.
3.4.1.3.2.1 Vantagens e desvantagens do sensor ptico do tipo barreira

Vantagens
Podem detectar pequenos objetos a longas distncias; Os objetos podem ser opacos ou pouco translcidos; Devido sua habilidade de detectar atravs de ambientes sujos, com p, leo, entre outros, esses sensores fornecem grande confiabilidade e ne cessitam de pouca manuteno.
Desvantagens
Mais caro, devido exigncia de emissor e receptor em separado; Necessita de duas conexes eltricas separadas; O alinhamento do feixe de luz emissor-receptor torna-se muito importante; No detecta objetos completamente transparentes.
84
3.4.1.4 Sensor do tipo difuso-refletido

O sensor difuso-refletido aparece na figura seguinte, e tem o emissor e o receptor de luz alocados na mesma unidade. Desta forma, a luz do emissor do objeto-alvo reflete no prprio objeto a ser detectado, sendo espalhada pela superfcie do alvo em todos os ngulos possveis. Uma parte refletida e captada pelo receptor, o que ocasiona a comutao da sada do sensor. Quando no existe objeto presente, nenhuma luz refletida para o receptor e a sada do sensor no comutada. A Figura 3.35 ilustra esse tipo de sensor.
Emissor
Figura 3.35 - Sensor de proximidade ptico difuso-refletido.
Os sensores difuso-refletidos pticos so mais convenientes em muitas aplica es devido ao fato de o emissor e o receptor estarem alocados no mesmo sensor, o que facilita o cabeamento. Esse tipo de sensor no gera bons resultados com alvos transparentes ou que tenham baixa refletividade (superfcies rugosas ou escuras). Desta forma, o sensor tem maior alcance para objetos com superfcies claras em comparao com as escuras.
3.4.1.4.1 Vantagens e desvantagens do sensor difuso-refletido

Vantagens
No necessrio um refletor (fita refletora) ou espelho; Dependendo do ajuste, diferentes objetos podem ser detectados; Os objetos podem ser translcidos, transparentes ou opacos e mesmo assim uma porcentagem da luz refletida.
Desvantagens
Para menores distncias requerida menor reflexo das superfcies dos materiais; Para maiores distncias, maiores taxas de reflexo so necessrias.
3.4.1.4.2 Sensor de proximidade do tipo retrorreflexivo

O retrorreflexivo o sensor ptico mais sofisticado de todos. Nesse tipo de sensor, o emissor e o receptor esto localizados em uma unidade. Como exibe a Figura 3.36, o sensor opera similarmente ao sensor de barreira, no qual um objeto passa em frente a ele e bloqueia o feixe de luz enviado. En tretanto, neste caso a luz que est sendo bloqueada a mesma que retorna de um refletor. Desta forma, esse sensor no necessita de cabeamento adicional, pois o emissor e o receptor esto alocados no mesmo sensor.
Figura 3.36 - Sensor de proximidade retrorreflexivo.
Nesta configurao, o objeto reflexivo pode ser um espelho prismtico ou fitas refletoras. Estas no precisam ser alinhadas perfeitamente perpendiculares ao detector, sendo permitido um desalinhamento de at 15, sem reduzir a margem de deteco do sensor. Os detectores por feixe retrorreflexivo so mais fceis de instalar que os de feixe transmitido. Somente a unidade emissora/receptora deve ser instalada e conectada. Esses sensores so indicados para detectar objetos opacos, translcidos e at transparentes. Em aplicaes com alvos brilhantes ou altamente reflexivos eles devem ser detectados, pois as reflexes do prprio alvo podem ser indicadas como se fossem do refletor. Em algumas aplicaes, h a possibilidade de orientar o detector e o refletor (ou fita refletora) de maneira que o alvo brilhante reflita a luz longe do receptor, como, por exemplo, montando o sensor a 45 da face refletiva do objeto.
86
3.4.1.4.2.1 Vantagens e desvantagens dos sensores retrorreflexivos

Vantagens Maior facilidade de instalao que o do tipo barreira, pois tem corpo nico e de fcil alinhamento; Mais barato que o feixe transmitido, porque a fiao mais simples (corpo nico); Possibilidade de deteco de objetos transparentes, para os quais sempre h uma atenuao, permitindo ajustes no potencimetro de sensibilidade do sensor de forma a detectar esse objeto; Os objetos podem ser opacos, translcidos e at transparentes.
Desvantagens Uma possvel falha no emissor avaliada como deteco de um objeto; O espelho prismtico ou fitas refletoras podem se sujar, provocando fa lhas no funcionamento; Possui alcance mais curto que o feixe transmitido; Pode no detectar objetos brilhantes (usar a polarizao); Possui menor margem de deteco que o sensor de feixe transmitido.
3.4.1.5 Sensor de proximidade ultra-snico

O sensor de proximidade ultra-snico opera de acordo com o mesmo princpio do sonar, como revela a Figura 3.37, em que um sinal de ultra-som enviado da face do sensor. Se um alvo colocado na frente do sensor e est dentro de sua escala, o sinal refletido pelo alvo e retorna ao sensor. O retorno desse sinal chama-se eco e, quando acontece, o sensor detecta se um alvo est presente pela medida do tempo de atraso entre o sinal transmitido e o eco. O sensor pode calcular a distncia entre o sensor e o alvo pela medio do tempo transcorrido entre a emisso do sinal e o retorno do eco.
Figura 3.37 - Sensor de proximidade ultra-snico.
Como qualquer sensor de proximidade, o ultra-snico tem limitaes, sendo
capaz de medir somente um alvo se este estiver dentro de sua escala de medio.
3.4.1.5.1 Construo do sensor ultra-snico

Existem quatro componentes bsicos que constituem um sensor de proximi dade ultra-snico:
Transdutor/receptor Comparador Circuito detector Sada em estado slido

Figura 3.38 - Componentes do sensor ultra-snico.
3.4.1.5.2 Componentes bsicos

Transdutor/receptor: o transdutor envia pulsos de ondas sonoras a partir da face do sensor. O receptor recebe as ondas que retornam em forma de eco do objeto a ser detectado. Circuito detector e comparador: quando o sensor recebe o eco refle tido, feita uma comparao e, de acordo com a diferena de tempo, envia um sinal para a sada. Sada em estado slido: gera um sinal eltrico para ser interpretado
por uma interface digital, como, por exemplo, um CLP. O sinal de um sensor digital indica a presena ou ausncia de um objeto. Se o sensor for analgico, ele indica a distncia do objeto nas proximidades do sensor. A freqncia do sensor geralmente entre 25 kHz e 500 kHz. Unidades de sensores ultra-snicos para aplicaes mdicas operam a 5 MHz ou mais. A freqncia do sensor inversamente proporcional a distncia sensora. Enquanto um sensor com uma freqncia de 50 kHz pode trabalhar at dez metros ou mais, um com 200 kHz limitado a distncias de aproximadamente um metro. A escala de medio uma rea com formato de funil que sai diretamente da face do sensor, Figura 3.39. As ondas sonoras saem da face do sensor em uma disperso em forma de cone e tm como fronteira o ngulo do feixe das ondas do sensor.
Zona cega Sensor
Figura 3.39 - rea til da escala de medio do sensor de proximidade.
88
O alcance de sensibilidade de um sensor ultra-snico a rea entre os limites mnimos e mximos de sensibilidade do sensor, como define a Figura 3.40.
Figura 3.40 - Limites mximos e mnimos de sensibilidade do sensor ultra-snico.
Os sensores ultra-snicos tm uma pequena rea prxima ao sensor que no usada, tambm chamada de "zona cega". O outro lado da zona cega a mxima distncia sensora em que um objeto pode ser detectado. O tamanho e o material do alvo determinam a mxima distncia em que um sensor capaz de detectar um objeto. Materiais que absorvem o som, como espu ma, algodo, borracha etc. so mais difceis de detectar do que aqueles acusticamente reflexivos, como metal, plstico ou vidro. Quando os materiais que tm menor reflexo acstica so detectados, h uma reduo da mxima distncia sen sora, como ilustra a Figura 3.41.
Figura 3.41 - Reduo da distncia sensora de acordo com o material do objeto.
89
Sensores de proximidade ultra-snicos so largamente utilizados para detectar alvos que esto alm das pequenas distncias sensoras possveis dos sensores capacitivos e indutivos. Isso possvel devido ao fato de os sensores de proximi dade ultra-snicos possurem uma escala de medio de seis metros ou mais. Alm disso, tm um timo desempenho para detectar materiais densos como metais e lquidos. No so recomendados para materiais que tm como carac tersticas absorver som, como borrachas e tecido. Tambm tm fraco desempenho com lquidos turbulentos ou espumas. 3.4.1.5.3 Consideraes acerca do ambiente em que esto instalados os sensores ultra-snicos Rudo
3.4.1.5.3.1
Sensores ultra-snicos possuem circuito de supresso de rudos que garante a confiabilidade em ambientes com rudos. 3.4.1.5.3.2 Presso atmosfrica
Presses atmosfricas normais tm um pequeno efeito na preciso da medida, entretanto sensores ultra-snicos no foram desenvolvidos para uso em locais com altas ou baixas presses atmosfricas, pois quando extremas podem danificar o transdutor ou a face do sensor. 3.4.1.5.3.3 Temperatura do ar
A velocidade do som no ar depende da temperatura. Um aumento na tem peratura causa reduo na velocidade do ar e, por conseqncia, amplia a distncia sensora. 3.4.1.5.3.4 Turbulncia do ar
Correntes de ar, turbulncia e camadas de diferentes densidades causam refrao da onda sonora. O eco pode ser enfraquecido ou ter sua direo alterada. Desta forma, o alcance do sensor, a preciso e a estabilidade podem ser dete riorados. 3.4.1.5.3.5 Proteo do sensor
Em aplicaes em que o sensor esteja em um ambiente mido, ele deve ser montado de maneira que a gua ou outros fluidos no permaneam na face sensora. E fundamental que cuidados sejam tomados para que slidos e lquidos no fiquem acumulados no sensor, o qual tambm vulnervel a atmosferas alcalinas e cidas.
90
Como as ondas sonoras devem passar pelo ar, a preciso desses sensores est sujeita ao tempo de propagao do som no ar. Devido ao seu grande alcance, o projetista do sistema deve tomar cuidado ao utilizar mais do que um sensor ultra-snico em um sistema, pela possibilidade de cruzamento entre sensores. Uma das maiores finalidades do sensor a medio de nvel, Figura 3.42. Observe que sensores ultra-snicos no tm boa performance em superfcies turbulentas. Para sanar este problema, um tubo pode ser usado para reduzir a turbulncia na superfcie do lquido.
Figura 3.42 - Medio de nvel com superfcie turbulenta.
3.4.1.5.4 Vantagens e desvantagens dos sensores de proximidade ultra-snicos

Vantagens
Podem detectar objetos a distncias at 15 metros; Um sensor de proximidade ultra-snico tem uma resposta que independe da cor da superfcie ou reflexibilidade ptica do objeto.
Desvantagens
Devem ser colocados perpendicularmente ao objeto a ser detectado para que a distncia sensora seja a especificada; Tm mnima distncia sensora; Mudanas no ambiente como temperatura, presso, umidade e turbuln cia no ar podem afetar a performance do sensor; Objetos com pouca densidade, como espumas e roupas, tendem a absor ver energia e podem causar dificuldades para deteco a longas distncias.
91
3.4.1.5.5 Aplicaes
Figura 3.43 - Medio de nvel de lquidos em tanques.
Figura 3.44 - Verificao da presena de objetos em uma caixa.

1. 2. 3. Descreva os tipos de chave mais utilizados na indstria. Qual a finalidade do uso de uma chave fim de curso? Descreva a sua confi gurao de contatos. Quais os critrios para a seleo de uma chave fim de curso? Diferencie as chaves automticas das convencionais. Defina rel. Quais so as suas aplicaes? Cite as principais aplicaes dos rels. Quais so os critrios que devem ser levados em considerao para a seleo dos rels? O que diferencia um sensor digital de um analgico? Cite um exemplo. Descreva os principais elementos constituintes de um sensor indutivo.
4.
5. 6.
7.
8.
9.
10. O que alvo-padro? E fator de reduo? 11. Qual a vantagem de usar sensores blindados? 12. Cite as vantagens e desvantagens de um sensor indutivo. 13. Qual o princpio geral de funcionamento dos sensores pticos? 14. Quais caractersticas fazem dos LEDs os melhores componentes eletrnicos para uso nos emissores dos sensores pticos? 15. Qual a finalidade de usar lentes pticas nas unidades emissoras e receptoras do sensor fotoeltrico? 16. 17. 19. 20. 21. 22. 23. 24. 25. Por que se faz a modulao do sinal no LED emissor? Qual o princpio de funcionamento do sensor do tipo barreira? Qual o princpio de funcionamento do sensor retrorreflexivo? Quais as vantagens e desvantagens do sensor retrorreflexivo? Qual o princpio de funcionamento do sensor difuso-refletido? Cite as vantagens e desvantagens do sensor difuso-refletido. Descreva o princpio de funcionamento de um sensor ultra-snico. Que fatores ambientais devem ser considerados para a instalao de um sensor ultra-snico? Cite as vantagens e desvantagens de um sensor ultra-snico.
18. Enumere as vantagens e desvantagens do sensor do tipo barreira.
93
Anotaes
94
Linguagens de Programao
4.1 Definies bsicas

Imagine que um gerente deseja passar instrues a um operador de deter minado processo. Se ambos falam portugus, instrues tpicas poderiam ser: ligue o motor, desligue o motor, some dois valores, subtraia dois valores, acenda a lmpada, apague a lmpada, ligue a sirene e assim por diante. Portanto, para que haja uma efetiva comunicao, necessrio utilizar uma linguagem que ambos entendam. Os efeitos seriam os mesmos se as instrues fossem dadas em japons, desde que ambos entendessem japons. Genericamente, linguagem um meio de transmisso de informaes entre dois ou mais elementos com capacidade de se comunicarem. Esses elementos no ficam restritos aos seres humanos, nem mesmo exclusividade dos seres vivos, j que mquinas podem ser construdas com tal capacidade. Na rea da computao, define-se instruo como um comando que permite a um sistema com capacidade computacional realizar determinada operao. Linguagem de programao um conjunto padronizado de instrues que o sistema computacional capaz de reconhecer. Programar significa fornecer uma srie de instrues a um sistema com capaci dade computacional, de maneira que este seja capaz de comportar-se deterministicamente, executando de forma automtica as decises de controle em funo do estado atual, das entradas e das sadas do sistema num dado instante. O programador responsvel por prever as situaes possveis do sistema, planejar uma estratgia de controle e codificar as instrues em uma linguagem de programao padronizada para posteriormente serem passadas ao sistema computacional.
95
4.1.1
Norma IEC 61131-3
Nos ltimos anos houve um enorme avano nas tcnicas e nas linguagens de programao. Vrios mtodos de modelagem foram desenvolvidos e poderosas linguagens criadas, visando atender aos mais diversos setores. Inegavelmente a programao dos controladores lgicos programveis atual mente mais simples e flexvel do que antes, principalmente porque foram desen volvidas ou aperfeioadas vrias linguagens proprietrias, incluindo variaes da lin guagem Ladder e da linguagem de Lista de Instrues. A inexistncia de normas em relao s linguagens de programao dos CLPs fez surgir inmeras variantes destas ao longo do tempo, todas diferentes entre si. Do ponto de vista das empre sas usurias, claramente um desperdcio de dinheiro e de recursos humanos, j que as habilidades desenvolvidas por seus funcionrios na utilizao de um determi nado tipo de CLP no podem ser reaproveitadas quando da sua substituio por outro tipo ou fabricante. Assim, quando a empresa necessita trocar o CLP antigo devido ao aumento de demanda ou mesmo para incorporar novos recursos, investimentos devem ser feitos em aquisio e desenvolvimento de softwares, hardwares e em treinamento do pessoal envolvido na implantao e manuteno desses sistemas, incluindo tcnicos, projetistas de sistemas e at mesmo os gerentes da planta. Felizmente a comunidade industrial internacional reconheceu que era neces srio estabelecer um padro aberto para os CLPs, visando a uniformizao de pro cedimentos dos diversos fabricantes. Para tanto, foi criado um grupo de trabalho no IEC (International Electrotechnical Commission) para estabelecer normas a todo o ciclo de desenvolvimento dos CLPs, incluindo o projeto de hardware, instalao, testes, documentao, programao e comunicao. No incio da dcada de 1990, o IEC publicou vrias partes da norma IEC 1131 que cobre o ciclo de vida completo dos CLPs. Essa norma conside rada, por alguns autores, um marco histrico para os CLPs. Alguns anos depois essa norma foi revisada e recebeu o nmero IEC 61131 cuja terceira parte - IEC 61131-3 - trata das linguagens de programao. Com o objetivo de simplificar a sua anlise, usual dividi-la em trs sees: Generalidades; Elementos comuns; Linguagens de programao.
Acompanhe a seguir, de forma resumida, os principais elementos da norma.
96
4.2 Elementos comuns 4.2.1 Comentrios
recomendado comentar as linhas do programa sempre que sua interpretao no for bvia ou trivial. A norma IEC 61131-3 define que um comentrio iniciado pela seqncia de caracteres (* e terminado pela seqncia *). Exemplo: (* isto um comentrio *) Um comentrio pode ser colocado em uma linha sem instrues.
4.2.2 Unidades organizacionais de programas

O programa de um CLP dividido em unidades individuais, chamadas de Unidades Organizacionais de Programas (POU - Program Organization Units), que podem ser dos seguintes tipos: Programas; Blocos de funes (ou blocos funcionais); Funes.
4.2.3 Entradas, sadas e memria

Os elementos mais importantes de um CLP so as entradas, as sadas e a memria interna. Somente atravs de suas entradas o CLP recebe informaes do mundo externo. De forma similar, o CLP s pode controlar algum dispositivo, se este estiver conectado em uma de suas sadas. So as variveis que permitem acessar diretamente as posies de memria dos CLPs. Uma posio de memria de um CLP identificada por trs regies lgicas. A primeira letra identifica se a varivel est mapeando uma entrada, sada ou posio interna de memria, conforme a Tabela 4.1.
Primeira letra I Q M Ingls Inputs Outputs Memory Portugus Entradas Sadas Memria
Tabela 4.1 - Mapeamento das posies de memria de um CLP.
97
A segunda letra identifica o tipo do dado, como mostra a Tabela 4.2:

Segunda letra X B W D L Bit Byte (8 bits) Word (16 bits) Double Word (32 bits) Long Word (64 bits) Tipo do dado
Tabela 4.2 - Identificao do tipo de dado.
Em se tratando de varivel booleana, a letra X opcional, ou seja, possvel representar a entrada discreta 1 como IX1 ou I1. Os demais dgitos representam a posio de memria e estabelecem uma hierarquia que depende do CLP utilizado e tambm da filosofia do fabricante. O nmero de nveis hierrquicos no definido pela norma. Alguns fabricantes utilizam nmeros separados por pontos para definio de um endereo. Por exemplo, a varivel IW2.1.33 poderia representar Rack 2, Mdulo 1, canal 33. Exemplos:
I0.1 (* memria de entrada, tipo binria, palavra 0, bit 1 *)
IX10.0 (* bit 0 da palavra 10 da rea de entradas *) IW5 QW3 MB5 MW11 (* a quinta palavra da rea de entradas *) (* a terceira palavra da rea de sadas *) (* o quinto byte da rea de memria interna *) (* a dcima primeira palavra da rea de memria interna *)
A norma IEC 61131-3 no especifica a faixa de valores, que pode comear com 0 ou 1, dependendo do fabricante. Tambm no faz nenhuma referncia de como devem ser atribudos os bits individualmente dentro de um Byte ou Word. comum utilizar, por exemplo, M5.3 para designar o bit 3 da Word 5, mas no obrigatrio que seja assim. Outra questo que a numerao da posio dos bits pode comear da direita para a esquerda ou o inverso, sendo a primeira forma a mais comum. Uma das primeiras tarefas do programador consultar o manual do CLP a ser utilizado para descobrir como so organizados esses itens.
4.2.4 Acesso direto a variveis

De acordo com a norma IEC 61131-3, somente entradas, sadas e a memria interna do controlador podem ser acessadas diretamente pelo programa de controle. Enderear diretamente significa escrever ou ler diretamente na entrada, sada ou memria sem utilizar um identificador simblico. A localizao das suas
98
posies fsicas ou lgicas no sistema de controle definida pelo respectivo fa bricante do controlador. O endereamento direto reconhecido pela utilizao do smbolo "%" pre cedendo sua designao. Exemplos:
%I12 %IW5 %QB8 (* Bit 12 de entrada *) (* Palavra 5 da rea de entradas *) (* Byte 8 da rea de sadas *)
%MW27 (* Palavra 27 da rea de memria interna *)
O uso de endereamento direto de variveis permitido somente em programas, configuraes e recursos. As Unidades Organizacionais do tipo funo e bloco de funes devem operar exclusivamente com variveis simblicas (que sero discutidas posteriormente neste captulo), visando mant-los o mais inde pendentes possvel do controlador utilizado, possibilitando que esses blocos possam ser portados para outros controladores.
4.2.5 Tipo de dado

Em um programa de controle deve ser possvel especificar valores para tem porizadores, contadores, variveis discretas, variveis analgicas etc. Os tipos bsi cos podem ser vistos na Tabela 4.3.
Palavra-chave BOOL SINT INT DINT UINT REAL TIME STRING BYTE WORD Tipo de dado Boolean Short Integer Integer Double Integer Unsigned Integer Floating point Tempo de durao String 8 bits 16 bits 0 ou 1 0 a 255 -32 768 a +32 767 -2 147 483 648 a +2 147 483 647 0 a 65 535 +/-2.9E-39 a +/-3.4E+38 Depende da implementao Depende da implementao Faixa de valores no declarada Faixa de valores no declarada Faixa de valores
Tabela 4.3 - Tipos de dado especificados pela norma IEC 61131-3.
99
A partir desses tipos de dado temos os exemplos ilustrados na Tabela 4.4.

Tipo do dado Inteiros Nmero de ponto flutuante Nmero binrio Nmero octal Nmero hexadecimal Nmero booleano Exemplos 12, -8, 123, 751 12.5,-8.0, 0.1234 2#1101_0011 8#323 16#D3 ou 16#d3 0, 1 (211 decimal) (211 decimal) (211 decimal)
Tabela 4.4 - Exemplos de dados empregados.
4.2.6 Strings
Normalmente so utilizadas para troca de mensagens de texto com o operador ou outros sistemas, para relatar alarmes e informar a necessidade de interveno do operador de forma geral. String uma seqncia de caracteres entre aspas simples. A Tabela 4.5 apresenta exemplos de strings.
Exemplo 'a' 'Perigo!' '' Descrio String de 1 caractere String de 7 caracteres String vazia
Tabela 4.5 - Exemplos de strings.
4.2.7 Tempos e datas

Esses dados so utilizados para especificar tempo e podem conter valores, como, por exemplo, 2 minutos e 15 segundos. A especificao de um tempo de durao consiste em uma parte introdutria, a palavra-chave T# ou t#, seguida de uma seqncia que pode indicar dias, horas, minutos, segundos e milissegundos. As abreviaes utilizadas so:
d: h:
dia hora

100
m: minuto s: segundo ms: milissegundos

A Tabela 4.6 descreve exemplos de strings de tempos e de datas.

Descrio Tempo de durao Data Hora do dia Data e hora Exemplos T#18ms, t#3m4s, t#3.5s t#6h_20m_8s TIME#18ms D#1994-07-21 DATE#1994-07-21 TOD#13:18:42.55 TIME_OF_DAY#13:18:42.55 DT#1994-07-21-13:18:42.55 DATE AND TIME#199407-21-13:18:42.55
Tabela 4.6 - Exemplos de strings de tempos e de datas.
4.2.7.1
Outros tipos
Alm desses tipos predefinidos, o usurio pode definir seus prprios tipos de dados. Os tipos derivados devem ser declarados entre as palavras-chave TYPE e END_TYPE.
TYPE (* Tipo derivado simples *) PRESSO: REAL := 1.0;
END_TYPE
TYPE (* Tipo derivado estruturado *) PRESSO SENSOR:

STRUCT
INPUT: STATUS: CALIBRACAO: LIMITE_SUP: NUM_ALARMES:

END_STRUCT END_TYPE
PRESSO := 1.0; BOOL:= 0; DATE := DT#2007-05-10; REAL := 10.0; INT := 0;
TYPE (* Tipo derivado enumerativo *) ESTADO_ATUAL: (INICIALIZANDO, EXECUTANDO, REPOUSO, FALHA):= REPOUSO; END_TYPE
TYPE (*Tipo derivado de atribuio de faixa de valores *) TENSAO_MOTOR: INT(0. .12) ; END_TYPE
TYPE (* tipo derivado do tipo matriz *) HIST_PRESSAO_CALDEIRA: ARRAY[1..100] OF PRESSO; END_TYPE
101
4.2.8 Endereamento simblico

Um identificador simblico consiste nos itens descritos a seguir: Letras maisculas ou minsculas, dgitos de 0 a 9 e o smbolo sublinhado
"_".
O identificador deve comear com uma letra ou sublinhado. No se podem utilizar dois ou mais caracteres sublinhados consecutivos. No so permitidos espaos em branco. As letras maisculas ou minsculas tm o mesmo significado, ou seja, os identificadores MOTOR_LIGADO, Motor_Ligado e motor_ligado repre sentam o mesmo objeto.
A seguir veja exemplos de identificadores invlidos:
1 SENSOR: o identificador no comea com letra ou sublinhado. Boto_l: as letras no podem conter nenhum tipo de acento. Ent 2: espaos em branco no so permitidos.
Alm do mais, os identificadores no podem ter os mesmos nomes das palavras-chave previstas na norma.
4.2.9 Declarao de variveis

Todas as variveis a serem utilizadas pelas Unidades Organizacionais devem ser definidas no incio destas. No caso das linguagens de programao textuais (Lista de Instrues ou Texto Estruturado), a declarao de variveis feita de forma semelhante feita na linguagem Pascal. Todas as variveis devem ser declaradas entre a palavra-chave VAR, que indica o incio da declarao de variveis, e a palavra-chave END_VAR, que indica o final do bloco de declarao de variveis. Exemplo:
VAR Temp Aut_man Finalizado END_VAR : INT; : BOOL; : BOOL; (*Temperatura *) (* Automtico ou Manual*) (* Terminou *)
A declarao inicia-se com o nome simblico da varivel seguido do smbolo dois-pontos (:) e o seu tipo de dado e o smbolo ponto-e-vrgula (;) para indicar o final da declarao. A norma IEC 61131-3 especifica diferentes tipos de variveis de acesso. Cada tipo tem uma palavra-chave associada.
102
4.2.9.1 Variveis internas

Freqentemente necessrio armazenar resultados intermedirios que no necessitam ser conhecidos externamente. Para tanto so utilizadas as variveis lo cais, as quais so declaradas entre as palavras-chave VAR e END_VAR. Exemplo:
VAR temp : INT; END_VAR (* resultado intermedirio *)
4.2.9.2
Variveis de entrada
So alimentadas externamente por uma unidade organizacional, por exemplo, um bloco funcional. Devem ser declaradas entre as palavras-chave VARJNPUT e END_VAR, conforme o exemplo a seguir:
VAR_INPUT Entrada : INT; (* Valor de Entrada *) END_VAR
4.2.9.3
Variveis de sada
So as variveis de sada de uma Unidade Organizacional e fornecem valores que sero transferidos para um dispositivo externo. So utilizadas por programas e blocos de funes. Um exemplo de declarao feito a seguir:
VAR_OUT PUT Resultado : INT; END_VAR (* Valor de retorno *)
4.2.9.4
Variveis de entrada e de sada
O valor de uma varivel de entrada e de sada pode tanto receber quanto en viar um valor a outras Unidades Organizacionais.
VAR_IN_OUT Valor : INT; END_VAR
As variveis anteriormente especificadas so do tipo local e s podem ser utilizadas dentro da unidade em que foram declaradas. Elas so desconhecidas por todas as outras unidades organizacionais, portanto tambm so inacessveis a partir destas. No caso dessas variveis, elas podem existir repetidamente em diferentes unidades organizacionais. Assim, a varivel temp pode ser declarada em diversos blocos funcionais distintos. Essas variveis locais so totalmente descorrelacionadas e diferentes umas das outras.
103
Uma varivel tambm pode ser declarada para ser visvel globalmente. / declarao feita de maneira semelhante, agora utilizando as palavras-chavt VAR_GLOBAL e VAR_EXTERNAL. Exemplo:
VAR_GLOBAL Temperatura: END_VAR REAL;
As variveis externas so declaradas dentro das Unidades Organizacionais e permitem o acesso a variveis globais declaradas em outras Unidades. Exemplo:
VAR_EXTERNAL Temperatura: END_VAR REAL
4.2.10 Inicializao
Freqentemente necessrio que uma varivel contenha um valor inicial. Cada varivel inicializada com um valor correspondente ao seu tipo, conforme mostra a Tabela 4.7, exceto quando especificado de outra maneira no programa.
Tipo do dado BOOL, SINT, INT, DINT, UINT, BYTE, WORD REAL TIME DATE STRING Valor inicial 0 0.0 T#0s 0001-01-01 " (string vazia)
Tabela 4.7 - Inicializao das variveis.
Durante a declarao da varivel, possvel fazer com que ela inicialize com um valor diferente do padro. Por exemplo, deseja-se declarar uma varivel global, do tipo inteira, com o nome de dezena.
VAR_GLOBAL Dezena : INT :=10; (*varivel inicializada com o*) (*valor inteiro igual a 10*)
Conforme o exemplo, o valor da inicializao sempre inserido entre o tipo do dado - neste caso INT - e o smbolo de ponto-e-vrgula, indicador de trmino de sentena. O valor a ser inicializado deve ser precedido pelos smbolos Embora o valor da varivel tenha sido definido no incio do programa, ele pode ser alterado durante a execuo.
104
4.2.11 Atributos de variveis

AT: serve para alocar uma varivel em um determinado endereo.
VAR BTN_DESL AT %I12.3 Temperatura AT %IW3 HIST_VAZAO AT %IW10 END_VAR : : : BOOL; WORD; ARRAY[1..8] OF SINT;
Declaraes como esta so a melhor maneira de definir as entradas e sadas do CLP. Se a conexo do BTN_DESL, por exemplo, precisar ser colocada em outra posio, basta alterar o endereo na declarao da varivel e nenhuma alterao necessria no corpo do programa.
RETAIN: o valor dessa varivel ser mantido em caso de falta de energia.

VAR_OUT RETAIN VELOCIDADES_PADRAO END_VAR : ARRAY[1..4] OF REAL;
CONSTANT: a varivel no pode ser modificada.

VAR CONSTANT DUZIA : SINT := 12; END_VAR
4.3 Linguagens de programao

Visando atender aos diversos segmentos da indstria, incluindo seus usurios, e uniformizar as vrias metodologias de programao dos controladores industriais, a norma IEC 61131-3 definiu sinttica e semanticamente cinco linguagens de programao: Diagrama de Blocos de Funes (FBD - Function Block Diagram) Linguagem Ladder (LD - Ladder Diagram) Seqenciamento Grfico de Funes (SFC - System Function Chart) Lista de Instrues (IL - Instruction List) Texto Estruturado (ST - Structured Text)
105
Trs destas so grficas e duas so textuais, conforme a Tabela 4.8:

Texto Estruturado (ST) Lista de Instrues (IL) Diagrama de Blocos e Funes (FDB) Linguagem Ladder Seqenciamento Grfico de Funes (SFC) Grficas Textuais
Tabela 4.8 - Descrio das linguagens segundo a norma IEC 61131-3.
4.3.1 Linguagem Ladder - Ladder Diagram (LD)

uma linguagem grfica baseada na lgica de rels e contatos eltricos para a realizao de circuitos de comandos de acionamentos. Por ser a primeira lin guagem utilizada pelos fabricantes, a mais difundida e encontrada em quase todos os CLPs da atual gerao. Bobinas e contatos so smbolos utilizados nessa linguagem. Os smbolos de contatos programados em uma linha representam as condies que sero avaliadas de acordo com a lgica. Como resultado determinam o controle de uma sada, que normalmente representado pelo smbolo de uma bobina. Recebeu vrios nomes desde sua criao, entre eles diagrama do tipo escada, diagrama de contatos e linguagem de contatos. Neste livro consideramos lingua gem Ladder pelos seguintes motivos: Primeiramente por ser o nome mais conhecido no meio industrial. Em segundo lugar, pela traduo literal, a palavra mais prxima seria "dia grama do tipo escada". No entanto, poderia gerar confuso, j que a pronncia a mesma da palavra SCADA, a qual comumente adotada no meio industrial para referir-se aos sistemas supervisrios. Por ltimo, "diagrama de contatos" somente esclarece que um tipo de diagra ma e no suficiente para caracterizar que este seja implementado em CLP, uma vez que um diagrama de contatos tambm pode ser implementado utilizando ele mentos fsicos discretos, como rels, contatores, temporizadores e outros, monta dos em painis eltricos. Essa linguagem ser tratada com detalhes no captulo 5.
4.3.2 Lista de Instrues - Instruction List (IL)

Inspirada na linguagem assemb\y e de caracterstica puramente seqencial, caracterizada por instrues que possuem um operador e, dependendo do tipo de operao, podem incluir um ou mais operandos, separados por vrgulas. indicada para pequenos CLPs ou para controle de processos simples. A linguagem de Lista de Instrues ser abordada com mais profundidade no captulo 9.
106
4.3.3 Texto Estruturado - Structured Text (ST)

uma linguagem textual de alto nvel e muito poderosa, inspirada na linguazem Pascal, que contm todos os elementos essenciais de uma linguagem de programao moderna, incluindo as instrues condicionais (IF-THEN-ELSE e CASE OF) e instrues de iteraes (FOR, WHILE e REPEAT). Como o seu nome sugere, encoraja o desenvolvimento de programao estruturada, sendo excelente rara a definio de blocos funcionais complexos, os quais podem ser utilizados em qualquer outra linguagem IEC. Das linguagens textuais a mais potente, portanto a mais recomendada para aplicaes complexas que envolvam a descrio de comportamento seqencial.
4.3.4 Diagrama de Blocos de Funes - Function Block Diagram (FBD)

uma das linguagens grficas de programao, muito popular na Europa, cujos elementos so expressos por blocos interligados, semelhantes aos utilizados em eletrnica digital. Essa linguagem permite um desenvolvimento hierrquico e modular do software, uma vez que podem ser construdos blocos de funes mais complexos a partir de outros menores e mais simples. Normalmente os blocos so construdos utilizando a linguagem de texto estruturado. Por ser poderosa e verstil, tem recebido uma ateno especial por parte dos fabricantes. Seu uso indicado para processos qumicos em geral e em proces samento descentralizado ou distribudo. Devido sua importncia, foi criada uma norma para atender especificamente a esses elementos (IEC 61499), visando incluir instrues mais poderosas e tornar mais clara sua programao.
4.3.5 Seqenciamento Grfico de Funes - Sequential Function Chart (SFC)

O SFC uma linguagem grfica que permite a descrio de aes seqenciais, paralelas e alternativas existentes numa aplicao de controle. Como descen dente direto do Grafcet, o SFC fornece os meios para estruturar uma unidade de organizao de um programa num conjunto de etapas separadas por transies. A cada etapa est associado um conjunto de aes. A cada transio est associada uma receptividade que ter de ser satisfeita para que a transposio da transio ocorra, e assim o sistema evolua para a etapa seguinte. Atualmente o SFC vem recebendo vrias implementaes nos CLPs de grande porte, afirmando-se como linguagem ideal para processos seqenciais. O estudo mais detalhado dessa linguagem ser apresentado no captulo 10.
107
4.3.6 Aplicao de linguagens de programao aos CLPs

Um item fundamental para utilizao de um controlador lgico programvel a seleo da linguagem a ser utilizada, a qual depende de diversos fatores, entre eles: Disponibilidade da linguagem no CLP. Grau de conhecimento do programador. Soluo a ser implementada. Nvel da descrio do problema. Estrutura do sistema de controle.
A Figura 4.1 ilustra a mesma lgica de programa representada pelas quatro linguagens (IL, ST, FBD e Ladder).
Lista de instrues LDN A AND B ST L Diagrama de blocos funcionais Texto estruturado L: = Not(A) AND B;

1. 2. 3. 4. 5. 6. 7. 8. 9. 10. 11. Defina instruo e linguagem de programao. O que a norma IEC 61131-3? O que so Unidades Organizacionais de Programas? Como pode ser feito o acesso direto a variveis? Descreva os tipos de dados possveis de implementar pela norma IEC 6113-3 Conceitue variveis internas, de entrada e de sada. Defina linguagem de Lista de Instrues. Caracterize a linguagem de diagrama de blocos de funes. Descreva a linguagem SFC. O que linguagem Ladder? Caracterize-a. Cite as caractersticas da linguagem de texto estruturado.
108
Linguagem Ladder
A linguagem Ladder foi a primeira que surgiu para a programao dos Controladores Lgicos Programveis. Para que obtivesse uma aceitao imediata no mercado, seus projetistas consideraram que ela deveria evitar uma mudana de paradigma muito brusca. Considerando que, na poca, os tcnicos e engenheiros eletricistas eram normalmente os encarregados da manuteno no cho de fbrica, a linguagem Ladder deveria ser algo familiar para esses profissionais. Assim, ela foi desenvolvida com os mesmos conceitos dos diagramas de comandos eltricos que utilizam bobinas e contatos. Uma boa compreenso do mtodo de programao em linguagem Ladder, incluindo blocos funcionais, extremamente benfica, mesmo quando se utilize um com outros recursos da linguagem IEC 61131-3, porque os diagramas Ladder so fceis de usar e de implementar e constituem uma linguagem de programao de CLPs poderosa.
Vantagens
Possibilidade de uma rpida adaptao do pessoal tcnico (semelhana com diagramas eltricos convencionais com lgica a rels); Possibilidade de aproveitamento do raciocnio lgico na elaborao de um comando feito com rels; Fcil recomposio do diagrama original a partir do programa de aplicao; Fcil visualizao dos estados das variveis sobre o diagrama Ladder, per mitindo uma rpida depurao e manuteno do software; Documentao fcil e clara; Smbolos padronizados e mundialmente aceitos pelos fabricantes e usurios; Tcnica de programao mais difundida e aceita industrialmente.
Linguagem Ladder
109
Desvantagens Sua utilizao em programas extensos ou com lgicas mais complexas bastante difcil; Programadores no familiarizados com a operao de rels tendem a ter dificuldades com essa linguagem; Edio mais lenta.
5.1 Lgica de contatos

A programao em diagrama de contatos permite a implementao de fun es binrias simples at quelas mais complexas. Pelo conjunto de aes esquematizadas no diagrama de contatos pode-se esboar o programa a ser desenvolvido em linguagem Ladder. Uma chave pode estar em duas situaes: aberta ou fechada.
5.1.1 Chave aberta

Dizer que uma chave est aberta (ou contato aberto) o mesmo que dizer que ela no permite a passagem da corrente eltrica. A Figura 5.1 ilustra essa condio.
Figura 5.1 - Circuito com a
chave aberta.
5.1.2 Chave fechada

Quando uma chave est fechada (ou contato fechado), ela permite a passagem da corrente eltrica. A Figura 5.2 ilustra essa situao.
Figura 5.2 - Circuito com a
chave fechada.
110
No texto que segue ser utilizado o verbo comutar em diversos tempos, portanto necessrio esclarecer o significado deste termo. Neste texto "comutar significa passar de um estado para outro. Por exemplo, se uma lmpada estava desligada e passou para ligada, diz-se que ela "comutou" de desligada.
5.2 Smbolos bsicos

Os smbolos mais utilizados para representao da lgica com contatos e rels so mostrados nas Figuras 5.3 e 5.4, que ilustram os contatos eltricos Normal mente Abertos (NA) e Normalmente Fechados (NF) respectivamente.
Figura 5.3 - Algumas representaes de contatos eltricos Normalmente Abertos (NA).
Figura 5.4 - Algumas representaes de contatos eltricos Normalmente Fechados (NF).
A indstria caminha em direo adoo da norma IEC 61131-3, a qual ser a linguagem de referncia deste livro. Entretanto, alguns grandes fabricantes como Siemens, Allen-Bradley, Schneider Electric ainda no aderiram plenamente norma, portanto sero mostrados exemplos utilizando as linguagens especficas desses fabricantes. Desde que a norma IEC 61131-3 voluntria, os fabricantes tm alguma liberdade de implementao. Desta maneira, os smbolos grficos de representao mudam conforme o fabricante. medida que os exemplos forem ilustrados, ser mostrada a forma de implementao em algumas marcas. No entanto, deve-se salientar que os autores no esto recomendando nem demonstrando preferncia por marca ou modelo. Existem no mercado muitos outros bons CLPs que podem oterecer recursos similares. Os modelos utilizados ou citados foram escolhidos apenas por questo de disponibilidade para teste dos exemplos e exerccios. A Figura 5.5 mostra alguns smbolos de contatos NA e NF utilizados em diagramas Ladder.
Linguagem Ladder
111
Figura 5.5 - Smbolos Ladder para contatos, utilizados por alguns fabricantes de CLPs.
5.2.1 Rels
O rel um comutador eltrico que pode ser operado magntica ou eletromagneticamente. Os rels eletromagnticos so os mais comuns, especialmente nas aplicaes que requerem o controle de um circuito eltrico. Os rels podem ter diversas configuraes quanto aos seus contatos: podem ter contatos NA, NF ou ambos, neste caso com um contato comum ou central (C). Os contatos NA (normalmente abertos) esto abertos enquanto a bobina no est energizada e se fecham quando a bobina recebe corrente. Os contatos NF (normalmente fechados) esto fechados enquanto a bobina no est energizada e abrem-se quando a bobina recebe corrente. O contato central ou C o comum, ou seja, quando o contato NA fecha, ele vai estabelecer sua conduo com o contato C. O contato NF, no repouso, fica em contato com o comum e quando a bobina energizada. ele abre seu contato. A Figura 5.6 mostra um diagrama esquemtico dessa situao.
Bobina
Figura 5.6 - Rel com um contato NF, um contato NA e um comum (C).
A Figura 5.7 apresenta um rel em estado normal (repouso). Nesta situao no passa corrente eltrica pela bobina e, portanto, os seus contatos permanecem na condio normal. A Figura 5.8 exibe o mesmo rel da figura anterior, porm agora est na con dio de energizado.
112
Figura 5. 7 - Bobina do rel sem energia, ento os contatos permanecem em repouso.
Figura 5.8 - A bobina do rel est energizada, ento os contatos comutam da sua posio de repouso.
O funcionamento do rel o seguinte: quando circula uma corrente eltrica pela bobina, ela cria um campo magntico que atrai uma pea ferromagntica, chamada de armadura, que vai empurrar um contato ou uma srie deles, fechando ou abrindo circuitos. Ao cessar a corrente da bobina, o campo magntico tambm cessa, fazendo com que os contatos voltem para a posio original. A Figura 5.9 mostra o smbolo de uma bobina, tal qual aparece normalmente nos diagramas eltricos.
Na Figura 5.10 esto os smbolos para bobinas utilizadas em diagrama Ladder, segundo a notao de diversos fabricantes.
Figura 5.10 - Representao de bobinas em Ladder por alguns fabricantes de CLPs.
Uma bobina negada funciona de maneira contrria a uma bobina normal, ou seja. fica energizada se no houver um fluxo de energia virtual chegando at ela.
Linguagem Ladder
113
Os autores desaconselham o uso de bobinas negadas pelas seguintes razes: na maioria dos sistemas a posio de segurana uma em que a sada do CLP est sem energia. Geralmente contatos (chamados de permissivos) so colocados em srie com a bobina para que mltiplas condies sejam satisfeitas antes que a sada possa ser energizada. Utilizando bobinas negadas, a sada j inicia ligada e algumas condi es devem ser satisfeitas para que a sada seja desligada, o que exa tamente o oposto do conceito de segurana normalmente utilizado.
5.3 Diagrama de contatos em Ladder

A funo principal de um programa em linguagem Ladder controlar o acio namento de sadas, dependendo da combinao lgica dos contatos de entrada. O diagrama de contatos Ladder uma tcnica adotada para descrever uma funo lgica utilizando contatos e rels. Sua notao bastante simples. Um dia grama de contatos composto de duas barras verticais que representam os plos positivo e negativo de uma bateria. A linha vertical esquerda representa o plo positivo e a outra linha paralela direita representa o plo negativo. A idia por trs da linguagem Ladder representar graficamente um fluxo de "eletricidade virtual" entre duas barras verticais energizadas. Essa "eletricidade virtual" flui sempre do plo positivo em direo ao negativo, ou seja, sempre da barra da esquerda para a da direita. O nome Ladder (que significa escada em ingls) foi dado porque o diagrama final se parece com uma escada cujos trilhos laterais so as linhas de alimentao e cada lgica associada a uma bobina chamada de degrau (em ingls: rung). Um degrau composto de um conjunto de condies de entrada (representado por contatos NA e NF) e uma instruo de sada no final da linha (representada pelo smbolo de uma bobina). A Figura 5.11 mostra um degrau tpico.
Figura 5.11 - Estrutura tpica de um degrau em linguagem Ladder.
114
O conjunto dos contatos que compem um degrau pode ser conhecido como condio de entrada ou lgica de controle. As instrues de sada, tais como bobinas e blocos funcionais (contadores, temporizadores e outros com funes especiais), devem ser os ltimos elementos direita. A Figura 5.12 mostra essa estrutura.
Os "blocos funcionais" (tambm chamados de "blocos de funo") sero vistos posteriormente no decorrer do texto.
Figura 5.12 - Estrutura tpica de um degrau (rung) em linguagem Ladder.
Um degrau verdadeiro, ou seja, energiza uma sada ou um bloco funcional, quando os contatos permitem um fluxo "virtual de eletricidade", ou seja, existe uma continuidade entre a barra da esquerda e a da direita. A continuidade ocorre quando h uma combinao de contatos fechados que permite fluir uma corrente virtual at a bobina, que deve ser o ltimo elemento da linha (ou degrau). A Figura 5.14 ilustra vrios possveis caminhos de continuidade para o diagrama da Figura 5.13.
Figura 5.13 - Exemplo de um degrau em Ladder.
Figura 5.14 - Possveis caminhos de continuidade para o diagrama da Figura 5.13.
Linguagem Ladder
115
5.3.1 Fluxo reverso

Quando rels eletromecnicos so utilizados para implementar uma lgica
Ladder, o fluxo de energia pode ocorrer em qualquer sentido atravs dos contatos.
Por exemplo, considere o diagrama Ladder da Figura 5.15.
Se o diagrama fosse implementado com rels eletromecnicos e os contatos B. C. D e F estivessem fechados, a energia fluiria e alcanaria a bobina Y porque quando um conjunto de contatos se fecha, ele fornece um fluxo de potncia, ou continuidade, no circuito em que utilizado. No entanto, uma regra seguida por quase todos os fabricantes de CLPs que o fluxo reverso (da direita para a esquerda) no permitido, ou seja, de maneira diferente do que acontece nos circuitos eltricos reais, o fluxo de "corrente eltrica" virtual em uma lgica Ladder flui somente no sentido da barra da esquerda para a direita.
Se a lgica a ser implemen tada necessita de fluxo reverso, o programador deve refazer o cir cuito de maneira que todo o fluxo s ocorra no sentido para a direita. A Figura 5.16 mostra o diagrama anterior redesenhado para utilizao em um CLP.
Figura 5.16 - Circuito equivalente ao da Figura 5.15, redesenhado para evitar o fluxo reverso.
116
5.3.2 Repetio de contatos

Observando a Figura 5.16, verifica-se que alguns contatos foram repetidos no diagrama. Isso vlido? Enquanto nos rels eletromecnicos somente uma quantidade fixa e limitada est disponvel, nos programas em Ladder uma bobina pode ter quantos contatos normalmente abertos ou fechados desejar. Isso significa que um mesmo contato pode ser repetido vrias vezes. Cada conjunto de bobinas disponveis e seus res pectivos contatos no CLP so identificados por um endereo de referncia nico. Por exemplo, a bobina possui contatos normalmente abertos e normalmente fechados com o mesmo endereo (M1) que a bobina, Figura 5.17.
Figura 5.17 - Ilustrao da possibilidade de repetio de contatos de uma bobina.
Um controlador programvel tambm permite o uso de mltiplos contatos de um dispositivo de entrada. A Figura 5.18 ilustra um exemplo em que uma chave fim de curso (S1) ligada na entrada I2 de um CLP. Observe que no programa de controle do CLP possvel repetir o contato I2 na forma de contato normalmente aberto ou normalmente fechado, tantas vezes quanto for necessrio.
Linguagem Ladder
117
Figura 5.18 - Ilustrao da possibilidade de repetio de contatos de um dispositivo de entrada.
5.3.3 Repetio de uma mesma bobina

Embora alguns modelos de CLP permitam que uma mesma sada (bobina) seja repetida, desaconselhvel faz-lo porque a repetio de uma sada em degraus diferentes vai tomar muito confusa a lgica do programa e, por conseqncia, dificultar o entendimento de quem assumir a manuteno desse programa. Recomenda-se. portanto, que uma bobina (sada) no seja repetida.
5.3.4 Rels internos

Tambm chamados de bobinas auxiliares, rels auxiliares, memria interna etc. Diferentes fabricantes usam distintos termos para se referirem aos rels internos. Por exemplo, a Mitsubishi chama-os de "rels auxiliares". A Siemens utiliza para o S7-200 o termo "memria interna". A Schneider utiliza para o Zelio Logic o termo "rels auxiliares". A Toshiba utiliza o termo "rel interno". A Allen-Bradley utiliza o termo "binary bit storage". Esses elementos so muito importantes e largamente utilizados na progra mao. Um CLP de pequeno porte pode ter uma centena ou mais de rels inter nos, alguns dos quais podem ser retentivos. Rels internos nos CLPs so elementos utilizados para armazenamento temporrio de dados (bits). Seu efeito comparvel com o dos contatores auxi liares. O nome rel interno foi dado em funo dessa caracterstica. Para efeitos de programao, suas bobinas podem ser energizadas e desativadas e seus contatos utilizados para ligar ou desligar outras sadas. Para reforar esse conceito, vamos utilizar um exemplo mostrado na Figura 5.19.
118
Figura 5.19 - Exemplo de utilizao de um rel auxiliar para ligar uma sada fsica.
Ao ser fechado o contato de entrada (I0.0), a bobina do rel interno (M0.0) energizada. No entanto, um rel intemo no est associado a nenhuma sada fsica, somente uma posio de memria. Supondo que desejado utiliz-lo para ligar uma sada fsica, pode-se utilizar um de seus contatos para ligar a bobina Q0.0 que associada ao mdulo de sada. O contedo dessa memria imediatamente disponibilizado no mesmo ciclo de varredura e voltil, ou seja, seu contedo perdido se a energia eltrica do sistema interrompida. Alguns fabricantes possibilitam implementar as memrias auxiliares como retentivas.
Para distinguir os rels internos dos rels externos, so dados endereos diferentes para cada um dos tipos. Por exemplo, a Mitsubishi nomeia seus endereos como M100, M101 etc. A Siemens (S7-200) enderea-os como M0.0, M0.1 etc. A Schneider Electric utiliza para o Zelio Logic os endereos M1; M2 etc. A Toshiba utiliza os endereos R000, R001 etc. A Allen-Bradley (RSLogix500) enderea como
B3:0/0, B3:0/1 etc.
5.3.5 Endereamento
A cada instruo de entrada ou sada associado um endereo que indica a localizao na memria do CLP em que o estado dessa instruo ser armazenado. A cada elemento no diagrama Ladder associado um operando, identificado por letras e nmeros; entradas, sadas e rels internos so identificados pelos seus endereos, cuja notao depende do fabricante do CLP. Cada fabricante tem uma forma de endereamento da memria prpria, e que normalmente difere do endereamento utilizado em outros CLPs. Por exemplo, para codificar as entradas e sadas, comum utilizar a letra I (Input) para as entradas e a letra Q (Quit) ou O (Output) para as sadas. Alguns utilizam as letras X e Y para codificar as en tradas e sadas respectivamente. A capacidade de memria e a filosofia de endereamento dos CLPs variam de acordo com o modelo e o fabricante. Porm, qualquer CLP deve ter uma rea de sua tabela de dados que represente uma imagem virtual das entradas ligadas aos cartes de entrada, e uma rea da tabela de dados que represente uma imagem
119
Linguagem Ladder
virtual das sadas ligadas aos cartes de sada. Como geralmente os CLPs so moduladores (ou seja, a sua configurao pode ser expandida dentro de certos limites), essas reas podem tambm variar de acordo com a filosofia de projeto do fabri cante. Essas reas so normalmente designadas como imagem das entradas e ima gem das sadas. Quaisquer que sejam o modelo e o sistema de numerao empregados no endereamento, a filosofia dos diversos CLPs parecida. Normalmente os CLPs utilizam palavras (words) de 16 bits chamadas de registradores ou registros, bytes (agrupamento de 8 bits) e variveis binrias de um bit. A Figura 5.20 ilustra essa estrutura. As variveis binrias so utilizadas para repre sentar os pontos de entrada e sada (contatos) e tambm os rels internos.
Byte Bit
Word
Figura 5.20 - Unidades bsicas de memria de um CLP: bits, bytes e words.
A seguir descrito, a ttulo de ilustrao, o mtodo de endereamento utilizado por alguns CLPs.
5.3.6 Siemens (S7-200)

As entradas so representadas pela letra "I", os rels internos pela letra "M" e as sadas pela letra "Q". Cada entrada ou sada ocupa um bit. Devemos ento, no endereamento, es pecificar o bit e em que byte est. Figura 5.21.
Figura 5.21 - Endereamento para o S7-200 (Siemens) para entradas, sadas e rels internos respectivamente.
A Figura 5.22 apresenta um trecho de programa no S7-MicroWin do ende reamento utilizado pelos controladores S7-200 Siemens.
120
Figura 5.22 - Exemplo de endereamento utilizado pelos CLPs S7-200 Siemens.
5.3.7 Allen-Bradley (RSLogix500)

As entradas so representadas pela letra "I" (Input), os rels internos por "B3" (Binary) e as sadas pela letra "O" (Output). As entradas e sadas esto alocadas em reas de memria divididas em palavras (words). Cada entrada ou sada ocupa um bit. Devemos ento, no ende reamento, especificar o bit e em que palavra est, Figura 5.23.
Figura 5.23 - Endereamento para o RSLogix500 (Allen-Bradley).
Na Figura 5.24 encontra-se um trecho de programa descrevendo o endere amento utilizado pelos controladores Allen-Bradley (RSLogix500).
Figura 5.24 - Exemplo de endereamento utilizado pelos CLPs Micrologix 1500 (Allen-Bradley).
Linguagem Ladder
121
5.3.8 Schneider Electric (Zelio Logic)

As entradas so representadas pela letra "I", os rels internos pela letra "M" e as sadas pela letra "Q". Por se tratar de um controlador simples, sua estrutura de endereamento tambm simples: Entradas: I1; I2, I3, ... Sadas: Q1, Q2, Q3, ... Rels auxiliares: M1; M2, M3, ...
A Figura 5.25 mostra um trecho de programa no Zelio Soft 2 do enderea mento utilizado pelos controladores Zelio Logic (Schneider Electric).
Figura 5.25 - Exemplo de endereamento utilizado pelo controlador Zelio Logic (Schneider Electric).
5.3.9 Converso de diagramas eltricos em diagrama Ladder

Normalmente muito fcil passar um diagrama eltrico para um diagrama Ladder. Basta transformar as colunas em linhas, como mostram as Figuras 5.26 e 5.27, para o caso de uma simples partida direta.
122
Figura 5.26 - Diagrama eltrico de uma partida direta.
Figura 5.27 - Diagrama eltrico em Ladder de uma partida direta.
No entanto, alguns casos merecem ateno especial. A seguir so ilustrados os mais comuns.
Existe uma diferena entre a representao no diagrama eltrico em Ladder e na linguagem Ladder para os contatos NF, como ser mostrado no final do captulo.
5.3.10 Contatos na vertical

Existem circuitos de comandos de contatores para os quais no possvel converter diretamente um diagrama de contatos de rels eletromecnicos em um diagrama em Ladder do CLP. Este o caso de uma ponte entre dois circuitos.
Exemplo 1: No diagrama da Figura 5.28 observa-se que o contato D faz uma

ponte entre o circuito de comando de K1 e o circuito de comando de K2. Isso geraria um contato vertical, que no possvel de ser implementado em pro gramao Ladder. Para contornar essa situao, j que os contatos internos do
Linguagem Ladder
123
CLP podem ser repetidos quantas vezes for necessrio, vamos utilizar esse recurso para reescrever o diagrama.
Figura 5.28 - Exemplo de circuito que utiliza contato em ponte (contato D).
Vamos verificar inicialmente quais contatos ligam K1. Observa-se que A e B ligam diretamente e tambm os contatos C e D, se estiverem fechados. Para K2, observa-se que C liga-o diretamente e mais as combinaes dos conta tos A e D, se fechados simultaneamente, ou os contatos B e D, se fechados simul taneamente. Uma possvel soluo para o problema apresentada na Figura 5.29.
Figura 5.29 - Possvel soluo para o problema apresentado na Figura 5.28.
124
Exemplo 2:
Figura 5.30 - Diagrama eltrico com um contato que ficaria na vertical ao ser convertido em Ladder (contato C).
Nas Figuras 5.31 e 5.32 so apresentadas duas solues possveis para esse problema.
Figura 5.31 - Uma possvel soluo para o problema mostrado no diagrama da Figura 5.30.
Figura 5.32 - Outra possvel soluo para o problema apresentado no diagrama da Figura 5.30.
5.3.11 Avaliao de leitura dos degraus do diagrama Ladder

A avaliao da leitura um importante conceito a ser considerado, j que define a ordem em que o processador executa um diagrama de contatos. Progra mas compostos de vrios degraus so executados da esquerda para a direita e de
Linguagem Ladder
125
cima para baixo (exceto quando houver instrues de desvio), uma lgica aps a outra, e repetidos ciclicamente. As Figuras 5.33 e 5.34 ilustram a ordem em que so feitas as avaliaes dos degraus.
Figura 5.33 - Um programa em Ladder executado da esquerda para a direita e de cima para baixo.
Figura 5.34 - A avaliao tambm feita da esquerda para a direita e de cima para baixo, dentro de um degrau.
O processador comea a avaliar o programa Ladder depois de ter lido todos os estados de todas as entradas e armazenado essas informaes na tabela de en tradas. A avaliao comea na primeira linha do programa Ladder e depois vai executando uma linha de cada vez. medida que o programa avaliado, ele exa mina o endereo de referncia de cada instruo programada de maneira a resol ver a continuidade lgica de cada linha.
126
Para tornar mais claro, vamos examinar o diagrama da Figura 5.35 que ilustra quatro linhas simples. O contato normalmente aberto 10, que corresponde a um boto de contato momentneo, ativa a primeira linha. Se o contato 10 ligado, vai ligar a bobina 100. Na linha seguinte o contato da bobina 100 liga a bobina 101 que liga a bobina 102 a qual liga a bobina 103.
Figura 5.35 - Forma de onda da direita ilustra como feita a leitura do diagrama apresentado esquerda.
Embora estejam conectadas em diferentes degraus, todas as bobinas so energizadas simultaneamente (no mesmo ciclo de varredura), porque o processador atualiza todas as sadas ao final do ciclo de varredura. Se as bobinas 100, 101, 102 e 103 estivessem conectadas a lmpadas sinalizadoras, todas acenderiam ao mesmo tempo.
5.4 Circuitos de auto-reteno 5.4.1 Contatos "selo"

H situaes em que necessrio manter uma sada energizada, mesmo quan do a entrada venha a ser desligada.
Seja o seguinte problema: Pretende-se controlar o funcionamento de um motor por meio de dois botes de presso A e B. Quando A for pressionado, o motor deve ser ligado e assim permanecer at que B seja pressionado, quando ento deve desligar.
Linguagem Ladder
127
Neste exemplo o contato do boto s permanece fechado enquanto o operador o estiver pressionando, no entanto deseja-se que o motor continue ligado aps o boto ser solto. O circuito utilizado para essa finalidade chamado de "selo" ou trava (latch). Os "selos" so combinaes entre elementos destinados a manter uma sada ligada, quando se utilizam botoeiras de presso (ou de contato momentneo). Um exemplo de circuito selo mostrado na Figura 5.36. Quando o boto A pressionado, vai fechar o contato A e a bobina Q1 vai ser energizada. Esta vai fazer com que seus contatos associados tambm sejam comutados. Um contato NA da bobina de sada forma uma porta lgica OU com o contato da entrada A associada ao boto liga. Ento, mesmo que a entrada A venha a se abrir, a bobina de sada vai ser mantida energizada pelo seu contato auxiliar. Agora a nica maneira de desativar a bobina pela comutao do contato B, ou seja, pelo acionamento do boto desliga.
Boto liga Boto desliga Motor
Contato da bobina Q1 (Selo)
Figura 5.36 - Partida direta de um motor utilizando contato selo.
5.4.2 Instrues set e reset

Outra maneira de fazer a auto-reteno de uma bobina pela instruo set. A instruo set liga uma sada e a mantm ligada mesmo que o contato da entrada deixe de conduzir. Para desligar a sada utilizada a instruo reset. A Figura 5.37 mostra um exemplo da utilizao dessas instrues na partida direta de um motor equivalente ao da Figura 5.36.
Figura 5.37 - Partida direta de um motor (ligado sada Q1), utilizando bobinas set (S) e reset (R).
Agora a entrada B normalmente aberta, diferente do que era anteriormente, utilizando um contato selo. Os CLPs da Allen-Bradley (RSLogix500) no seguem esse padro. Denomi nam latch e unlatch as instrues equivalentes a set e reset respectivamente.
128
Neste ponto necessrio prestar ateno para no confundir os termos "bobina com auto-reteno" e "bobina retentiva". As bobinas retentivas so utilizadas para salvar o estado de variveis que precisam ser recuperadas aps o retomo da falha de alimentao. Por exemplo, aps o retomo da energia eltrica, um programa no CLP precisa saber as operaes que estavam ocorrendo quando a alimentao foi inter rompida para poder reiniciar o sistema a partir de um certo ponto. As bobinas com auto-reteno so ativadas e desativadas pelas instrues set e reset respectivamente. As bobinas retentivas so aquelas capazes de se "lembrar" do estado em que se encontravam quando ocorreu uma queda de energia eltrica. Uma bobina de auto-reteno pode ou no ser retentiva. A Figura 5.38 mos tra os diversos tipos mencionados de acordo com a norma IEC 61131-3.
Figura 5.38 - Smbolos IEC 61131-3 para as bobinas set e reset.
Exemplo de uso: Um alarme contra incndio possui trs entradas, uma em cada andar de um prdio. Se qualquer um deles for acionado, o alarme deve ser disparado e assim permanecer enquanto no for pressionado outro boto, loca lizado na central, que o faz silenciar. A soluo para este problema exibida na Figura 5.39.
Figura 5.39 - Alarme de incndio com trs sensores (ALM-1, ALM-2 e ALM-3) e um boto para silenciar o alarme (RST).
Linguagem Ladder
129
5.4.3 Deteco de eventos

Aes impulsionais ou eventos so conceitos importantes. Existem situaes em que necessrio registrar no o estado da entrada, mas sim o instante em que essa entrada comuta. Um evento pode ser definido como uma varivel lgica que indica que o even to ocorreu (=1) ou no ocorreu (=0). Por exemplo, o comportamento de um porto eletrnico comandado por um nico boto que tem a funo de abrir, fechar, parar, reverter etc. Portanto, para realizar a ao necessria devemos saber duas coisas: em que estado est atualmente (fechado, fechando, abrindo, aberto etc.) e tambm se o boto foi pres sionado ou no. Dependendo da combinao dessas duas informaes, ser toma da a ao necessria. Para deteco de eventos, normalmente utilizada uma tcnica conhecida como deteco de borda, ou seja, detectar o instante em que houve uma transio de um estado para outro. Assim, se o estado inicial era desligado e passou para ligado, a deteco desse evento chamada de "deteco de borda de subida". No caso contrrio, ou seja, a transio do estado ligado para o desligado, a deteco desse evento chamada de "deteco de borda de descida". A Figura 5.40 ilustra esses eventos.
Figura 5.40 - Aes impulsionais.

Resumindo:
BORDA DE SUBIDA Marca o instante exato em que o nvel lgico do sinal mudou de 0 para 1. BORDA DE DESCIDA Marca o instante exato em que o nvel lgico do sinal mudou de 1 para 0.
Observe tambm que o evento uma ao impulsionai, ou seja, s est dispo nvel por um nico ciclo de varredura. Existem duas formas de detectar um evento: atravs de contatos que detectam impulsos colocados em srie com o contato a fim de detectar o evento ou pela colocao de uma bobina que detecta impulso na sada. O circuito da Figura 5.41 ilustra o primeiro caso. Ele funciona da seguinte ma neira: ao ser fechado o contato A, o contato P conduz por um nico ciclo de var redura e, por conseqncia, a bobina L tambm energizada por um nico ciclo de varredura (mesmo que o contato A permanea fechado).
Figura 5.41 - Contato detector de transio positiva (borda de subida).
A Figura 5.42 mostra outra maneira de fazer o mesmo, s que agora utilizando bobina de deteco de impulso. A bobina L (do tipo detectora de impulso positivo) s fica energizada por um ciclo de varredura aps o contato A ter sido fechado.
Figura 5.42 - Bobina detectora de transio positiva (borda de subida).
Alguns CLPs possuem uma instruo prpria para essa finalidade. Na Tabela 5.1 podem ser visualizadas as representaes de alguns fabricantes.
Tabela 5.1 - Deteco de impulsos em alguns CLPs.
Linguagem Ladder
131
Os CLPs da OMRON possuem duas bobinas para deteco de eventos:
DIFU: bobina de deteco de borda de subida DIFD: bobina de deteco de borda de descida
A Figura 5.43 ilustra a utilizao nesses controladores. Quando o contato A for fechado, a bobina AU fica energizada por um nico ciclo de varredura.
Figura 5.43 - Deteco de borda de subida nos CLPs da OMRON.
5.4.4 Allen-Bradley
Os controladores Allen-Bradley sero detalhados em separado uma vez que sua simbologia muito diferente dos demais fabricantes.
5.4.4.1 ONS - borda de subida

A instruo chamada ONS (ONE SHOT), dos controladores da Allen-Bradley (RSLogix500), tem sua sada igual a 1 somente durante um ciclo de varredura, quando detecta a condio de fechamento do contato A. Para o circuito mostrado na Figura 5.44, deve ser fornecido um endereo de memria interna para armaze namento temporrio do bit. Assim o bit B3:1.5 s ter valor 1 por um nico ciclo de varredura depois que o contato A for fechado.
Figura 5.44 - Exemplo de deteco de borda de subida nos CLPs da Allen-Bradley.
Os bordas:
CLPs da Allen-Bradley possuem ainda duas funes para deteco de
OSR (One Shot Rising): deteco de borda de subida OSF (One Shot Falling): deteco de borda de descida
O funcionamento de OSR o seguinte: ao ser detectado o fechamento do contato A, na transio de desligado para ligado, o bit de sada (Output bit) s vai ter o valor 1 no primeiro ciclo de varredura, enquanto o bit de armazenamento (Storage bit) vai permanecer em 1 enquanto o contato A estiver fechado. Quando
132
o contato A for aberto, tanto o bit de sada quanto o bit de armazenamento so postos com o valor 0. Um exemplo de utilizao de cada um est na Figura 5.45.
Figura 5.45 - Deteco de borda de subida e de descida respectivamente.
Caso o CLP no possua uma instruo especfica para a deteco de borda de subida, pode-se implementar o circuito da Figura 5.46.
Figura 5.46 - Circuito genrico para deteco da borda de subida.
Seu funcionamento o seguinte: inicialmente tanto M1 quanto M2 esto desa tivadas. Ao pressionar o contato I1, no primeiro ciclo de varredura so ativadas tanto quanto M2. No segundo ciclo de varredura o contato normalmente fecha do M1 no d mais condio para o acionamento de M2, ou seja, a bobina auxiliar M2 s ficou acionada por um nico ciclo de varredura quando o contato I1 foi pres sionado. Vejamos agora uma aplicao prtica. Seja o seguinte problema: deseja-se ligar e desligar um circuito utilizando apenas um boto normalmente aberto. Uma soluo mostrada na Figura 5.47. A lgica comentada na prpria figura.
Linguagem Ladder
133
Figura 5.47 - Soluo para o problema proposto implementado no software Step7-MicroWin (Siemens).
Para esclarecer as diferenas entre os diversos fabricantes, a Figura 5.48 ilus tra a soluo do mesmo problema implementado anteriormente, porm no CLP da Allen-Bradley (RSLogix500).
Figura 5.48 - Implementao da funo ligar e desligar um motor utilizando apenas um boto de presso no CLP Micrologix da Allen-Bradley.
A mesma soluo para o problema anterior no Zelio Soft 2 (Schneider Electric) muito simples. Basta ligar o contato do boto em uma bobina do tipo telerruptor que o mesmo funcionamento obtido, Figura 5.49.
134
Figura 5.49 - Implementao da funo de ligar e desligar um motor utilizando apenas um boto de presso no Zelio Logic.
Este exemplo deixa claro que uma determinada soluo pode ser diferente, de pendendo da tecnologia utilizada. No entanto, saber a lgica necessria para solu cionar o problema a tarefa mais importante de um projeto. Este livro enfoca o desenvolvimento do raciocnio lgico necessrio para elabo rar programas em CLP.
5.5 Leitura das entradas

Como mencionado anteriormente, o programa de um CLP executado de forma cclica. Antes da execuo do programa principal, so lidos os estados das entradas e alterados os contedos dos endereos correspondentes na Tabela de Imagem das Entradas (TIE) da seguinte forma: se a entrada est energizada (rece bendo alimentao), armazena o valor 1; caso contrrio, armazena o valor 0. As Figuras 5.50 e 5.51 ilustram essa situao.
Figura 5.50 - Se a entrada no est recebendo energia (chave aberta), armazenado o valor 0 no endereo correspondente da TIE.
Figura 5.51 - Se a entrada est recebendo energia (chave fechada), armazenado o valor 1 no endereo correspondente da TIE.
Linguagem Ladder
135
Quando se inicia a execuo do programa principal, se o bit correspondente ao endereo na TIE est em 0, os contatos permanecem na condio original, ou seja, da mesma forma como so desenhados no diagrama. O contato NA continua aberto e o contato NF continua fechado. Se o bit estiver em 1, os contatos comutam da sua condio original. O entendimento correto destes conceitos de extrema importncia. Um exemplo ser utilizado para ilustrar esse funcionamento. A Figura 5.52 mostra um CLP genrico com uma chave de contato momentneo (push-button) PB1 ligada sua entrada I1 e duas lmpadas, LP1 e LP2, ligadas s suas sadas Q1 e Q2 respectivamente.
Figura 5.52 - Exemplo com um CLP genrico.
Em seguida o programa em linguagem Ladder, mostrado na Figura 5.53, transferido para o CLP.
Figura 5.53 - Programa exemplo que foi transferido para o CLP.
5.5.1 Princpio de funcionamento

Ao passar o CLP para o modo de execuo (run mode), o sistema funciona da seguinte maneira:
Situao 1: PB1 aberto

Com PB1 aberto, o bit correspondente ao endereo de I1 na TIE (Tabela de Imagens de Entrada) fica com o valor 0, portanto os contatos funcio136 Controladores Lgicos Programveis
nam da mesma forma como so desenhados no diagrama, ou seja, os contatos NA continuam abertos, impedindo a passagem de fluxo, e os NF continuam fechados, permitindo a passagem. Isso vai fazer com que a lmpada LP1 fique apagada, enquanto a lmpada LP2 fica acesa, con forme a Figura 5.54.
Figura 5.54 - Quando a chave PB1 est aberta, os contatos internos permanecem na sua condio original.
Situao 2: PB1 fechado

Com PB1 fechado, o bit correspondente ao endereo de na TIE fica com o valor 1, portanto os contatos comutam, ou seja, vo apresentar comportamento contrrio de como so desenhados no diagrama. Isso eqivale a dizer que os contatos NA vo ser fechados e os NF ficaro abertos. Como resultado, a lmpada LP1 vai acender, enquanto a lmpada LP2 apagar, como exibe a Figura 5.55.
Figura 5.55 - Quando PB1 pressionado, os contatos internos comutam da sua condio original.
5.5.2 Utilizao de chaves externas do tipo NF

Uma ateno especial necessria quando se utilizam elementos de entrada com contatos do tipo NF. Deve-se lembrar que, no programa do CLP, um contato NF s permanece assim se sua entrada no estiver energizada. Como as chaves externas do tipo NF alimentam continuamente a entrada do CLP, seu contato equivalente interno
Linguagem Ladder
137
estar sempre comutado da sua posio original. Assim, para que o contato interno tenha comportamento equivalente a um contato NF, preciso program-lo como um contato NA. A Figura 5.56 indica essa situao.
Figura 5.56 - Programa em Ladder de comportamento equivalente a um circuito eltrico do tipo NF.
Como a chave fim de curso fornece energia entrada do CLP, o contato interno do tipo NA vai comutar, fornecendo continuidade para o circuito de maneira a ligar a sada. Quando a chave fim de curso for aberta, deixar de alimentar a entrada do CLP e o contato interno vai voltar para a sua posio de repouso, NA, fazendo com que a lmpada se apague.
Exemplo: Deseja-se controlar o acionamento de um motor (partida direta) utilizando uma botoeira do tipo NA para lig-lo e uma botoeira do tipo NF para deslig-lo. Implemente em linguagem Ladder. Soluo: O diagrama de conexes externas encontra-se na Figura 5.57.
Figura 5.57 - Ligao fsica do exemplo.
Duas solues podem ser vistas na Figura 5.58. A soluo (a) utiliza um contato selo para a reteno da bobina Q1. Observe que o contato I2 do tipo NA e est em srie com a bobina. Como a entrada I2 est sendo energizada, seu contato vai ficar fechado, permitindo a continuidade do circuito. Portanto, ao pressionar o BTN_LIGA, a bobina Q1 vai ser ligada. Quando o BTN_DESL for pressionado, o contato I2 vai para o estado de repouso (NA), interrompendo a continuidade do circuito e desligando a bobina Q1.
138
(a)
(b)
Figura 5.58 - (a) Utilizao de contato selo. (b) Utilizao de bobinas de auto-reteno.
Na soluo (b) o contato I2 do tipo NF. Como a entrada I2 est sendo alimentada continuamente pelo BTN_DESL, esse contato se abre e permite que a bobina Q1 seja ligada quando o BTN_LIGA for pressionado. Na conexo de dispositivos de segurana a um CLP existe uma regra que deve ser lembrada: use sempre um dispositivo externo NF porque, caso o cabo eltrico de conexo seja rompido, o sistema pra. Nunca se deve utilizar um do tipo normalmente aberto, pois se houver um rompimento de conexo, isso no ser detectado e o sistema no pode mais ser desligado.

1. 2. 3. 4. 5. 6. 7. 8. 9. 10. 11. 12. Cite as vantagens e desvantagens da utilizao da linguagem Ladder em CLPs. O que rel? Qual a sua aplicao? Em um CLP possvel a repetio de contatos? De que forma? E aconselhvel a repetio de uma bobina? O uso de bobina negada aconselhvel? Justifique. O que rel interno? Qual a diferena entre bobina retentiva e auto-reteno? Como feita a avaliao de leitura dos degraus do diagrama Ladder? Descreva o funcionamento das bobinas set e reset. O que contato selo? Exemplifique. Conceitue borda de subida e borda de descida. O que deteco de eventos? Cite um exemplo.
Linguagem Ladder
139
Anotaes
140
Circuitos Combinacionais
Vamos supor que seja necessrio determinar a funo lgica interna de um sis tema desconhecido, conforme mostra a Figura 6.1.
Figura 6.1 - Sistema binrio com duas entradas (A e B) e uma sada (L).
A idia injetar sinais lgicos nas entradas A e B de todas as combinaes possveis e, para cada uma dessas combinaes, registrar o resultado obtido na sada L. A Tabela 6.1 apresenta um exemplo de tabela que poderia ser obtida.
A 0 0 1 1 B 0 1 0 1 L
0
1 0 1
Tabela 6.1 - Exemplo de uma tabela de um sistema com duas entradas.
Observe que a listagem das combinaes de entrada obedece seqncia da contagem binria, o que torna fcil a sua construo.
141
6.1 Tabela-verdade
A tabela construda anteriormente chamada de tabela-verdade ou tabela de combinaes. Montar uma tabela-verdade escrever as combinaes possveis dos estados lgicos de todas as variveis da funo, incluindo o estado lgico resultante de cada combinao. O nmero de combinaes possveis de "n" variveis de entrada igual a 2n. Por exemplo, com n = 2 temos quatro combinaes (22), com trs variveis de entrada temos oito combinaes (23) e com quatro entradas temos 16 combina es no total (24). A Tabela 6.2 mostra as combinaes possveis para uma tabela com trs variveis de entrada. Decimal A B C L
0 1 2 3 4 5 6 7
0 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1
1 0 0 1 0 1 0 1
Tabela 6.2 - Seqncia de uma tabela-verdade para trs entradas (A, B e C) e uma sada (L).
Os valores de sada da Tabela 6.2 so arbitrrios.
A lgebra de Boole (ou booleana) ajuda exatamente neste ponto, a determinar a funo lgica do circuito, observando os valores das entradas e da sada de uma tabela-verdade. Os sistemas que podem ser modelados (determinar a equao lgica interna) utilizando tabelas-verdades so aqueles que possuem um comportamento invariante no tempo, ou seja, a sada s depende da combinao dos sinais presentes nas entradas, independentemente do tempo em que isso acontea. Portanto, pode-se definir um sistema combinacional como "aquele em que as sadas dependem somente da combinao das entradas em um dado instante". J em um sistema seqencial as sadas dependem tanto da combinao das entradas naquele instante como tambm do estado em que se encontram. Este captulo trata dos mtodos para modelagem de sistemas combinacionais. No captulo 8 sero descritos os mtodos para modelagem de sistemas seqenciais.
142
6.2
Fluxograma para o desenvolvimento de projetos combinacionais
A primeira etapa no desenvolvimento do projeto de um sistema combinacional consiste na anlise do problema, buscando identificar as variveis de entrada e de sada, bem como um modelo que vai solucionar o problema. Em seguida, constri-se a tabela-verdade, simulando todas as possibilidades para as variveis de entrada e obtendo os respectivos valores na sada. Na seqncia, obtm-se as expresses lgicas simplificadas por um dos mtodos a serem estudados neste captulo e por ltimo, desenha-se o diagrama esquemtico equivalente funo lgica obtida. Esta seqncia ilustrada na Figura 6.2.
Figura 6.2 - Seqncia de desenvolvimento de um projeto combinacional.
6.2.1
lgebra booleana
No caso das chaves, apresentado anteriormente, podemos ver que s existem duas possibilidades para o circuito: ou a chave est fechada ou est aberta. Quando somente duas situaes so possveis, trata-se de um sistema chamado binrio, ou seja, de duas possibilidades. Quem primeiramente estudou este assunto foi o matemtico George Boole que desenvolveu uma teoria para tratar os sistemas binrios. O conjunto de seu tra balho citado nos textos como "lgebra booleana". Mais tarde, em 1938, Claude E. Shannon desenvolveu a aplicao da lgebra booleana no projeto de circuitos de comutao telefnica.
6.2.2
Estados lgicos
A lgebra booleana definida como um conjunto de dois elementos: verdadeiro e falso, ou seja, uma varivel representa se uma proposio lgica falsa ou verdadeira. Por exemplo, uma chave que pode estar aberta ou fechada, como ilustra a Figura 6.3.
Figura 6.3 - Varivel lgica associada a uma chave.
143
Uma proposio lgica, relativa a essa chave, "a chave est fechada". Essa proposio representada pelo smbolo A. Ento, quando a chave est fechada, a varivel A verdadeira, e quando a chave est aberta, a varivel A falsa. Como visto, a varivel booleana (tambm chamada binria) possui dois valores, que no caso da representao do estado de uma chave so fechado e aberto. Simbolicamente, costuma-se representar a varivel booleana por 1 e 0. Por tanto, em relao figura anterior, tem-se A = 1 ou A = 0. Cabe lembrar que os smbolos 1 e 0 no tm aqui um significado numrico, apenas lgico. No campo dos sistemas digitais, esses dois valores so dois nveis de tenso prefixados aos quais associamos os smbolos 1 e 0. Por exemplo, +5 V = 1 e 0 V = 0. Uma denominao muito comum de 0 e 1 so os termos baixo/alto ou nvel lgico baixo/nvel lgico alto, respectivamente. Os dois estados lgicos de um sistema binrio so correlacionados de vrias maneiras, como, por exemplo:
A lgebra booleana usa trs operaes bsicas: NO, E e OU. A operao NO a negao ou o complemento, indicada por uma barra sobre a varivel, e as operaes E e OU so representadas pelo smbolo de multiplicao (".") e adio ("+") respectivamente. Note que, na verdade, no se trata de uma multiplicao nem de uma adio, mas apenas um smbolo para indicar as operaes lgicas E e OU.
6.2.3 Funes lgicas

Porta lgica um circuito que contm um ou mais terminais de entrada de sinais (onde so colocadas as variveis booleanas) que executa uma operao booleana entre as variveis presentes nas suas entradas e transfere o resultado para a sada. Tais dispositivos obedecem s leis da lgebra de Boole.
144
Vamos fazer a equivalncia das portas lgicas com os smbolos utilizados normalmente em esquemas eletrnicos (blocos de funes), com o circuito de chaves e com o diagrama de contatos a rels.
6.3 Funo inversora (NOT) 6.3.1 Representao da porta inversora no diagrama eltrico
A operao inversora, ou de negao, atua sobre uma nica varivel de entrada. O nvel lgico de sada sempre oposto ao nvel lgico de entrada; ele inverte (complementa) o sinal de entrada. A Figura 6.4 apresenta o circuito eltrico equivalente de uma porta inversora e seu diagrama de contatos. A lmpada acende se a chave A estiver aberta e apaga se ela estiver fechada.
Figura 6.4 - Circuito equivalente de uma funo inversora.
A Figura 6.5 apresenta os smbolos lgicos para a porta inversora em diagra ma de blocos de funes, tambm conhecidos pela sua abreviao do idioma ingls FBD (Function Block Diagram).
Convencional Norma IEC 60617-12
Figura 6.5 - Smbolos da funo lgica inversora em FBD.
A Tabela 6.3 apresenta a tabela-verdade para a operao de inverso.
Tabela 6.3 - Tabela-verdade da operao lgica inversora.
145
Em que lido da seguinte maneira: L igual a A barrado ou L igual ao complemento de A ou L igual ao inverso de A.
6.3.1.1
Teorema booleano
Se uma varivel lgica invertida duas vezes, ela retorna ao seu valor original. Algebricamente:
6.3.2 Exemplos resolvidos

Exemplo 1: Uma lmpada vermelha deve ser acesa sempre que um motor estiver desligado. Soluo:
Figura 6.6 - Se o motor estiver desligado, vai ligar a lmpada.
Exemplo 2: Em um tanque, se o nvel ficar abaixo do sensor de mnimo, deve-se ligar a bomba. Soluo:
Figura 6.7 - Se o sensor de nvel no detectar o lquido, vai ligar a bomba.
6.4 Funo E (AND) 6.4.1 Representao da porta E no diagrama eltrico

A Figura 6.8 mostra um circuito com duas chaves (A e B). A lmpada (L) s acende se as chaves A e B estiverem fechadas. Assumindo que "chave fechada corresponda a nvel 1 e "lmpada acesa" cor responda tambm a nvel 1, em uma operao E o resultado ser 1 somente se todas as entradas forem iguais a 1; nos outros casos o resultado 0.
146
Figura 6.8 - Circuito equivalente da operao E com chaves.
Baseado nas observaes anteriores, pode-se construir sua tabela-verdade, con forme a Tabela 6.4. Simbolicamente, podemos representar esta situao por L = A . B que lida da seguinte maneira: L igual a A E B (o ponto simboliza a operao lgica E).
Tabela 6.4 - Tabela-verdade da funo lgica E.
6.4.2 Representao da porta E em linguagem Ladder

Podemos representar a funo lgica E em linguagem Ladder, como mostra a Figura 6.9.
Figura 6.9 - Se somente estiver pressionado, a sada Q1 permanece desativada (software Zelio Soft 2).
147
Figura 6.10 - Se somente I2 est pressionado, a sada permanece desativada.
Figura 6.11 - Somente se I1 e I2 estiverem pressionadas simultaneamente, a sada ativada.
Resumindo: A funo lgica E (AND) representada em um diagrama Ladder pelos contatos de entrada dispostos em ligao srie, ou seja, L = A . B (veja as Figuras 6.9. 6.10 e 6.11).
6.4.3 Representao da porta E (AND) no diagrama de blocos de funes

Outra forma de representar o sistema utilizando blocos de funo. Os smbo los correspondentes esto representados na Figura 6.12.
148
Figura 6.12 - Smbolos para a porta lgica E (AND) conuencional, IEC e Ladder respectivamente.
O exemplo anterior apresentado na Figura 6.4 utilizando o software Zelio Soft 2. A porta E mostrada s possui duas entradas (I1 e 12), embora possa ter at quatro entradas. Observe ainda que a simbologia utilizada pelo software Zelio Soft da Schneider Electric um misto da simbologia convencional e IEC.
Figura 6.13 - Se somente est pressionado, a sada permanece desligada.
Figura 6.14 - Se somente I2 est pressionado, a sada tambm permanece desligada.
Figura 6.15 - A sada somente ligada se ambos I1 e I2 estiverem pressionados.
149
6.4.4
Funes algbricas utilizando a funo lgica E (AND)

Propriedade comutativa da multiplicao AB = BA
Figura 6.16 - Propriedade comutativa da funo lgica E. 0A = 0
Figura 6.17 - Teorema 0 . A = 0. 1A = A
Figura 6.18 - Teorema 1 . A = A.

AA = A
150
Resumindo:

Exemplo 1: Por questes de segurana, uma prensa s pode ser ligada se o operrio pressionar simultaneamente dois botes separados 50 cm um do outro (obrigatoriamente ter de utilizar ambas as mos, evitando que uma delas possa ser
prensada acidentalmente). Soluo: Chamemos de A e B, respectivamente, os dois botes que devem ser pressionados, e de Q1 a sada que liga a prensa. Uma soluo simplificada im plementada em Ladder pode ser vista na Figura 6.21.
Figura 6.21 - A e B devem ser pressionados simultaneamente para ligar Q1.
Exemplo 2: Uma lmpada (L) deve ser ligada quando uma chave (A) estiver fechada e uma chave B estiver aberta. Faa o diagrama em Ladder e tambm em blocos funcionais para resolver este problema.
Soluo: Observa-se que a lmpada s vai acender se duas condies simul tneas forem satisfeitas, A = 1 E B = 0, o que caracteriza uma funo E. A equa o lgica que resolve o problema , cujas implementaes so mostra das nas Figuras 6.22 e 6.23.
Figura 6.22 - Implementao em Ladder do exemplo 2.
151
Figura 6.23 - Implementao em diagrama de blocos do exemplo 2.
6.5 Funo OU (OR) 6.5.1 Representao da porta OU no diagrama eltrico

A Figura 6.24 mostra o circuito eltrico equivalente de uma porta OU utilizan do chaves.
Figura 6.24 - Funo OU utilizando chaves.
Analisando o diagrama da Figura 6.24, podemos concluir que basta que qualquer uma das chaves (A ou B) seja pressionada para que a lmpada L seja acesa ou tambm se ambas estiverem fechadas simultaneamente. Ento, em uma operao OU o resultado ser 1 se qualquer uma das entradas for igual a 1. O resultado somente 0 se nenhuma chave estiver fechada. Baseado nas observaes anteriores, pode-se construir a tabela-verdade da funo OU, conforme a Tabela 6.5.
A B L
0 1 0 1
0 0 1 1
0 1 1 1
Tabela 6.5 - Tabela-verdade da funo lgica OU.
152
Podemos observar que, exceto para o caso de A = B = 1. a operao OU semelhante a uma adio aritmtica comum. No caso A = B = 1. a soma lgica 1, j que os valores possveis na lgebra booleana so 0 ou 1. Em que L = A + B deve ser lida do seguinte modo: L igual a A OU B: o sinal"+" simboliza a operao lgica OU.
6.5.2 Representao da porta OU em linguagem Ladder

Podemos representar a funo lgica OU em linguagem Ladder, conforme a Figura 6.25.
Figura 6.25 - Funo OU - nenhum contato pressionado; a sada permanece desativada.
Figura 6.26 - Funo OU - se est pressionado, a sada fica ativa.
153
Figura 6.27 - Funo OU - se l2 est pressionado, a sada tambm fica ativa.
Figura 6.28 - Funo OU - se I1 e I2 esto pressionados, a sada tambm fica ativa.
Resumindo: Contatos ligados em paralelo formam uma funo "OU". Sua equao L = A + B + C+ ... .
6.5.3 Representao da porta OU em diagrama de blocos de funes

Outra forma de representar o sistema utilizando blocos de funo. Os smbo los correspondentes convencional e IEC 60617-12 em linguagem Ladder esto representados na Figura 6.29.
154 Controladores Lgicos Programveis
O exemplo anterior apresentado na Figura 6.30, utilizando o software Zelio Soft 2. A porta OU mostrada s possui duas entradas (I1 e I2), embora possa ter at quatro entradas.
Figura 6.30 - Funo OU em FBD - se nenhuma entrada est pressionada, a sada fica desativada.
Figura 6.31 - Funo OU em FBD - se somente I1 est pressionado, a sada fica ativa.
Figura 6.32 - Funo OU em FBD - se somente l2 est pressionado, a sada tambm fica ativa.
155
Figura 6.33 - Funo OU em FBD - se I1 e I2 esto pressionados, a sada tambm fica ativa.
6.5.4 lgebra booleana envolvendo funes OR

As figuras seguintes ilustram a lgebra booleana envolvendo funes OU.
Propriedade comutativa da adio A+B=B+A
Figura 6.34 - Propriedade comutativa da funo OU.
Na Figura 6.35 observa-se a existncia de uma chave que est sempre em nvel 0 em paralelo com o contato A. Se ela est em nvel 0, significa que nunca ser ligada. Assim, ela no influi no comportamento do circuito. Conclui-se, portanto, que X + 0 = X.
A+0=A
Figura 6.35 - Funo A + 0 = A.
Por outro lado, se uma chave em paralelo com o contato A est sempre em nvel 1, significa que ela est sempre ligada. Esteja o contato A ligado ou no, a sada ser sempre ligada. Assim, o contato A no tem influncia no compor tamento do circuito. Portanto, X + 1 = 1.
156 Controladores Lgicos Programveis
A+1=1
Figura 6.36 - Funo A + 1 = 1.
Uma outra propriedade, ilustrada na Figura 6.37, diz que se um mesmo contato A colocado em paralelo, quando pressionar uma chave todas so pres sionadas. Quando A se abrir, tambm todos os contatos A se abrem simultanea mente. Assim, no importa quantos contatos iguais estejam em paralelo, o efeito o mesmo que se obtm caso fosse apenas um. Portanto, X + X+ ...+ X = X.
A+A=A
Figura 6.37 - Funo A + A = A.
A propriedade exibida na Figura 6.38 mostra que, quando o contato A estiver aberto (nvel 0), o contato A barrado fica em 1, acendendo a lmpada. Caso contrrio, se o contato A estiver fechado (nvel 1), tambm acende a lmpada. Ou seja, no importa se o contato A esteja ou no pressionado, a sada fica sempre ligada.
A+A=1
Figura 6.38 - Teorema A + A = 1.
Resumindo:
157

Exemplo 1: Um galpo dispe de trs chaves para disparar um alarme contra incndios. Caso qualquer uma delas seja pressionada, deve-se ligar o alarme. Soluo: Utilizando trs chaves, chamadas de A, B e C, do tipo NA, e uma sada Q1 que liga o alarme, obtm-se a soluo mostrada na Figura 6.39.
Figura 6.39 - Soluo do exemplo 1 em diagrama Ladder.
Exemplo 2 : Uma bomba deve ser ligada se o sensor de nvel baixo no estiver acionado, ou manualmente por um boto liga. Soluo: Se o sensor acionado fica em nvel 1, a chave de liga do tipo NA, o sensor chamado de A, e considerando a chave liga de B e a sada de Q1; a
equao lgica equivalente da soluo mostradas nas Figuras 6.40 e 6.41. cujas implementaes so
Figura 6.40 - Soluo do exemplo 2 em diagrama Ladder.
Figura 6.41 - Soluo do exemplo 2 em diagrama de blocos (FBD).
158
6.6 Funo NO-E (NAND)

6.6.1 Representao da funo NO-E no diagrama eltrico
a juno das portas NO e E. A Figura 6.42 mostra o circuito eltrico equivalente de uma porta NO-E utilizando chaves. A lmpada s vai apagar se as chaves A e B estiverem fechadas. Em todas as outras condies, fica acesa. Baseado nas observaes anteriores, pode-se construir a tabela-verdade da funo NO-E, conforme a Tabela 6.6.
0 1 0 1
Figura 6.42 - Funo NO-E utilizando chaves.
0 0 1 1
1 1 1 0
Tabela 6.6 - Tabela-verdade da funo lgica NO-E.
Em que deve ser lido do seguinte modo: L igual ao complemento do resultado da operao A E B. Antes de continuar, vamos apresentar o teorema de Morgan, muito til na transformao de funes lgicas, principalmente quando se utilizam as funes inversoras.
6.6.2
Primeiro teorema de Morgan
O complemento de uma funo lgica na forma de soma de qualquer nmero de variveis pode ser transformado em um produto lgico, complementando, para isso, cada varivel em separado e trocando o operador "+" pelo operador
6.6.3
Segundo teorema de Morgan
O complemento de uma funo lgica na forma de um produto de qualquer n mero de variveis pode ser transformado em uma soma lgica, complementando, para isso, cada varivel em separado e trocando o operador "." pelo operador "+".
159
Por exemplo, queremos implementar a funo NO-E linguagem Ladder. Temos duas solues para o problema: Soluo 1: Seja a equao da funo lgica NO-E:
utilizando a
Com a lgebra elementar, se uma mesma operao realizada nos dois lados de uma equao, esta no se altera. Ento, se "barrarmos", ou seja, invertermos os dois lados da equao, ela no se altera, e assim teremos: Mas, como , obtm-se:
Ou seja, o resultado de uma operao E entre A e B aplicado ao complemento de L cuja implementao em linguagem Ladder mostrada na Figura 6.43 (observe a utilizao de uma bobina invertida na sada).
Figura 6.43 - Primeira forma de implementao da funo NO-E em linguagem Ladder
Soluo 2: Nem todos os CLPs possuem a funo de bobina invertida. Assim, outra forma de implementar essa funo armazenar o resultado de A E B em uma bobina de memria auxiliar (M1). O contato dessa bobina auxiliar negado
ento aplicado sada, conforme pode ser observado na Figura 6.44.
Figura 6.44 - Segunda forma de implementao da funo NO-E em linguagem Ladder
160
Soluo 3: Como j explicado na soluo 1, a funo NO-E pode ser re presentada pela equao:
Aplicando o teorema de Morgan, temos:
Ou seja, uma porta NO-E o resultado de uma operao A invertida OU B invertido cuja implementao em linguagem Ladder mostrada na Figura 6.45.
Figura 6.45 - Terceira forma de implementao da funo NAND em linguagem Ladder
6.6.4
Representao da funo NO-E em diagrama de blocos de funes
Os smbolos correspondentes esto representados na Figura 6.46.
Figura 6.46 - Smbolos grficos para a porta NO-E.
A Figura 6.47 mostra a representao da porta NO-E no software Zelio Soft 2, a qual s possui duas entradas (A e B). embora possa ter at quatro en tradas.
Figura 6.47 - Porta lgica NO-E (NAND) no Zelio Soft 2 (Schneider).
161
6.6.5 Exemplo resolvido

Implementar a equao lgica grama de blocos funcionais (FBD). em diagrama Ladder e em dia
Soluo: Primeiramente se resolve a funo NO-E imediatamente direita do sinal de igualdade. Utilizando o teorema de Morgan, pode-se transformar a
equao original em , a qual mais adequada para se implementar em linguagem Ladder. Isso corresponde a trs contatos em paralelo. A imple mentao pode ser vista na Figura 6.48.
Figura 6.48 - Implementao da equao lgica em Ladder e em FBD.
6.7 Funo NO-OU (NOR)

6.7.1 Representao da funo NO-OU no diagrama eltrico
a juno das portas NO e OU. A Figura 6.49 mostra o circuito eltrico equivalente de uma porta NO-OU utilizando chaves. A lmpada apaga se a chave A ou B estiver fechada. Tambm se apaga se am bas estiverem fechadas. A nica condio em que permanece acesa se nenhuma das chaves estiver fechada.
Figura 6.49 - Funo NO-OU utilizando chaves.
162
Baseado nas observaes anteriores, pode-se construir a tabela-verdade da funo NO-OU, conforme a Tabela 6.7.
A B L
0
1 0
1
0
0
1
1 0 0 0
Tabela 6. 7 - Tabela-verdade da funo lgica NO-OU.
Em que deve ser lido do seguinte modo: L igual ao complemento do resultado da operao A OU B (o sinal"+" simboliza a operao lgica OU).
6.7.2
Representao da porta NO-OU em linguagem Ladder

utilizando
Por exemplo, queremos implementar a funo NAO-OU a linguagem Ladder. Temos duas solues para o problema:
Soluo 1: Com a lgebra elementar aprendemos que, se uma mesma operao realizada nos dois lados de uma equao, esta no se altera. Ento, se "barrarmos", ou seja, invertermos os dois lados da equao, ela no se altera, e assim temos:
Mas como , obtemos ou seja, o complemento do resultado de uma operao A OU B aplicado a L cuja implementao em linguagem Ladder mostrada na Figura 6.50.
Figura 6.50 - Primeira forma de implementao da funo NO-OU em linguagem Ladder
Soluo 2: Nem todos os CLPs possuem a funo de bobina invertida. Assim, uma outra forma de implementar esta funo armazenar o resultado de A OU B em uma bobina de memria auxiliar (M1). O contato dessa bobina auxiliar negado ento aplicado sada, conforme se observa na Figura 6.51.
163
Figura 6.51 - Segunda forma de implementao da funo NO-OU em linguagem Ladder.
Soluo 3: Aplicando o teorema de Morgan, temos:
Ou seja, o resultado de uma operao aplicado a L cuja imple mentao em linguagem Ladder mostrada na Figura 6.52.
Figura 6.52 - Terceira forma de implementao da funo NO-OU em linguagem Ladder
6.7.3 Representao da funo NO-OU em diagrama de blocos de funes

Os smbolos correspondentes esto representados na Figura 6.53.
Figura 6.53 - Smbolos da porta lgica NO-OU convencional, IEC 60617-12 e Ladder respectivamente.
164
A Figura 6.54 utiliza o software Zelio Soft 2 para implementar a porta NOR.
Figura 6.54 - Representao da funo NO-OU (NOR) em FBD no Zelio Soft 2 (Schneider Electric).
6.7.4
Exemplos resolvidos
em linguagem
Exemplo 1: Implementar a equao lgica Ladder e em diagrama de blocos funcionais (FBD).
Soluo: Primeiramente a funo NOR colocada entre parnteses. Utili z a n d o o teorema de Morgan, pode-se transformar a equao original em , a qual mais adequada para se implementar em linguagem Ladder. Isso corresponde a trs contatos em srie. A implementao pode ser vista na
Figura 6.55.
Figura 6.55 - Implementao da equao lgica
em Ladder e em FBD.
Exemplo 2: Um setor possui trs mquinas. Uma luz verde deve se acender, indicando que seguro entrar no setor, somente se nenhuma das mquinas estiver funcionando. Soluo: Considerando que m quina em funcionamento igual a 1 e as trs mquinas so chamadas de A, B e C, a condio para acendimento da lmpada Ou seja, trata-se de uma funo NO-OU. A soluo em linguagem Ladder est na Figura 6.56.
165
6.8 Funo OU-EXCLUSIVO (XOR)

6.8.1 Representao da funo OU-EXCLUSIVO no diagrama eltrico
A sada L igual a 1 se A = 1 ou se B = 1, mas no se ambos A e B forem 1. Uma entrada ou exclusivamente a outra deve estar em nvel lgico ALTO para a sada estar em ALTO. A Figura 6.57 apresenta o smbolo lgico convencional e a tabela-verdade da porta OU-EXCLUSIVO:
Tabela-verdade XOR
A 0 0 1 1
B 0 1 0 1
C 0 1 1 0
Figura 6.57 - Funo OU-EXCLUSIVO e sua tabela-verdade correspondente.
A Figura 6.58 apresenta o diagrama em Ladder equivalente de uma porta OU-EXCLUSIVO. A lmpada apaga somente quando ambas as chaves A e B estiverem fechadas ou abertas. A Figura 6.59 mostra o smbolo da porta lgica OU-EXCLUSIVO de duas entradas e seu circuito equivalente em portas lgicas comuns.
... equivalente a...
AB + AB
Figura 6.58 - Implementao em linguagem Ladder da funo OU-EXCLUSIVO.
Figura 6.59 - Implementao da funo lgica OU-EXCLUSIVO utilizando portas comuns.
166
Figura 6.60 - Smbolos OU-EXCLUSIVO convencional, IEC 60617-12 e Ladder respectivamente.
6.8.2 Representao da funo NO-OU-EXCLUSIVO (XNOR) no diagrama eltrico

A porta NO-OU-EXCLUSIVO a funo OU-EXCLUSIVO negada, ou seja, algebricamente temos:
Cuja implementao em diagrama Ladder pode ser vista na Figura 6.61. Sua caracterstica que a lmpada acende somente quando as chaves A e B estiverem simultaneamente fechadas ou abertas.
Figura 6.61 - Circuito em diagrama Ladder da funo NO-OU-EXCLUSIVO.
167
6.8.3
Resumo
A Figura 6.62 exibe um resumo das principais funes estudadas nesta seo.
Figura 6.62 - Resumo das principais funes lgicas convencional e Ladder.
6.8.4
Exemplos resolvidos
Exemplo 1: Dada a equao lgica, construa o diagrama correspondente em linguagem Ladder e em diagrama de blocos funcionais (FBD).
L = (A + B)-C
Soluo: O que est entre parnteses tem a mais alta prioridade e, portanto, avaliado primeiramente. No caso, realiza-se a funo OU entre A e B, que em diagrama Ladder corresponde a dois contatos NA em paralelo. Com o resultado anterior realizada uma funo E com o contato C, que corresponde a contatos em srie na linguagem Ladder. O resultado visto na Figura 6.63.
168
Exemplo 2: Dada a equao lgica, construa o diagrama correspondente em linguagem Ladder e em diagrama de blocos funcionais (FBD).
L = A-B + C
Soluo:
Exemplo 3: Um depsito alimentado por uma bomba que retira gua de um poo ilustrado na Figura 6.65. Pretende-se que a bomba B1 apenas entre em funcionamento quando as vlvulas V1 e V2 estiverem abertas simultaneamente ou enquanto o nvel de gua no tanque estiver abaixo de um valor predeterminado. Essa indicao fornecida por um sensor de nvel
169
Considere que os estados de cada uma das variveis podem ser representados pelos seguintes nveis lgicos:
Pode-se verificar que o estado do motor (ligado ou desligado) depende da combinao dos valores das trs variveis: as duas vlvulas e o sensor de nvel. Cada uma das variveis de entrada representada em Ladder como um contato normalmente aberto ou normalmente fechado dependendo da funo lgica a desempenhar. O diagrama Ladder que soluciona o problema apresentado na Figura 6.66.

1. Que porta lgica formada se um degrau (linha) de um diagrama em Ladder contiver trs contatos normalmente abertos em paralelo? Que porta lgica formada se um degrau (linha) de um diagrama em Ladder contiver trs contatos normalmente fechados em paralelo? Que porta lgica formada se um degrau (linha) de um diagrama em Ladder contiver trs contatos normalmente abertos em srie? Que porta lgica formada se um degrau (linha) de um diagrama em Ladder contiver trs contatos normalmente fechados em srie?
2. 3. 4.
170
5.
Que funo lgica representada pela equao Que funo lgica representada pela equao Que funo lgica representada pela equao
6.
7. 9.
8. Que funo lgica representada pela equao

Desenhe o diagrama em Ladder e em FBD para as equaes lgicas dadas a seguir:
10. Dado o diagrama Ladder a seguir, determine a equao lgica correspondente:
11.
Dado o diagrama Ladder a seguir, determine a equao lgica correspondente:
12.
Dado o diagrama Ladder a seguir, determine a equao lgica correspon dente:
171
Para os exerccios de 13 a 20, determine a equao lgica e desenhe o diagrama em linguagem Ladder que resolva o problema.
13. Um processo contm trs motores MT1; MT2 e MT3. Caso os motores MT1 e MT3 estejam ligados, deve acender uma lmpada verde (L).
14. Por questo de segurana, uma prensa (Q) s pode ser ligada se o operador utilizar ambas as mos para pressionar dois botes (A e B) do tipo NA simultaneamente.
15. Uma bomba (Q) s pode ser ligada manualmente por um boto (BT1) do tipo NA se o sensor de nvel mximo (LS1) do reservatrio no estiver ativado.
16. Um motor A s pode ser ligado atravs de um boto (BT1) se o motor B no estiver ligado. 17. Uma lmpada sinalizadora (L) deve ser ligada se uma bomba (A) estiver ligada e a presso for satisfatria (representada por um pressostato B que abre um contato quando a presso est abaixo do mximo permitido) ou se um boto de contato momentneo (C) para teste da lmpada for pressionado. 18. As trs chaves A, B e C devem estar ligadas ou simultaneamente desligadas para que uma lmpada seja energizada. 19. Duas chaves normalmente fechadas (A e B) devem ser acionadas simultanea mente para que um motor (Q) seja ligado.
20. Uma lmpada (L) deve ser ligada caso o sensor A ou o B no detectem a pre sena de um objeto frente. 21. Desenhe o circuito equivalente em Ladder para o FBD seguinte:
22. Converta o diagrama seguinte (dado em FBD) em diagrama Ladder:
23. Converta o diagrama seguinte (dado em FBD) em diagrama Ladder:
172
Mapa de Veitch-Karnaugh
O mapa de Veitch-Karnaugh uma tcnica alternativa para representao de funes lgicas booleanas. Por exemplo, considere um mapa de Veitch-Karnaugh utilizado para mapear uma porta AND com duas entradas, Figura 7.1.
Tabela-verdade A 0 0 1 1 B 0 1 0 1 L 0 0 0 1
Figura 7.1 - Mapa de Veitch-Karnaugh para uma porta AND com duas entradas.
Uma tabela-verdade deve mostrar os valores correspondentes das sadas (co luna L) conforme o valor das entradas (A e B). Uma tabela-verdade com "n" en tradas ter 2n linhas, portanto se n = 2 => 4 linhas; n = 3 => 8 linhas; n = 4 => 16 linhas e assim por diante. A tabela-verdade criada obedecendo a uma seqncia de numerao crescente, comeando em zero. No exemplo da Figura 7.1, as linhas so ordenadas em valores binrios (00, 01, 10, e 11) equivalentes aos valores em decimal 0, 1, 2 e 3. Por questo de simplicidade de notao, doravante chamaremos o mapa de Veitch-Karnaugh simplesmente como mapa de Karnaugh. Esta simplificao normalmente utilizada por muitos autores.
Cada um dos quadrculos do mapa resultante de interseco de uma linha com uma coluna chamado de clula, Figura 7.2.
Clulas
Figura 7.2 - Exemplo de localizao de duas clulas.
Mapa de Veitch-Karnaugh
173
Mapa de Karnaugh uma figura geomtrica que contm uma clula para cada linha de uma tabela-verdade. Os valores das clulas so as sadas resultantes (L) para cada combinao de valor das entradas A e B. Por razes de clareza, comum preencher somente as clulas em que as sadas so "1s", deixando em branco as demais.
7.1 Clulas adjacentes

Duas clulas dizem-se geometricamente adjacentes se o valor binrio equi valente aos seus endereos (na horizontal e na vertical) for diferente por apenas um bit (independentemente da sua posio). Por exemplo, a clula nmero 0 (0000b em que b significa em binrio) e a clula nmero 8 (1000b) so adjacentes, pois o nico bit diferente entre ambas o primeiro da esquerda. Da mesma forma tambm so adjacentes as clulas 15 (1111b) e 7 (0111b). O mapa de Karnaugh montado de maneira que todas as clulas sejam geometricamente adjacentes. Para tanto, as clulas do mapa de Karnaugh devem seguir uma ordenao que conhecida como cdigo de Gray. Por exemplo, para quatro clulas a seqncia deve ser (em binrio): 00, 01, 11 e 10. Observe que os dois ltimos termos esto trocados de uma ordem normal de seqncia binria. E assim mesmo. Este o fator-chave para o funcionamento do mapa de Karnaugh. A Figura 7.3 mostra como podem ser construdos os mapas para funes de trs ou quatro entradas. No caso de um mapa de quatro entradas, os valores com as entradas C e D tambm devem ser ordenados conforme o cdigo Gray.
Note a inverso da ordem normal binria
Figura 7.3 - Mapas de Karnaugh para funes de trs e quatro entradas.
7.2 Transcrio da tabela-verdade para o mapa de Karnaugh

A Figura 7.4 mostra trs maneiras como as clulas podem ser identificadas com as linhas da tabela-verdade em um mapa de Karnaugh de trs variveis.
174
Figura 7.4 - Trs alternativas para identificar as clulas em um mapa de Karnaugh de trs variveis de entrada.
O objetivo identificar as clulas no mapa correspondentes aos endereos da linha da tabela-verdade. A primeira forma de representao encontra-se na Figura 7.4a. Os endereos so mostrados nas partes externa do mapa, superior e lateral esquerda. Por exemplo, a clula correspondente ao endereo 6 (110b) refere-se terceira coluna e primeira linha (AB = 11; C = 0) do mapa. Para essa forma de representao no utilizada explicitamente a numerao individual das clulas. A Figura 7.4b exibe outra forma de representao. Nesta o endereo das clu las do mapa que corresponde aos endereos das linhas da tabela-verdade mostrado no canto superior esquerdo de cada clula. Ainda h uma informao adicional fornecida pelas chaves mostradas externamente ao mapa, as quais indicam a regio em que os valores da varivel mostrada so iguais a 1. Por exemplo, na Figura 7.4b, a chave A indica as clulas em que os valores de A = 1, a chave B indica a regio em que as clulas tm valor B = 1 e assim por diante. Uma terceira forma de representao (mais completa) a reunio das duas representaes anteriores, Figura 7.4c. Na Figura 7.5 foi desenhado o mapa de trs variveis ao lado da tabela-verdade para mostrar a correspondncia.
Figura 7.5 - Correspondncia entre a tabela-verdade e o mapa de Karnaugh para um sistema de trs variveis de entrada.
Mapa de Veitch-Kamaugh
175
A Figura 7.6 ilustra a correspondncia entre a tabela-verdade e o mapa de Karnaugh para um sistema de quatro variveis.
Existe certa medida de arbitrariedade na atribuio das variveis s linhas e colunas de um mapa. Para este texto a varivel A contm o bit mais significativo nu mericamente, a varivel B contm o segundo mais significativo e assim por diante. O mapa de Karnaugh til para determinao de equaes de trs ou quatro variveis de entrada. Embora seja possvel criar mapas para cinco, seis ou mais variveis, estes so trabalhosos de fazer manualmente e raramente utilizados porque um mapa para cinco variveis teria 25 = 32 clulas, enquanto um mapa para seis variveis teria 26 = 64 clulas. Para esses casos so normalmente utili zados softwares que calculam e fornecem diretamente o resultado.
7.2.1 Utilizao do mapa

Os mapas de Karnaugh se mostram teis na simplificao e minimizao de funes lgicas binrias. Considere o exemplo de uma funo de trs entradas representada como uma caixa-preta com uma tabela-verdade associada, Figura 7.7 (note que os valores atribudos sada L na tabela-verdade foram escolhidos aleatoriamente apenas para este exemplo).
176
A equao extrada da tabela-verdade em forma de soma de produtos (SDF) contm quatro minitermos, um para cada um atribudo sada. Mtodos algbricos de simplificao que utilizam os teoremas booleanos podem simplificar esta equao.
O primeiro e o segundo termos tm em comum os termos terceiro e o quarto tm em comum os termos termos comuns, obtm-se:
enquanto o
Colocando em evidncia os
Observe que este mtodo muito trabalhoso e demorado e em alguns casos no fornece a forma simplificada mnima. aqui que o mapa de Karnaugh atua. Os "1s" atribudos s clulas representam os mesmos minitermos extrados da tabela-verdade. No entanto, como os valores das entradas associadas a cada linha e coluna diferem em apenas 1 bit, qualquer par de clulas adjacentes na horizontal ou na vertical corresponde aos minitermos que diferem em apenas uma varivel. Tais pares de minitermos podem ser agrupados e a varivel que diferir pode ser descartada, Figura 7.8.
Figura 7.8 - Exemplo de um mapa com trs entradas.
No caso do grupo horizontal, a varivel A 0 para ambas as clulas, ento ela vai aparecer na equao final como ; a varivel B 0 em uma clula e 1 na outra, ento para esse grupo, mudar o valor de B no afeta o valor de sada. Isso significa que B redundante e pode ser descartado desta equao; a varivel C 1 em ambas as clulas, ento ela vai aparecer na equao do grupo como C. A equao resultante desse grupo o produto das variveis que se mantiveram constantes de uma clula para outra, neste caso De maneira similar, no caso do grupo vertical, o valor da varivel A 1 em ambas as clulas, portanto vai aparecer como A; o valor da varivel B 0 para ambas as clulas, ento ela vai aparecer como B. O valor de C na clula superior
177
0 e na clula inferior 1, ento essa varivel pode ser descartada j que variou de uma clula para outra. A equao resultante desse grupo o produto das variveis que se mantiveram constantes de uma clula pra outra, neste caso A equao final a soma dos resultados dos grupos, ou seja, somar o resul tado do grupo vertical com o do grupo horizontal. Ento, A equao final obtida conhecida como minitermo e o mtodo usado para obter a equao chamado de soma de produtos.
7.2.2 Agrupamento de minitermos

Estratgia de minimizao: encontrar, sempre que possvel, os maiores grupos que cubram todos os casos cujo valor da sada 1. Duas clulas so ditas logicamente adjacentes se forem geometricamente adjacentes e tambm o contedo de ambas igual. Por exemplo, na Figura 7.9 as clulas 11 e 15 so logicamente adjacentes, pois so geometricamente adjacentes e possuem o mesmo contedo. Tambm o caso das clulas 12 e 13 e 5, 7, 13 e 15. As clulas 0 e 4 no so logicamente adjacentes, pois os contedos so diferentes. A clula 0 tambm no logicamente adjacente clula 12, pois em bora seus contedos sejam iguais, elas no so geometricamente adjacentes. Tambm as clulas 0 e 5 no so logicamente adjacentes, pois seus contedos so iguais, porm no so geometricamente adjacentes j que esto na diagonal (duas clulas s podem ser adjacentes horizontalmente ou verticalmente).
Figura 7.9 - Ilustrao de clulas logicamente adjacentes.
No caso de um mapa de Karnaugh de trs entradas, duas clulas logicamente adjacentes na horizontal ou vertical podem ser combinadas para formar um novo termo de produto composto por apenas duas variveis. De maneira similar, no caso de um mapa de quatro entradas, qualquer duas clulas logicamente adjacentes podem ser combinadas para formar um novo minitermo que ser composto por apenas trs variveis. Adicionalmente, os "1s" associados aos minitermos podem ser utilizados para formar grupos mltiplos. Por exemplo, considere uma nova funo de entrada de trs variveis, Figura 7.10.
178
Figura 7.10 - Os minitermos do mapa de Karnaugh podem ser utilizados para formar mltiplos grupos.
Os grupos tambm podem ser formados a partir de quatro minitermos adja centes e, em tal caso, duas variveis redundantes podem ser descartadas do grupo resultante. Considere alguns exemplos de mapas com quatro entradas, Figura 7.11. De fato, podem ser reunidos quaisquer agrupamentos de 2n minitermos adjacentes (n um inteiro maior que zero). Por exemplo, 21 = dois minitermos, 22 = quatro minitermos, 23 = oito minitermos e assim por diante. O princpio geral que se aplica aos mapas de Karnaugh que qualquer par de termos adjacentes pode ser combinado em um nico termo que inclui uma varivel a menos que as includas pelos termos.
Como pode ser observado nos mapas da Figura 7.11, as clulas no mapa de Karnaugh so organizadas de tal forma que os valores associados s linhas e colunas diferem em apenas um bit. Um resultado desse tipo de ordenao que as linhas do topo e as da base tambm diferem por um nico bit; de maneira similar, a coluna mais esquerda e a coluna mais direita tambm diferem em um nico bit. Pode ajudar na visualizao imaginar um mapa enrolado a fim de formar um cilindro horizontal em que as linhas do topo e da base se tocam, ou ainda, um cilindro vertical em que as colunas das extremidades so adjacentes. Isso leva a uma possibilidade adicional de formar agrupamentos, Figura 7.12.
179
Figura 7.12 - Algumas possibilidades adicionais de agrupamento.
Veja no ltimo exemplo que os quatro cantos da tabela tambm podem ser uti lizados para formar um agrupamento de termos.
7.2.3 Soma de produtos ou produto de somas

Quando o mapa feito utilizando as sadas com "1s" da tabela-verdade, a expresso booleana resultante da forma de soma de produtos, tambm conhecida como minitermos (alguns autores tambm consideram "mintermos"). Uma forma alternativa de mapear utilizar "Os" em vez de "1s" no mapa. Neste caso, o agrupamento de zeros utilizado para gerar as expresses em forma de produto de somas, Figura 7.13. Essas expresses so tambm chamadas de maxitermos (alguns autores tambm as chamam de "maxtermos"). Embora as expresses de soma de produtos e de produto de somas paream diferentes, elas produzem resultados idnticos. Isso pode ser verificado algebricamente aplicando a propriedade distributiva e os teoremas booleanos. Portanto, utilizar qualquer um dos mtodos igualmente aceitvel. A regra para agrupar "Os" a mesma usada para agrupar "1s", mas com uma alterao de terminologia. A regra que determina se uma varivel eliminada ou no tambm permanece a mesma, mas, como j frisamos, quando lemos um grupo de "Os", temos como resultado a soma dessas variveis e no um produto; alm disso, a regra determina que se uma varivel possui o valor "0", ela deve aparecer na forma normal e, caso tenha o valor "1", deve aparecer comple mentada. A Tabela 7.1 mostra como devem ser feitas para as trs variveis.
180
Tabela 7.1 - Funo de sada com trs variveis, representada na forma de produto de somas.
A Figura 7.13 mostra um exemplo do mapa de Karnaugh que utiliza os "0s em vez de 1s" para extrao da equao.
Figura 7.13 - Mapeamento que utiliza "Os" em vez de "1s".
7.2.4 Funes incompletamente especificadas

Em certos casos uma funo pode estar incompletamente especificada, ou seja, a sada pode ser indefinida para alguns valores de combinao de entrada. Isso pode ocorrer se o projetista sabe de antemo que algumas combinaes de entrada nunca vo ocorrer. Por exemplo: duas chaves A e B nunca podem ser abertas ou fechadas ao mesmo tempo; ento as combinaes (0,0) ou (1,1) nunca vo ocorrer. Assim, o valor atribudo sada para essas combinaes irrelevante. Tambm para algumas combinaes de entrada o projetista pode simplesmente no se preocupar com o valor da sada. Em ambos os casos, o projetista pode representar os valores associados s sadas com o caractere "x". Os caracteres "x" indicam: "no importa", do ingls dont care.
181
A regra bsica de utilizao : se a clula que contiver o valor "x" ajudar a formar um grupo maior de "1s", ela deve ser utilizada como se tivesse o valor 1; caso contrrio, deve ser ignorada e tratada como tendo um valor 0, Figura 7.14.
(a)
(b)
Figura 7.14 - Mapa de Karnaugh para uma funo especificada incompletamente.
7.2.5 Uso dos mapas de Karnaugh

Quando uma funo lgica for expressa na forma-padro em termos de minitermos (soma de produtos), o mapa K pode ser usado para simplificar a funo pela aplicao dos seguintes princpios: 1. A combinao de clulas que for selecionada deve incluir todas as clulas pelo menos uma vez. Uma clula pode participar de mais de uma com binao. 2. As combinaes devem ser selecionadas com a finalidade de incluir o maior nmero possvel de clulas de tal modo que todas as clulas sejam includas pelo menor nmero possvel de combinaes. 3. A caracterstica essencial dos mapas de Karnaugh que as clulas podem ser agrupadas horizontalmente e verticalmente (mas no diagonalmente).
7.2.5.1 Implicantes
Um implicante cada "1" ou grupo de "1s" que podem ser combinados em um retngulo formado por clulas geometricamente adjacentes. Seu tamanho deve ser uma potncia de 2 (1, 2, 4, 8, ..., 2n). Representa um termo de soma de produtos.
7.2.5.2 Implicantes primos

Implicante primo um grupo que contm o maior nmero possvel de clulas adjacentes (1, 2, 4, 8, 16, 32 etc.). Pelo menos uma de suas clulas no deve pertencer a outro grupo j existente.
182
O objetivo de um mapa transformar implicantes em implicantes primos, quando ento se obtm a maior minimizao. Para tanto encontre os maiores gru pos de "1s" e "Xs" adjacentes quele elemento. Considera as linhas do topo/base, as colunas da esquerda/direita e cantos adjacentes.
7.2.5.3 Implicante primo essencial

um grupo que inclui uma clula com o valor 1 que s pode ser combinada de uma maneira para compor um implicante primo. Exemplo 1: Tomemos como exemplo o mapa da Figura 7.15a. A clula 6 s pode ser combinada com a clula 2 para formar um implicante primo. Figura 7.15c. Portanto, o grupo formado um implicante primo essencial. Da mesma forma a clula 5 s pode ser combinada com a clula 1 para formar um implicante primo. Portanto, o grupo resultante um implicante primo essencial. Figura 7.15b. J a clula 3 no participa de um implicante primo essencial, porque pode ser combinada com a clula 1 ou 2.
(b)
(c)
Figura 7.15 - Exemplo 1 de identificao de implicantes primos essenciais.
Exemplo 2: Tomemos como exemplo o mapa da Figura 7.16a. A clula 15 no faz parte de um implicante primo essencial, j que pode ser combinada com a clula 7 ou 14 para formar um implicante primo.
183
(a)
(b)
Figura 7.16 - Exemplo 2 de identificao dos implicantes primos essenciais.
Exemplo 3: A preocupao de encontrar implicantes primos num mapa K que incluam o maior nmero possvel de quadrculos pode causar um problema, como ilustrado na Figura 7.17a, em que poderamos tentar combinar 5 + 7+13 + 15.
(a)
(b)
(c)
(d)
Figura 7.17 - Exemplo 3.
Se isso fosse feito, ainda seria necessrio adicionar quatro outros implicantes pri mos para incluir os quatro "1s" restantes. Uma vez includos estes quatro implicantes primos, notamos que as quatro clulas que constituam a combinao original so au tomaticamente includas, o que toma suprflua a combinao pretendida inicialmente. O algoritmo descrito a seguir, quando aplicado a um mapa de Karnaugh, leva expresso mnima para uma funo lgica:
184
7.2.5.4 Algoritmo
1. Assinalar e considerar como "implicante primo essencial" qualquer clula que no possa ser combinada com nenhuma outra. Os "1s" cobertos por primos implicantes essenciais no precisam ser revisitados. 2. Identificar as clulas que podem ser combinadas para formar duplas somente de uma maneira. Assinalar essas combinaes. As clulas que podem ser combinadas em grupo de duas, de mais de uma maneira, so deixadas temporariamente de lado. 3. Identificar clulas que podem ser combinadas para formar um grupo de quatro somente de uma maneira. Se as quatro clulas de tais combinaes ainda no estiverem includas em grupos de dois, assinalar a combinao de quatro. Novamente, uma clula que pode ser combinada num grupo de quatro de mais de uma maneira deve ser deixada temporariamente de lado. 4. Repetir o processo para grupos de oito etc. 5. Se encerrado este processo, ainda restarem algumas clulas no includas em grupamentos, elas podem ser combinadas umas com as outras ou com clulas j includas em outros grupamentos. Lembre-se de que a inteno obter o menor nmero de grupamentos possvel. Este algoritmo ilustrado nos exemplos seguintes. Exemplo 1: Uma funo de quatro variveis dada por f (A,B,C,D) = (0, 1, 3, 5, 6, 9, 11, 12, 13, 15). Use um mapa K para minimizar a funo. Soluo: O mapa K para a funo da expresso dada mostrado na Figura 7.18a. A clula 6 no pode ser combinada com nenhuma outra. Conseqente mente, marcada como um implicante primo essencial, Figura 7.18b. A seguir notamos que as clulas 0 e 12 s podem ser combinadas em grupos de duas de uma nica maneira. Conseqentemente, marcamos cada um desses grupos de dois, conforme mostra a Figura 7.18c. As clulas que podem ser combi nadas em grupos de duas de mais de uma maneira so deixadas de lado. A clula 5 pode ser incorporada a um grupo de quatro de uma nica maneira e os grupos assim formados incluem clulas ainda no incorporadas a grupos de duas. Assim, assinalamos esse grupo, conforme a Figura 7.18d. Observamos que a clula 3 s pode ser incorporada a um grupo de quatro de uma nica maneira e os grupos assim formados incluem clulas ainda no incorpo radas a grupos de duas. Assim, assinalamos esse grupo, conforme a Figura 7.18e. Finalmente a clula 15 s pode ser incorporada a um grupo de quatro de uma nica maneira e os grupos assim formados incluem clulas ainda no incorporadas a grupos de duas. Assinalamos esse grupo como mostra a Figura 7.18f. Como resultado, observa-se que todas as clulas foram includas e obtm-se a equao lqica:
185
(a)
(b)
(c)
(d)
(e)
(f)
Figura 7.18 - Mapa K do exemplo 1.
Exemplo 2: Dada a tabela da Figura 7.19a, ache os grupos de acordo com o algoritmo fornecido.
Soluo: Inicialmente vamos tentar os implicantes primos essenciais. As clulas 10 e 11 s podem formar um grupo de quatro de uma maneira, portanto marcamos esse grupo, conforme visto na Figura 7.19b. A clula 5 s pode formar um grupo de quatro de uma nica maneira, portanto faz parte de um implicante primo essencial. O grupo formado visto na Figura 7.19c. Por ltimo sobraram as clulas 1 e 3 que s podem formar um grupo de dois, portanto a melhor escolha a da Figura 7.19d.
186
(b)
(c)
(d)
Exemplo 3: Dada a tabela da Figura 7.20a, encontre os grupos de acordo com o algoritmo fornecido. Soluo: Inicialmente vamos tentar os implicantes primos essenciais. A clula 10 s pode formar um grupo de dois de uma maneira, portanto faz parte de um grupo implicante primo essencial que pode ser visto na Figura 7.20b. Na Figura 7.20c as clulas 4, 5, 6 e 7 podem ser combinadas em um grupo de quatro na direo vertical. Por ltimo as clulas 9 e 13 podem ser agrupadas, finalizando o mapa, Figura 7.20d.
(a)
(b)
Figura 7.20 - Soluo do exemplo 3 (continua).
187
(c)
(d)
Figura 7.20 - Soluo do exemplo 3 (continuao).
Exemplo 4: Uma funo de quatro variveis dada por f (A,B,C,D) = 2 (0, 2, 3, 4, 5, 7, 8, 9, 13, 15). Ache a funo lgica minimizada.
(a)
(c)
Figura 7.21 - Soluo do exemplo 4.
Soluo: O mapa K para a funo da expresso dada mostrado na Figura 7.21a. Aplicando os passos 1 e 2 do algoritmo, no se seleciona nenhum implicante primo. As clulas 5, 7, 13 e 15 satisfazem as condies do passo 3. A aplicao do processo do passo 3 leva ao grupamento da Figura 7.21b. O passo 4 no se aplica ao caso presente. Verificamos que algumas clulas ainda no foram
188
agrupadas; conforme indica o passo 5, podemos combin-las arbitrariamente. As combinaes indicadas na Figura 7.21c conduzem a um nmero mnimo de implicantes primos adicionais.
Exemplo 5: Um reator qumico pode receber quatro produtos qumicos A, B, C e D. A natureza dos produtos tal que perigoso misturar B e C, a no ser que A tambm esteja junto. Tambm perigoso misturar C e D se A no estiver junto.
B e D nunca podem ser misturados. As demais condies no so consideradas perigosas. Escreva uma expresso para a varivel lgica auxiliar M1 que permita o acionamento do misturador L somente se houver uma condio segura (considere a presena do produto como nvel lgico 1). Para acionar o misturador devem ser atendidas as condies e ligar uma chave liga.
Soluo: Primeiramente construmos a tabela-verdade, conforme a Figura 7.22.

Linha 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 M1 1 1 1 0 1 0 0 0 1 1 1 1 1 0 1 0
Figura 7.22 - Tabela-verdade do exemplo 5.
189
A segunda parte transportar a tabela-verdade para o mapa, o que pode verificado na Figura 7.23a.
(a)
(b)
(c)
(d)
(e)
Figura 7.23 - Mapa de Karnaugh equivalente tabela mostrada na Figura 7.21.
O prximo passo fazer os agrupamentos conforme o algoritmo apresentado anteriormente. O resultado pode ser visto na Figura 7.23b. A equao de minitermos obtida cia e rearranjando, teremos: Colocando em evidn
190
O ltimo passo implementar a equao dos minitermos obtida em linguagem

Ladder, conforme a Figura 7.24.
Figura 7.24 - Implementao em Ladder da equao lgica obtida no exemplo 5.
Exemplo 6: Dado o diagrama de contatos da Figura 7.25, determine a

equao minimizada utilizando o mapa de Karnaugh e implemente em Ladder. Considere que A = 0 equivale chave na condio de repouso, ou seja, como vista no diagrama, e que A = 1 se a chave for comutada da sua condio inicial. A mesma suposio dever ser feita para a chave B.
Soluo: Primeiramente se constri a tabela-verdade que representa o com portamento do diagrama. Se tanto A quanto B estiverem na sua condio inicial (A = 0 e B = 0), a lmpada vai acender (L = 1) pelo ramo mais direita do dia grama. Quando A = 0 e B = 1, a lmpada tambm vai acender pelo ramo central. Quando A = 1 e B = 0 os contatos de A comutam, impedindo a passagem de corrente, o que faz com que a lmpada fique apagada (L = 0). No ltimo caso (A= 1 e B = 1) a lmpada acesa pelo ramo mais esquerda. A tabela-verdade obtida mostrada na Figura 7.26a.
O prximo passo transcrever a tabela-verdade para o mapa, o que mostra do na Figura 7.26b. Por ltimo, obtm-se a equao Figura 7.26c, cuja implementao
em Ladder vista na Figura 7.27.
191
Figura 7.26 - Tabela-verdade e mapa de Karnaugh do exemplo 6.
Figura 7.27 - Representao em Ladder do diagrama simplificado equivalente ao da Figura 7.25.

1. Use um mapa de Karnaugh para encontrar as expresses mais simples das seguintes funes: a) f (A, B, C) = (0, 2, 3) b) f (A, B, C) = (1, 2, 4, 6, 7) c) f ( A , B , C , D ) = 2. ( 0 , 1 , 2 , 3) d) f (A, B, C, D) = (0, 2, 4, 6) e) f (A, B, C, D) = (0, 3, 5, 6)
Dadas as tabelas-verdade a seguir, obtenha a equao minimizada utilizando o mapa de Karnaugh e escreva-a utilizando a linguagem Ladder. a) b)
Linha A 0 0 0 0 0 0 0 0 0 1 0 1 0 1 0 1 1 0 1 0 1 0 1 0 1 1 1 1 1 1 1 1
B 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
C 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
D Sada 1 0 0 0 0 0 1 0 0 0 1 0 1 0 0 0 1 0 1 1 0 1 0 1 1 1 1 1 0 1 1 1
A 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1
C Sada 0 0 1 0 0 0 1 1 0 0 1 1 0 1 1 1
192
3.
Uma lmpada em uma sala comandada por meio de duas chaves, uma atrs da porta (CA) e outra na frente (CF). A lmpada ligada se a chave da frente estiver ligada e a chave de trs desligada se a chave da frente estiver desligada e a chave de trs ligada. A lmpada desligada se ambas as chaves estiverem ligadas ou desligadas. A partir dessas definies construa a tabela -verdade, determine a funo minimizada pelo mapa de Karnaugh e imple mente em linguagem Ladder. Com base no diagrama de contatos monte a tabela-verdade a seguir, obtenha a equao minimizada a partir do mapa de Karnaugh e monte-o em lingua gem Ladder. a) b)
4.
5.
Projete um circuito lgico com trs entradas A, B e C. A sada desse circuito deve ser em alto somente se a maioria das entradas estiver em modo alto. Monte a tabela-verdade, o mapa de Karnaugh e implemente a soluo em linguagem Ladder. Dado um circuito lgico que possui como entrada um nmero de 4 bits, a sada desse circuito deve ser acionada toda vez que a combinao dos 4 bits de entrada representar um nmero par em decimal. Para a soluo deste problema, monte a tabela-verdade, o mapa de Karnaugh e implemente em linguagem Ladder.
O nmero zero considerado um nmero par.
6.
7.
Considere um sistema de alarme residencial, constitudo de sensor colocado na janela (SJ) e sensor de presena (SP) para indicar a entrada de um invasor. Alm desses sensores, o sistema possui uma chave liga/desliga (CLD) para acionar o alarme. Caso o sensor da janela ou o sensor de presena sejam ativados, o alarme ser acionado. O alarme somente ser acionado se a chave liga/desliga estiver na posio liga. A partir dessas definies monte a tabela-verdade, o mapa de Karnaugh e implemente em linguagem Ladder.
193
8.
A avaliao bimestral da disciplina de Informtica Industrial constituda de uma prova (P) com peso de 40%, um trabalho terico (TT) com peso de 20%, um trabalho prtico (TP) com peso de 20% e a apresentao de um seminrio (SE) com peso de 20%. Para a aprovao do aluno, necessrio atingir no mnimo 60% da nota bimestral. A partir dessas informaes monte a tabela-verdade, encontre a respectiva equao simplificada pelo mapa de Karnaugh e represente a aprovao do aluno por meio da linguagem Ladder.
Caso o aluno tenha obtido nota mxima em cada uma das avalia es, deve-se atribuir "1" montagem da tabela-verdade; caso con trrio, deve ser atribudo "0" tabela-verdade.
9.
Em um queimador existem trs gases A, B e C e um ignitor (I) para processar a queima deles. Para haver a queima dos gases, necessrio o acionamento do ignitor e a presena dos gases A e C. Se houver a presena do gs B a queima no ocorre. A partir dessas definies monte a tabela-verdade, o mapa de Karnaugh e a linguagem Ladder. Para ser considerado light, um alimento precisa conter no mximo 50% das calorias do produto normal. Os ingredientes opcionais que podem ser adicionados para dar sabor e colorao a um determinado alimento possuem as seguintes quantidades percentuais de calorias em relao ao produto] normal: A contm 40%, B contm 30%, C contm 20% e D contm 10%. A partir dessas definies monte a tabela-verdade, o mapa de Karnaugh e implemente em linguagem Ladder. Projete um circuito para acender uma lmpada vermelha cada vez que a combinao dos produtos misturados em um tanque ultrapassar 50% das calorias de um produto normal. Um tanque de nove metros de altura tem um sensor que envia o valor da altura da coluna de lquido atravs de um sistema BCD (Binary Coded to Decimal). Construa um diagrama em Ladder que resolva o seguinte problema: Uma lmpada vermelha deve acender quando a altura da coluna de lquido for menor que trs metros. Uma amarela deve acender quando o nvel estiver entre trs e seis metros.
10.
11.
Uma verde deve acender quando o nvel estiver acima de seis metros.
194
Sistemas Seqenciais
Os diagramas lgicos estudados nos captulos anteriores so teis para mostrar as relaes entre elementos de lgica combinacional. Contudo, so inadequados para modelarem os sistemas que evoluem em funo do tempo ou em funo de eventos externos. Por exemplo, um porto eletrnico comandado por um nico boto, que tem a funo de abrir, fechar e parar o porto. Fica evidente que so mente saber se o boto foi pressionado no suficiente para determinar qual a ao a ser tomada. Deve-se conhecer tambm em que estado se encontra o porto, se aberto, fechado, fechando, abrindo. exatamente isso que caracteriza um sistema seqencial, ou seja, a ao a ser tomada depende do estado atual e da entrada naquele instante. Este e os prximos captulos tratam de sistemas com essas caractersticas. Neste, discutiremos dois dos elementos essenciais para a evoluo de sistemas seqenciais, temporizadores e contadores.
8.1 Instruo contador

Os contadores so blocos muito importantes porque na maioria das aplicaes os processos evoluem em funo de eventos internos, como, por exemplo, transcorrncia de um determinado tempo, ou ainda, de eventos externos, como a contagem de um certo nmero de peas. No jargo tcnico da rea, "incrementar" significa fazer com que o
valor de uma varivel aumente de uma unidade, enquanto "decrementar" significa diminuir uma unidade. Estes termos aparecem com freqncia na literatura tcnica referente aos contadores e tem porizadores. Outros neologismos tambm so utilizados, como, por exemplo, o contador "resetado", ou ainda, o contador "zerado".
Existem trs tipos bsicos de contadores: crescente, decrescente e bidirecional.
Sistemas Seqenciais
195
8.1.1 Contador crescente

O formato do bloco de funo de um contador crescente da norma IEC 61131-3 mostrado na Figura 8.1.
Figura 8.1 - Smbolo contador crescente da norma IEC 61131-3.
A Tabela 8.1 descreve os tipos de dados do contador crescente conforme a norma IEC 61131-3.
Smbolo
CU R PV CV Q
Nome
COUNT UP RESET PRESET VALUE COUNTER VALUE QUIT
Entrada/ sada
Entrada Entrada Entrada Sada Sada
Descrio
Entrada de contagem crescente (borda de subida). Entrada de reset do contador (faz CV = 0). Valor do limite superior desejado de contagem. Contm o valor acumulado da contagem. energizada quando CV > = PV.
Tipo do dado
BOOL, R_EDGE BOOL INT INT BOOL
Tabela 8.1 - Tipos de dados para o contador crescente (IEC 61131-3).
O bloco contador tem por funo a contagem de eventos, isto , transies falsas/verdadeiras na linha de controle. O valor do limite superior de contagem desejado fornecido entrada PV
(Preset value).
Quando a entrada CU detecta a mudana do nvel lgico 0 para o nvel 1 (borda de subida), o valor acumulado CV aumenta uma unidade. A sada binria Q ser energizada quando o valor acumulado CV for igual ou maior que o valor de PV. A entrada R (booleana) corresponde entrada de reinicio de contagem (reset) do contador. Sempre que for a nvel lgico 1, faz com que o valor CV seja igual a zero. Essa entrada dominante; se estiver ativa, o valor de CV sempre ser zero.
196
O diagrama de eventos mostrado na Figura 8.2.
Figura 8.2 - Diagrama de eventos para o contador crescente (CTU).
Figura 8.3 - Smbolo grfico do contador decrescente da norma IEC 61131-3.
A Tabela 8.2 descreve os tipos de dados do contador decrescente, conforme a norma IEC 61131-3.
Smbolo
CD LD PV CV
Nome
COUNT DOWN LOAD PRESET VALUE COUNTER VALUE QUIT
Entrada/ sada
Entrada Entrada Entrada Sada Sada
Descrio
Entrada de contagem decrescente (borda de subida). Entrada de reinicio do contador (faz CV = PV). Valor desejado de contagem. Contm o valor acumulado da contagem. energizada quando CV < = 0.
Tipo do dado
BOOL, R_EDGE INT INT INT BOOL
Tabela 8.2 - Tipos de dados para o contador decrescente (IEC 61131-3).
Sistemas Seqenciais
197
Quando a entrada LD recebe um valor verdadeiro (nvel lgico 1), o valor presente em PV transferido para CV (CV = PV). A cada pulso recebido na entrada CD, o valor de CV diminudo uma unidade e a sada Q energizada (vai para o nvel lgico 1) quando o valor de CV for menor ou igual a zero (CV< = 0). A Figura 8.4 apresenta o diagrama de eventos para o contador decrescente (CTD).
Figura 8.4 - Diagrama de eventos para o contador decrescente (CTD).
8.1.3 Contador bidirecional

Em alguns controladores a instruo de contador decrescente forma um par com a instruo de contador crescente, obtendo assim um contador bidirecional. ilustrado na Figura 8.5.
Figura 8.5 - Smbolo grfico do contador bidirecional da norma IEC 61131-3.
Esse contador equivalente reunio em um nico bloco de ambas as funes descritas anteriormente. Se for detectado um pulso na entrada de contagem crescente CU, o valor de CV ser aumentado uma unidade. Da mesma forma, se CD receber um pulso, o valor de CV ser diminudo uma unidade. A sada "limite superior" QU ativada quando o valor acumulado CV for igual ou maior que o valor de PV. A sada "limite inferior" QD ativada quando o contador chega em zero. A Figura 8.6 ilustra o diagrama de eventos do contador bidirecional.
198
Figura 8.6 - Diagrama de eventos do contador bidirecional (CTUD).
Ao utilizar qualquer um dos contadores, necessrio recarregar o valor desejado de contagem antes de iniciar um novo ciclo, ou seja, deve-se "resetar" o contador.
8.1.4 Exemplo resolvido

Exemplo 1: Em uma loja deseja-se montar um contador automtico de para
fusos, separando-os em centenas. O sistema composto de um reservatrio do tipo funil que contm os parafusos. Em sua extremidade mais fina h uma vlvula borboleta que, quando energizada, abre-se e permite a queda de parafusos um a um, e tambm um sensor fotoeltrico que gera um pulso todas as vezes que um parafuso passa sua frente. Aps atingida a contagem de 100 parafusos a vlvula borboleta deve ser fechada. Elabore um programa em linguagem Ladder para atender a essa necessidade.
Soluo 1: Implementao em controlador que segue a norma IEC 61131-3.

A implementao pode ser vista na Figura 8.7. No primeiro degrau, ao ser pressionado o boto liga, ativada a bobina da vlvula, que de auto-reteno (set). Observe que o boto liga est associado ao endereo de entrada %I0.0 e a vlvula ao endereo de sada %Q0.0. Quando o sensor fotoeltrico detecta a passagem de um parafuso, envia um sinal ao bloco contador CO que incrementa uma unidade ao valor de CV. Quando o valor de CV for igual ao valor pr-programado (PV), a sada Q do bloco ativada e vai desligar a vlvula, pelo acionamento da bobina de reset da vlvula.
Sistemas Seqenciais
199
Figura 8. 7 - Implementao em um controlador que segue a norma IEC 61131-3.
O controlador utilizado que segue a norma IEC 61131-3 chama-se ICP-24R, distribudo pela Indel Indstria Eletrnica Ltda. Seu software de configurao pode der obtido gratuitamente no link: http://www.inde!. com.br/eletronica/pt/index.php?u=icp.php
Soluo 2: Implementao nos controladores Allen-Bradley (RSLogix500).

Como j comentado antes, os controladores Allen-Bradley ainda no seguem a simbologia da norma IEC 61131-3. O bloco de contagem crescente (CTU) des crito na Figura 8.8.
Figura 8.8 - Contador crescente (Allen-Bradley).
Em que:
Counter. indica o endereo do contador utilizado (neste caso, C5:0). Preset: indica o valor desejado de contagem (equivalente a PV na norma
IEC).
Accum: indica o valor atual da contagem (equivalente a CV na norma IEC).
200
O bit DN (equivalente ao bit Q na norma IEC) levado a nvel 1 quando o valor acumulado igual ou maior que o valor pr-programado (Accum > = Preset), assim esse bit utilizado na forma de contato NA ou NF para ligar ou desligar outras sadas. O reset do contador feito externamente ao bloco, numa bobina de reset, conforme a Figura 8.9.
Figura 8.9 - Instruo para repor o valor acumulado do contador em zero (reset) nos controladores Allen-Bradley.
A Figura 8.10 implementa o mesmo exemplo do contador de parafusos. No primeiro degrau, ao pressionar o boto liga, ligada a vlvula (0:0.0) atravs da instruo L (latch = set) e, simultaneamente, feito um reset do contador C5:0, ou seja, faz com que o valor acumulado seja igual a zero. No segundo degrau, a cada transio de zero para um (borda de subida) do sensor ligado entrada 1:0.1, aumenta-se uma unidade do valor acumulado (Accum) at que atinja o valor pr-programado (Preset), que neste caso igual a 100. Quando a contagem atingir esse valor, o bit C5:0.DN vai para o nvel lgico 1 e um contato associado a esse bit ligado ao terceiro degrau, com a finalidade de desligar a vlvula 0:0.0 atravs do Urtlatch {reset) da bobina.
Figura 8.10 - Implementao no software RSLogix500 (Allen-Bradley).
Sistemas Seqenciais
201
Soluo 3: Implementao no Zelio Soft 2.

Os blocos contadores no Zelio Soft 2 tambm no seguem a recomendao grfica da norma IEC 61131-3. A implementao do exemplo anterior mostrada na Figura 8.11. A bobina de contagem CC1 e o contato indicador de contagem atingida C1.
Figura 8.11 - Implementao com o software Zelio Soft 2.
A parametrizao do bloco feita o f f - l i n e com um duplo-clique na bobina do contador, quando ento mostrada a tela da Figura 8.12.
Figura 8.12 - Implementao com o software Zelio Soft 2.
202
8.2 Temporizadores
A instruo temporizador realiza a mesma funo do rel de tempo dos co mandos eltricos. Geralmente so habilitados por contatos NA ou NF e. quando o valor do tempo decorrido se iguala ao valor prefixado, o temporizador energiza um bit interno que indica que j transcorreu o tempo pr-programado. Esse bit nor malmente representado como um contato NA ou NF e pode ser utilizado para energizar ou desativar uma instruo de sada. Cada instruo de temporizao tem dois registros associados que devem armazenar o valor pr-selecionado e o valor acumulado. Esses registros so definidos da seguinte forma:
Valor pr-selecionado (PT - Preset Time): deve ser definido pelo usurio; indica o intervalo de tempo desejado. Valor acumulado (ET - Elapsed Time): armazena o valor do tempo decorrido desde a habilitao do temporizador, isto , a energizao da bobina do temporizador.
A Figura 8.13 ilustra um bloco genrico em que observamos posies ou clu las do bloco que devem ser definidas pelo programador na configurao do bloco.
Figura 8.13 - Bloco temporizador genrico (IEC 61131-3).
A Tabela 8.3 descreve os tipos de dados do bloco temporizador, conforme a norma IEC 61131-3.
Nome
IN PT ET Q
Significado Enable Preset Time Elapsed Time Quit
Entrada/ sada
Entrada Entrada Sada Sada
Descrio
Bobina de energizao do temporizador. Programao do tempo desejado. Valor do tempo decorrido. Energizada quando ET = PT.
Tipo do dado
BOOL TIME TIME BOOL
Tabela 8.3 - Tipos de dados para o bloco temporizador (IEC 61131-3).
A base de tempo tambm pode variar de acordo com o controlador. Alguns permitem a seleo na instruo e outros mantm uma base de tempo fixa. Nor malmente a base de tempo definida entre 0.01, 0.1 e 1 segundo. Alguns faSistemas Seqenciais
203
bricantes determinam a base de tempo conforme o endereo do temporizador. Por exemplo, para os CLPs S7-200 da SIEMENS os valores so: Resoluo 1 ms 10 ms 100 ms Tempo mximo 32,767 s 327,67 s 3276,7 s Endereos T32, T96 T33-T36, T97-T100 T37-T63, T101-T255
Isso significa que, se utilizarmos o temporizador T35 nos CLPs S7-200 e o valor de PV for igual a 100, tem-se uma temporizao de 1 segundo (100 x 10 ms). Existem trs instrues de temporizao na norma IEC 61131-3:
TP (Pulse Timer): temporizador de pulso TON (Timer On Delay): retardo para ligar TOF (Timer Off Delay): retardo para desligar
8.2.1 TP - Temporizador de Pulso (Pulse Timer)

O diagrama de tempos pode ser visto na Figura 8.14.
Figura 8.14 - Diagrama de tempos para o Temporizador de Pulso (TP).
O funcionamento o seguinte: quando a entrada IN passa de falsa para verdadeira (borda de subida), a sada Q vai para o nvel lgico 1 e assim permanece at que se esgote o tempo programado (PT). Uma vez detectada a borda de subida na entrada IN, o tempo em que a sada permanece ligada fixo, independen temente de a entrada IN continuar ou no ligada. Note que as variaes na entrada IN s sero detectadas depois que o perodo de tempo atual estiver esgotado.
204
Exemplo 2: Um misturador deve ser ligado por dez segundos quando o usu rio pressionar um boto de contato momentneo. Soluo:
Figura 8.15 - Soluo do exemplo resolvido com controlador que segue a IEC 61131-3 (ICP-24R).
8.2.2 Temporizador com retardo para ligar (TON - Timer On Delay)

A temporizao comea quando o sinal na entrada IN vai para o nvel lgico 1. Quando isso ocorre, o registro que contm o valor acumulado ET incrementado segundo a base de tempo. Quando o valor ET for igual ao valor PT, pr-selecio nado, a sada Q do bloco energizada. O diagrama de tempos correspondente pode ser visto na Figura 8.16.
Figura 8.16 - Diagrama de tempos para o temporizador com retardo para ligar (TON)
Se a entrada for desativada antes de decorrido o tempo programado (PT), a temporizao pra e o tempo acumulado (ET) reiniciado com o valor zero. Exemplo 3: Desenvolva um programa de forma que o motor seja acionado dez segundos aps ter sido pressionado um boto liga. preciso prever o desliga mento atravs de um boto desliga.
Sistemas Seqenciais
205
Soluo 1: Com um controlador o qual obedece norma IEC 61131-3

(ICP-24R).
(* Network 0 *)
(* Network 1 *)
(* Network 2 *)
Figura 8.17 - Soluo com um CLP que segue a norma IEC 61131-3 (ICP-24R).
Para a descrio de funcionamento que segue, reporte-se Figura 8.17. O boto liga de contato momentneo, portanto devemos memorizar seu pres sionamento. Isso feito atravs do rel auxiliar MEM_AUX1 (Network 0). O contato de MEM_AUX1 vai ligar o temporizador T20, que do tipo TON com re tardo de dez segundos (100 x 100 ms). Quando tiver decorrido o tempo progra mado, a sada Q do bloco vai acionar o motor (Network 1). O motor vai perma necer ligado at que o boto desliga (BTN_DESL) seja pressionado, quando ento a bobina do rel auxiliar MEM_AUX1 desativada (reset) e deixa de alimentar a entrada de T20, desligando o motor.
Soluo 2: Com o Zelio Soft 2.

A Figura 8.18 mostra a soluo implementada. O boto liga de contato momentneo, portanto devemos memorizar seu pressionamento. Isso feito atravs do rel auxiliar M1 (linha 1). O contato de M1 vai ligar o temporizador TT1; que est programado para ser do tipo TON com retardo de dez segundos, Figura 8.19. Quando tiver decorrido o tempo programado, o contato de T1 vai ligar a sada Q1 que vai acionar o motor (linha 3). O motor vai permanecer ligado at que o boto desliga seja pressionado, quando ento a bobina do rel auxiliar desativada (reset) e pra de alimentar a entrada de TT1 que deixa de manter a bobina Q1, desligando o motor.
206
Figura 8.18 - Implementao no software Zelio Soft 2 do exemplo 1.
Figura 8.19 - Configurao do temporizador TT1 no modo TON de dez segundos no Zelio Soft 2.
8.2.3 Temporizador TON - nos controladores Allen-Bradley

Nos controladores Allen-Bradley da linha Micrologix o bloco de instruo de retardo para ligar (TON) mostrado na Figura 8.20.
Sistemas Seqenciais
207
Figura 8.20 - Exemplo de instruo temporizador com retardo para ligar nos controladores Micrologix (Allen-Bradley).
Os temporizadores possuem trs parmetros a serem definidos:
Timer: indica o endereo do temporizador. Time Base: unidade na qual ser feito o incremento da contagem de tempo em segundos. As bases de tempo so 1 s, 0.1 s e 0.001 s. Preset: nmero de intervalos a serem temporizados.
Accum: nmero de intervalos temporizados que transcorreram at o mo
mento. Enquanto a linha de energizao da bobina do temporizador for verdadeira, o temporizador vai incrementar o valor acumulado at atingir o valor do Preset. A qualquer tempo, se a linha de energizao da bobina do temporizador se tornar falsa, o valor acumulado reiniciado com zero. A funo temporizador trabalha com bits de controle auxiliar que indicam se o temporizador est energizado (T4:0/EN), se o temporizador est temporizando e ainda no chegou ao tempo pr-programado (T4:0/TT) ou se o tempo pr-programado j foi atingido (T4:0/DN). Um exemplo de diagrama de tempo com o funcionamento do temporizador com retardo para ligar est na Figura 8.21. em que temporizador = T4:0; Time Base = 1 s; Preset = 60.
Condio de entrada Bit de habilitao: T4:0/EN
Bit temporizando: T4:0/TT Bit executado: T4:0/DN 40 s
Valor acumulado
Figura 8.21 - Diagrama de tempos de um temporizador.
208
A Figura 8.22 implementa o exemplo anterior, em que o motor deve ser ligado aps dez segundos de um boto ter sido pressionado.
Figura S.22 - Implementao no RSLogix500 (Allen-Bradley).
Quando o boto liga pressionado (conectado entrada I:0/0), energizado o temporizador (T4:0) que habilita o bit T4:0/TT, selando a entrada do temporizador. Nesse momento T4:0 inicia a contagem de tempo. Ao passarem dez segundos, o bit T4:0/DN energizado, habilitando a sada 0:0/0 ao mesmo tempo em que o bit T4:0/TT desabilitado, liberando o selo. Para desligar o motor, deve-se pressionar o boto desliga conectado entrada I:0/1.
8.2.4 Temporizador de atraso para desligar (TOF - Timer Off Delay)

A contagem do tempo comea quando a entrada IN passa de verdadeira para falso (borda de descida) e a sada lgica Q permanece com nvel lgico 1 at que o tempo previamente programado se esgote. A Figura 8.23 apresenta o diagrama de tempos para esse tipo de temporizador.
Sistemas Seqenciais
209
Figura 8.23 - Diagrama de tempos para o temporizador com retardo para desligamento (TOF).
Exemplo 4: Faa uma partida direta de motor e coloque uma lgica de programao que impea o motor de partir duas vezes seguidas no perodo de dez segundos, utilizando um temporizador do tipo TOF. Soluo 1: Em STEP7-S7-200 (Siemens).
Figura 8.24 - Soluo implementada em CLP S7-200 da Siemens.
Uma possvel soluo vista na Figura 8.24. Inicialmente o temporizador T37 est desligado, portanto permite que a bobina que liga o motor seja energizada quando o boto liga pressionado. Aps o motor entrar em operao, o contato de T37 energizado, abrindo o circuito que leva at a bobina de s e t , e permanece
210
assim por mais dez segundos aps o motor ter sido desligado. Observe que o tem porizador T37 tem resoluo de 100 ms e o valor de PT o multiplicador. Assim o valor do tempo 10.000 ms = 10 segundos.
Soluo 2: Em Zelio Soft 2.

O temporizador TT1 configurado para TOF, conforme o diagrama de tem pos da Figura 8.25.
Figura 8.25 - Configurao do temporizador TT1 no modo TOF de dez segundos no Zelio Soft 2.
Figura 8.26 - Soluo para o exemplo 1 implementado em Zelio Soft 2.
Sistemas Seqenciais
211
O contato de T1 s ativado quando a bobina de TT1 deixa de ser energizada. o que corresponde ao instante em que o motor desligado. Quando isso ocorre, o contato fechado T1 colocado em srie com o boto ligado entrada I1 abre-se e s vai permitir que a bobina Q1 seja energizada aps ter decorrido o tempo pr-prograrnado (dez segundos).
8.2.5 Temporizador TOF - RSLogix500 (Allen-Bradley)

A instruo temporizador com retardo para desligar (TOF) parecida com a instruo temporizador com retardo para ligar (TON), mas com a seguinte diferena: a instruo TOF comea a temporizar um intervalo de tempo assim que as condies de entrada se tornam falsas, conforme pode ser observado na Figura 8.27 entre os instantes "a" e "b".
Condio de entrada
Bit de habilitao: T4:0/EN
Bit temporizando: T4:0/TT
Bit executado: T4:0/DN
Valor acumulado
Figura 8.27 - Exemplo de um diagrama de tempos para o temporizador com retardo para desligar no software RSLogix500 (Allen-Bradley).
O bit executado - DN: energizado quando as condies de entrada so verdadeiras (instantes anteriores a "a"). Quando as condies de linha se tornam falsas, o bit DN permanece energizado at que o valor acu mulado se iguale ao valor predefinido (instante "d"). Nesse momento o bit DN desativado.
O valor acumulado zerado quando as condies de entrada se tornam verdadeiras (instantes "b" e "e").
O bit de habilitao - EN: energizado quando as condies de linha so verdadeiras (eventos "b" e "d") e desativado quando as condies so falsas (instantes "a" e "c").
212
O bit temporizando - TT: energizado quando as condies de linha

so falsas e o valor acumulado menor que o valor predefinido (instantes entre "a" e "b" e tambm entre "c" at "d"). Quando o valor acumulado torna-se maior ou igual ao valor predefinido. a contagem pra e o bit TT desativado (instante "d").
Exemplo 5: Implementar o exemplo anterior no software RSLogix500

(Allen-Bradley).
Figura 8.28 - Soluo do exemplo 1 implementado para RSLogix500 (Allen-Bradley).
Soluo: A Figura 8.28 mostra uma possvel soluo implementada para os controladores da linha SLC500 que utilizam o software RSLogix500 da Allen-Bradley. Nesse caso o contato NF do temporizador TOF de dez segundos co locado em srie com o boto liga. Assim, toda vez que o motor for desligado, comea a contar um tempo de dez segundos. Durante esse tempo o bit T4:0/TT fica em nvel 1, impedindo que o motor possa ser ligado.
8.2.6 Temporizador retentivo - RTO

A instruo de temporizador retentivo. de maneira semelhante instruo TON, utilizada para energizar ou desativar um dispositivo, assim que for alcan ado o Preset. Essa instruo retm o seu valor acumulado quando ocorrer qualquer uma das condies a seguir:
Sistemas Seqenciais
213
1. 2.
As condicionantes da linha passarem a falsas. Quando o CLP for colocado em modo de programao (PROG). Ocorrer falta de energia desde que seja mantida a energia de backup da memria RAM.
3.
Para que o valor acumulado do temporizador retorne a zero, deve-se utilizar a instruo de reset RES.
Exemplo 6: Para iniciar o processo deve ser pressionado o boto BTN_LIGA. Antes da partida do motor M1; seus mancais devem ser lubrificados durante dez segundos, atravs da ligao de uma bomba de leo. Depois que o motor partiu, continuar a lubrificar por mais 15 segundos. Quando o motor M1 totalizar trs horas de funcionamento, desligar o motor para trocar o filtro. Aps a troca, ao dar partida novamente, o tempo total deve ser reinicializado. O motor pode ser desligado atravs de um boto DESLIGA que do tipo NA. Soluo: Na Figura RSLogix500 (Allen-Bradley).
8.29 mostrada a soluo implementada no
Figura 8.29 - Implementao com RSLogix500 (Allen-Bradley).
214
Exemplo 7: Para consolidar os conhecimentos adquiridos no captulo apre senta-se um exemplo resolvido utilizando os itens descritos anteriormente.
Para o enunciado a seguir, reporte-se Figura 8.30. Ao pressionar um boto de partida BTN_LIGA, ligado um motor M1 que comanda uma esteira que vai transportar chapas metlicas. O sensor SENSOR1 detecta as chapas que so depositadas na esteira M2. A cada 20 peas a esteira M1 deve parar e acionar o motor M2 por cinco segundos. O motor M2 comanda a esteira que transporta as pilhas completas. O contador reiniciado com o valor zero e o processo se repete at que um boto DESLIGA seja pressionado.
Figura 8.30 - Diagrama do exemplo aplicado.
Soluo 1: Implementao utilizando S7-200 (Siemens).

Veja a Figura 8.31. No primeiro degrau (Network 1), ao ser pressionado o boto liga, ligado o motor ao mesmo tempo que se desliga o motor M2. No segundo degrau o contador C5, que do tipo crescente (CTU), programado para contagem de 20 unidades, incrementa seu valor a cada fechamento do contato do sensor 1 (SENSOR1). No terceiro degrau (Network 3), o contato C5 fechado quando o contador C5 atinge 20 unidades, fazendo com que seja desligado o motor M1, ligado o motor M2 e iniciado um temporizador do tipo TON programado para cinco segundos.
Sistemas Seqenciais
215
Quando tiver decorrido esse tempo, o contato de T101 vai desligar o motor M2 e ligar o motor M1 (Network 1) e, simultaneamente, reiniciar o contador com o valor zero (Network 2).
Figura 8.31 - Implementao em S7-200 Siemens.
216
Soluo 2: Implementao utilizando o Zelio Soft 2.
Figura 8.32 - Soluo do exemplo implementado no Zelio Soft 2.
No circuito da Figura 8.32, ao pressionar o BTN_LIGA, ligada a bobina do
motor M1 (SQ1), desligada a bobina do motor M2 (RQ2) e reiniciado o contador C1 (RC1). Na linha 4 o SENSOR 1 envia pulsos para o contador CC1. Na linha 5, quando o contador tiver contado 20 peas, o contato fechado e vai fazer com
que o MOTOR_M1 seja desligado, o MOTOR_M2 seja ligado e o temporizador TT1

seja ligado. O temporizador est programado para cinco segundos e do tipo TON (retardo para ligar). Quando tiver decorrido o tempo programado, o contato T1 (na linha 2) fechado e vai recomear o ciclo.
Soluo 3: Implementao utilizando o RSLogix500 (Allen-Bradley).

A Figura 8.33 ilustra o mesmo exemplo implementado para os controladores da linha SLC500 da Allen-Bradley.
Sistemas Seqenciais
217
Figura 8.33 - Implementao do exemplo no RSLogix500 (Allen-Bradley).

1. Um motor (Motor 1) somente pode ser ligado aps uma botoeira de impulso (push-button) (Liga) ser acionada trs vezes. Deve ser prevista tambm uma segunda chave de pulso (Desliga) para zerar o contador e iniciar o processo de contagem novamente. Elabore em linguagem Ladder um programa para acionar dois motores eltricos (Motor 1 e Motor 2) de modo que, aps o Motor 1 ser ligado atravs de uma botoeira de impulso (push-button) (Liga), aguardem-se dez segundos e o Motor 2 seja ligado. Tambm deve ser prevista uma chave (Desliga) que desliga simultaneamente os dois motores.
2.
218
3.
Elabore um programa para o acionamento de dois motores, Motor 1 e Motor 2. Pressionando a botoeira de impulso (push-button) (Liga), o Motor 1 entra em funcionamento. O Motor 2 entra em funcionamento 15 segundos aps o motor 1. O boto DESLIGA deve desligar os dois motores ao mesmo tempo. O rel de sobrecarga do Motor 2 desliga somente o Motor 2, porm o rel de sobrecarga do Motor 1 desliga os dois motores. Elabore um programa em linguagem Ladder para que o CLP ligue uma lmpada (L1) quando o nmero de pulsos dados em uma botoeira de impulso (push-button) (Liga) for igual a 3 em um tempo no superior a dez segundos. Se o tempo for maior que dez segundos, deve-se zerar o contador automa ticamente. Deve ser prevista chave de pulso (Desliga) para desligar a lmpada. Um misturador de tintas utiliza dois motores (Motor 1 e Motor 2) para homogeneizar a mistura das tintas, os quais devem ser ligados alternadamente em um intervalo de tempo definido de 30 segundos. Deve ser prevista uma chave Desliga para interromper o funcionamento. Implemente esse aciona mento utilizando a linguagem Ladder. Para a segurana do operador, o acionamento de uma prensa hidrulica deve ser feito quando forem pressionadas duas chaves simultaneamente. O aciona mento feito de maneira que, quando for acionada a primeira chave, no possa transcorrer mais do que um segundo at que a segunda chave seja acionada. A prensa deve parar imediatamente se o operador retirar uma das mos das chaves. Para a resoluo deste problema, elabore um programa em linguagem Ladder. Uma das chaves de partida mais utilizadas na indstria a estrela-tringulo, como ilustra a Figura 8.34. Ela tem por funo reduzir a corrente de partida do motor. Para essa chave de partida so utilizados trs contatores, que devem ser acionados na seqncia descrita em seguida: Ligam-se os contatores K3 e K1. Aps transcorridos dez segundos, desliga-se K3 e liga-se K2.
4.
5.
6.
7.
Figura 8.34 - Chave de partida estrela-tringulo.
Sistemas Seqenciais
219
8.
Quando o boto Incio acionado, o motor (M) se move da esquerda para a direita. Quando o sensor de posio SP2 detecta o motor, o motor aguarda cinco segundos, ento se move para a esquerda. Quando o sensor SP1 detecta o carro, ele o pra, finalizando a seqncia. O processo pode ser interrompido a qualquer instante se o boto de Parada for pressionado.
Figura 8.35 - Acionamento de carro seqencial.
Represente o processo descrito utilizando a linguagem Ladder.
9.
Um circuito de controle utilizado para detectar e contar o nmero de produtos transportados em uma linha de montagem. Para iniciar o processo, pressionado o boto liga para acionar uma esteira de transporte. Um sensor utilizado para a contagem dos produtos. Quando forem contados cinco produtos, deve ser acionada uma prensa por um perodo de dois segundos, sendo o transporte dos produtos reiniciado. Deve ser previsto um boto de parada para finalizar o processo. Implemente o processo descrito utilizando a linguagem Ladder.
Figura 8.36 - Prensa industrial.
220
Linguagem de Lista de Instrues
A linguagem de Lista de Instrues (LI), tambm comumente referenciada pelo seu nome original da lngua inglesa, Instruction List (IL), define mnemnicos como feito na linguagem assembly utilizada nos microprocessadores e microcontroladores. Os mnemnicos representam operaes lgicas booleanas e comandos de transferncia de dados. Em relao s demais linguagens, apresenta as seguintes caractersticas:
Vantagens
Correspondncia entre comandos da linguagem e as instrues assembly do CLP, facilitando uma estimativa do tempo de execuo do programa. Documentao mais compacta do que a equivalente com rels.
Desvantagens
Necessidade de familiarizao do operador com lgebra booleana. Necessidade de uma certa noo de programao em assembly. normalmente difcil e trabalhoso realizar eventuais alteraes no cdigo j implementado.
A LI a linguagem ideal para resolver problemas simples e pequenos em que existem poucas quebras no fluxo de execuo do programa. , portanto, particularmente adequada para CLPs de pequeno porte. Essa linguagem pode ser usada para descrever o comportamento de: Funes; Blocos de funes; Programas; Em SFC para descrever receptividade de aes e transies.
221
Neste ponto necessrio relembrar o que significam os termos baixo nvel e alto nvel em computao. Dizer que uma linguagem de alto nvel significa que ela est mais prxima do entendimento do ser humano do que da mquina. Dizer que uma linguagem de baixo nvel significa que ela est mais prxima do entendimento da mquina do que do ser humano. Portanto, estes termos no indicam mais ou menos potencial em funo do nvel.
9.1 Princpios bsicos

A linguagem de Lista de Instrues semelhante ao cdigo assembly com comandos como load e store. Ela usa o conceito de acumulador para armazenar os resultados intermedirios. Cada instruo utiliza ou modifica o valor de um nico registrador deno minado registro de resultado ou acumulador. As instrues so executadas no contedo do acumulador. O operador indica o tipo de operao a ser feito entre o resultado atual contido no acumulador e o operando. O resultado da operao armazenado no prprio acumulador.
9.2 Sintaxe
As regras principais de formao de um programa em linguagem de Lista de Instrues so: Cada instruo deve comear em uma nova linha. Cada instruo pode ser precedida por um rtulo (elemento opcional) que indicado com um nome seguido de dois pontos " : ". Uma instruo composta de operador e operandos (instruo = operador + operandos). O operador pode ou no incluir um modificador. Caso seja necessria a incluso de mais de um operando, estes devem ser separados por vrgulas. Se for desejada a incluso de comentrio, ele deve ser o ltimo elemento da linha. Um comentrio iniciado pela seqncia de caracteres (* e terminado pela seqncia *). Linhas em branco podem ser inseridas entre instrues. Um comentrio pode ser colocado em linha sem instrues.
222
Esta estrutura pode ser verificada na Figura 9.1 e no exemplo 1.
Figura 9.1 - Estrutura de uma linha de instruo da linguagem LI.
Exemplo 1:
Rtulo Incio Operador LD AND ST Operando %IX1 %MX3 %QX1 Comentrio (* boto pressionado? *) (* comando vlido *) (* liga motor *)
O valor da entrada %IX1 carregado para o acumulador, em seguida feita uma operao lgica AND entre o contedo do acumulador e da memria %MX3. O resultado transferido para a sada %QX1.
9.3 Rtulo (etiqueta)

Cada instruo pode ser precedida por um rtulo, que um nome seguido do caractere " : ". Ele tambm pode ser colocado em uma linha que no contenha nenhuma instruo. Os rtulos so utilizados como operandos por certas instru es, tais como saltos. Sua nomenclatura deve obedecer s seguintes regras: O comprimento do nome no deve exceder 16 caracteres. O primeiro caractere deve ser uma letra. Os caracteres restantes podem ser letras, nmeros ou o smbolo (sublinhado). No pode haver no mesmo programa dois rtulos iguais.
9.4 Modificadores de instrues

A lista a seguir representa os modificadores permitidos para as instrues da linguagem. Devem ser anexados imediatamente aps o nome da instruo, sem caractere separador.
223
N = inverso lgica do operando;

( = operao adiada; C = operao condicional.
O modificador "N" indica que o operando deve ser invertido antes de ser uti lizado pela instruo. Por exemplo, a instruo ANDN %IX1 interpretada como "o contedo de %IX1 invertido e com o valor do resultado feita uma operao lgica AND com o acumulador". O modificador abrir parnteses " ( " indica que a avaliao da instruo deve ser adiada at que seja encontrado o prximo fechar parnteses ") ". O modificador "C" indica que a instruo deve ser executada somente se o contedo atual do acumulador tiver o valor lgico verdadeiro (ou diferente de zero para tipos no booleanos). O modificador "C" pode ser combinado com o modi ficador "N" para indicar que a instruo no deve ser executada, a menos que o resultado seja falso (ou 0 para tipos no booleanos). Para ilustrar este modificador temos o exemplo 2.
Exemplo 2:
LD JMPC BTN_ENTR (* l o boto de entrada *) PR0C1 (*somente ir executar a rotina PROC1*) (*se o boto estiver pressionado *) (*execuo da rotina PROC1*)
PR0C1:
A Tabela 9.1 apresenta os principais comandos da linguagem de Lista de Instrues.

Operador LD ST S R AND & OR XOR ADD SUB MUL DIV N, ( N, ( N, ( N,( Modificador N N BOOL BOOL Operando Descrio/significado Carrega o operando para o acumulador Armazena o contedo do acumulador no local especificado pelo operando Faz com que o valor do operando seja 1 Faz com que o valor do operando seja 0 Funo booleana AND Funo booleana AND Funo booleana OR Funo booleana OU-EXCLUS1VO Soma Subtrao Multiplicao Diviso
224
Operador GT GE EQ NE LT LE JMP CAL RET
Modificador ( ( ( ( ( ( C,N C,N C,N
Operando
Descrio/ significado Comparao (Greater Than) maior que (>) Comparao (Greater or Equal) maior ou igual que (>=) Comparao (Equal to) igual a (=) Comparao (Not Equal) diferente de {<>) Comparao (Less Than) menor que (<) Comparao (Less or Equal) menor ou igual que (<=)
Nome_do_Rtulo Nome_da_funo
Desvia para o rtulo Nome_do_Rtulo Invoca a execuo de um bloco de funes Retorna de uma funo ou bloco de funo
Tabela 9.1 - Principais operadores da linguagem de Lista de Instrues.
A seguir so descritos os principais operadores.
9.4.1 Operador LD
Mnemnico da palavra inglesa LOAD.
Operao: carrega um valor para o acumulador. Modificador: N. Operando: expresso constante.

(*exemplos de operaes LD *) LD false (*resultado = constante booleana FALSE *) LD true (*resultado = constante booleana TRUE *) LD 12 (*resultado = constante analgica inteira*) LD 1.1 (*resultado = constante analgica real *) LD t#3s (*resultado = constante temporizao *) LD boolean_var1 (*resultado = varivel booleana *) LD analog_var1 (*resultado = varivel analgica *) LD tmr_var1 (*resultado = varivel temporizao *) LDN boo_var2 (*resultado = NOT ( varivel booleana*)
Exemplo 3:
LDex:
9.4.2 Operador ST
Mnemnico da palavra inglesa STORE.
225
Operao: transfere o contedo do acumulador para uma varivel. Modificador: N. Operando: varivel interna ou de usurio.
Exemplo 4:
(*exemplo de armazenamento de varivel binria*) STBoo: LD ST STN STAna: LD ST LD ST false boo_var1 boo_var2 123 ana_var1 t#12s tmr_var1 (* boo_var1= FALSE *) (* boo_var2= TRUE *)
(*exemplo de armazenamento de varivel analgica*) (* ana_var1= 12 3 *)
(*exemplo de armazenamento de varivel analgica*) STTmr: (* tmr_var1= t#12s *)
Exemplo 5: Implemente um programa em Ladder e em Lista de Instrues (LI) que tenha a tarefa de acender a lmpada L sempre que a chave CH fechar. Soluo: Um programa simples no qual a atuao de uma entrada causa a atuao de uma sada, isto , utiliza as duas instrues principais que so leitura de varivel (LD) e atribuio de valor (ST), ter o seguinte aspecto, em Ladder e LI.
O processador efetua a leitura de A continuamente e executa um programa que atribui o valor lido sada L. Assim, se a chave CH for fechada, far com que A passe ao nvel lgico 1, o que vai fazer com que L tambm passe ao nvel lgico 1, atuando sobre a sada e, conseqentemente, acendendo a lmpada L.
Exemplo 6: Para um contato A do tipo NF, preciso fazer a leitura de varivel negada LDN, conforme visto a seguir:
226
Neste caso, a partir da instruo LDN, o processador efetua a leitura do com plemento lgico de A e atribui o valor lido sada L.
Exemplo 7: Operao E (AND) - Dada a equao lgica L = A . B . C,

implemente a funo lgica no diagrama Ladder e em Lista de Instrues.
Soluo: A soluo encontra-se na Figura 9.4.

Lista de Instrues LD A AND B AND C ST L
Exemplo 8: Operao OU (OR) - Dada a equao lgica

implemente a funo lgica no diagrama Ladder e em Lista de Instrues.
Soluo: A soluo pode ser vista na Figura 9.5.

Lista de Instrues LD A ORB ORN C ST L
9.4.3 Operador S
uma instruo de memorizao. A letra S mnemnico da palavra inglesa
Operao: fora uma varivel booleana a ir para o estado lgico 1 se o acu

mulador estiver com o valor VERDADEIRO (nvel lgico 1). Nenhuma operao realizada se o acumulador estiver com o valor lgico FALSO (nvel lgico 0).
Modificador: nenhum. Operando: varivel booleana interna ou de sada.
227
1. A instruo S (set) existe apenas em programas de CLP e no em um circuito eltrico de chaves ou rels. 2. A instruo S (set) sempre trabalha com a instruo R (reset).
Exemplo 9:
(* exemplos de operaes S *) SETex: LD true S LD false boo_var1 (* (* contedo do acumulador = TRUE *) boo_var1 = TRUE *) (* contedo do acumulador = FALSE *)
boo_var1 (*
boo_var1 no alterada *)
Exemplo 10: Faa o diagrama Ladder e a Lista de Instrues correspon dentes a dois contatos A e B, NA, em paralelo, e um contato C, NF, em srie com
ambos. O outro lado do contato C est conectado bobina do tipo set de um rel L de auto-reteno.
Soluo:
Lista de Instrues LD ORN ANDN S Figura 9.6 - Soluo do exemplo 10. A B C L
9.4.4 Operador R
uma instruo que serve para "limpar" o contedo da memria. Faz com que o contedo de uma memria v para o valor zero. A letra R um mnemnico da palavra inglesa reset.
Operao: fora uma varivel booleana a ir para o valor lgico 0 se o valor do acumulador for VERDADEIRO (nvel lgico 1). Nenhuma operao realizada se o valor do acumulador for FALSO (nvel lgico 0). Modificador: nenhum. Operando: varivel lgica binria interna ou de sada.
1. A instruo R (reset) existe apenas em programas de CLP e no em um circuito eltrico de chaves ou rels. 2. A instruo R (reset) sempre trabalha com a instruo S (set).
228
Exemplo 11:
RESETex: LD R ST LD R (* exemplos de operao R *) true (* acumulador = TRUE *) boo_var1 (* boo_var1 = FALSE *) boo_var2 (* boo_var2 = TRUE *) false (* acumulador = FALSE *) boo_var1 (* nenhuma ao tomada *) (* a varivel boo_var1 fica inalterada *)
Exemplo 12: Faa o diagrama Ladder e a Lista de Instrues correspon dentes a dois contatos A e B, NA, em paralelo, e um contato C, NF, em srie com ambos. O outro lado do contato C est conectado bobina do tipo reset de um rel L de auto-reteno.
Lista de Instrues LD ORN ANDN R
Figura 9. 7 - Soluo para o exemplo 12.
A B C L
9.5 Operaes adiadas

Como a linguagem LI s possui um registrador, certas operaes podem ser adiadas para alterar a ordem natural de execuo das instrues. Os parnteses so utilizados para representar as operaes adiadas. " (" = indica que a instruo anterior deve ser adiada; " ) " = indica que a operao anteriormente adiada deve agora ser executada.
Exemplo 13:
Lista de Instrues
LD AND( OR ) ST
Figura 9.8 - Ilustrao para o exemplo 13.
%IX1 %IX2 %IX3 %QX1
Para a anlise da execuo do exemplo fornecido, preciso definir o conceito de pilha (stack). Para facilitar a compreenso, faamos uma analogia com uma
229
pilha de pratos. Ao empilhar diversos pratos, o ltimo empilhado ser o primeiro a ser retirado. Este conceito tambm conhecido pela sua abreviao da lngua inglesa LIFO - Last Input First Ouput. Ao encontrar o modificador " ( ", o contedo do acumulador e o operador so colocados na pilha. Da mesma maneira, quando o operador " ) " encontrado retira-se o ltimo elemento da pilha e executa-se a operao adiada com o contedo atual do acumulador. executada da seguinte maneira:
LD %IX1
O contedo da entrada %IX1 transferido para o acumulador. A instruo seguinte :

AND (%IX2
Ao encontrar o operador "AND( ", o contedo do acumulador e a operao adiada so movidos para a pilha e o operando seguinte (%IX2) copiado para o) acumulador. Ento, ao final da segunda linha temos:
Pilha: % I X 1
AND
Acumulador: %IX2
Na terceira linha feita a operao OR %IX3 com o contedo atual do acumulador, neste caso %IX2. Na quarta linha, ao encontrar o operador " ) ", retirado o contedo da pilha (%IX1) e executada a operao adiada (AND) com o resultado atual do acumulador. Finalmente o resultado transferido para a sada pela instruo: s t % Q X 1 . Existem duas maneiras vlidas para implementar a operao adiada do exemplo anterior: carregamento explcito do operador ou forma simplificada, Figura 9.9.
Num. Descrio/exemplo
Carregamento explcito do operador AND ( LD %IX2 (nota 1) OR %IX3 )
Forma simplificada AND( %IX2 OR %IX3 )
Nota 1
No formato 1 o operador LD pode ser modificado ou substitudo por outra operao ou chamada de funo.
Figura 9.9 - Duas maneiras de programar instrues adiadas.
230
Exemplo 14:
Deseja-se avaliar o resultado da seguinte expresso lgica: res := a1+ (a2 (a3 + a4) a5) + a6 Como pode ser observado, algumas expresses so avaliadas antes de outras, especificadas com a utilizao de parnteses para indicar a maior prioridade. Uma implementao em LI pode ser:
Delayed: LD a1 OR ( LD a2 AND( LD a3 OR a4 ) (* (* (* (* (* (* (* (* (* (* (* (* (* (* (* (* (* a c u m u l a d or = a 1 ; * ) pilha:{}; *) OR adiado *) acumulador = a2 *) pilha: {a1 OR}; *) AND adiado *) a c u m u l a d or = a 3 * ) (* pilha: {a1 OR; a2 AND}; *) resultado = a3 OR a4; *) executa o ltimo elemento da pilha (a2 AND) *) com o contedo atual do acumulador *) acumulador= a2 AND (a3 OR a 4 ) ; * ) pilha: {a1 O R } ; * ) acumulador= a2 (a3+a4) a5 *) executa o ltimo elemento da pilha a1 OR *) com o contedo atual do acumulador *) acumulador= a 1 + ( a 2 ( a 3 + a 4 ) a 5 ) ; * ) pilha: {}; *) (* acumulador= a1 + (a2 (a3 + a4) a5) + a6; ) resultado = acumulador *)
AND a5 )
OR a6 ST resultado (*
Exemplo 15: Dada a equao lgica Ladder e em Lista de Instrues. Soluo:
, implemente em
Lista de Instrues LD AND OR( LD ANDN ) ST

A B C D L
231
Este mesmo programa pode ser reescrito utilizando rels auxiliares, isto regies de memria interna utilizadas para armazenamento temporrio de informaes identificadas como M1, M2, M3 e assim sucessivamente. vantajoso quanto clareza do programa, porm desvantajoso em relao ao uso da quantidade de memria. Desta maneira, o programa anterior pode ser refeito apresentando o mesmo comportamento sob o ponto de vista lgico, conforme ilustra a Figura 9.11.
Lista de Instrues LD AND ST LD ANDN OR ST
Figura 9.11 - Implementao da equao em Ladder e LI.
A B Ml C D Ml L
Exemplo 16: Dada a equao lgica

Ladder e LI.
, implemente em
Soluo:
Lista de Instrues LD ORN AND( LDN OR ) ST
A B C D L
A Figura 9.13 exibe a soluo para o exemplo anterior, utilizando rels auxi liares.
232
Lista de Instrues LD OR ST LDN OR AND ST

Figura 9.13 - Soluo do exemplo 16 com o uso de rels auxiliares.
A B Ml C D Ml L
Exemplo 17: Dada a equao lgica

linguagem Ladder e LI.
implemente em
Soluo: A Figura 9.14 mostra a soluo.

Lista de Instrues LD AND OR( LDN AND( LDN OR ) ) ST
A B C D E
A Figura 9.15 descreve outra soluo para o exemplo 17, agora utilizando rels auxiliares.
Lista de Instrues LD AND ST LDN OR ANDN OR ST
Figura 9.15 - Soluo do exemplo 17 com rels auxiliares.
A B Ml D E C Ml L
233
9.6 Mnemnicos de alguns fabricantes

Antes do surgimento da norma IEC 61131-3, cada fabricante utilizava seu prprio conjunto de mnemnicos. Embora muito parecidos entre si, eram diferentes de um fabricante para outro. Assim, antes de implementar um programa em linguagem de LI em uma aplicao real, deve-se realizar um estudo detalhado do manual do fabricante para determinar os mnemnicos equivalentes norma IEC 61131-3. A ttulo de exemplo, na Tabela 9.2 so fornecidos os mnemnicos de alguns fabricantes.
IEC 61131-3
LD LDN AND ANDN OR ORN ST
Mitsubishi
LD LDI AND ANI OR ORI OUT LD
OMRON
LD
SIEMENS S7-200
LDN A AN O ON =
LDNOT AND AND NOT OR OR NOT OUT
Tabela 9.2 - Mnemnicos de alguns fabricantes e seus correspondentes na norma IEC 61131-3.
9.6.1 Operador JMP

Operao: salta a execuo para um rtulo. Modificadores: C, N. Operando: rtulo definido no programa.
Exemplo 18: O exemplo seguinte testa o valor de uma varivel analgica chamada seletor que pode conter 0 ou 1 ou 2. Existem trs variveis booleanas: b0, b1 e b2 que assumiro o valor 1 caso a varivel seletor contenha 0, 1 ou 2 res pectivamente. Para solucionar este exemplo utiliza-se a funo JMPC cuja execu o desviada conforme o valor da varivel seletor.
JMPex: LD seletor ANY_TO_BOOL JMPC TESTEI LD true ST b0 JMP LBL_END Testei: LD seletor SUB 1 (* (* (* (* (* (* seletor = 0 ou 1 ou 2 *) converso para valor binrio *) Se seletor > 0 pula para TESTEI *) Se seletor = 0 ento *) b0 = TRUE *) final do programa *)
(* diminui o valor do seletor *) (* seletor vai para 0 ou 1 *)
234
ANY_TO_BOOL JMPC TESTE2 LD true ST b1 JMP LBL_END Teste2 : LD true ST b2 LBL_END:
(* converso para valor binrio *) (* Se resultado > 0 pula para TESTE2 *) (* se resultado = 0 ento *) (* b1 = TRUE *) (* final do programa *) (* ltima possibilidade *) (* b2 = TRUE *) (* final do programa *)
9.6.2 Operador RET

Operao: termina a execuo do programa. Se a seqncia LI uma
funo, o contedo do acumulador ser o resultado a ser retornado para o programa que a chamou.
Modificadores: C, N. Operando: nenhum.
Exemplo 19: O exemplo seguinte uma sub-rotina chamada pelo programa principal. A sub-rotina tem por finalidade acionar o motor1, motor2 ou motor3 conforme o valor de uma varivel analgica chamada seletor, que pode conter 0 ou 1 ou 2. O valor do seletor deve ser retomado para a rotina principal. Para solucionar este exemplo utiliza-se a funo RET.
RETex: LD seletor ANY_TO_BOOL JMPC testei LD TRUE ST motor1 LD 0 RET Testei: LD seletor SUB 1 ANY_TO_BOOL JMPC teste2 LD true S T m o t or 2 LD 1 RET Teste2: LD true ST motor3 LD 2 RET (* liga motor3 *) (* carrega 2 para o acumulador*) (retorna 2 para rotina principal *) (* seletor = 0 ou 1 ou 2 *) (* converso para binrio *) (*se seletor > 0 pula para TESTE1*) (* se seletor = 0 ento *) (* liga motor1 *) (* carrega 0 para o acumulador*) (* retorna 0 para rotina principal *) (* diminui a varivel seletor *) (* converso para binrio *) (*se resultado > 0 pula para TESTE2*) (* se resultado = 0 ento *) (* liga motor2 *) (* carrega 1 para o acumulador*) (* retorna 1 para rotina principal *)
235
9.7 Contadores
Os blocos podem ser chamados de vrias maneiras e os fabricantes tm alguma liberdade de implementao.
Vamos implementar o diagrama da Figura 9.16 de duas maneiras diferentes.
Primeira forma
a mais compacta. Consiste em utilizar a funo de chamada a funes CAL seguida de uma lista de entradas.
CAL C1(CU := %IX1, R:= %IX2, P V := 20) LD C1.Q ST %QX1
Segunda forma
Fazer o carregamento de cada uma das entradas e ao final chamar a funo contador atravs da funo CAL.
LD %IX1 ST C1.CU (* CU := %IX1 *) LD %IX2 ST C1.R (* R := %IX2 *) LD 20 ST C1.PV (* PV := 20 *) CAL C1 LD C1.Q ST %QX1
A Figura 9.17 apresenta outra implementao. Na primeira linha carregado o valor do contato ligado entrada de contagem crescente (CU). Na segunda chamada a funo CTU. Pela norma IEC 61131-3 as funes podem ser chamadas diretamente, sem a necessidade de um operador que as preceda. De fato, o nome da funo pode ser considerado um operador. Os parmetros passados so: o endereo do contador, o contato que est ligado entrada de reset e o valor de PV.
236
Lista de Instrues (* Network 0 *) LD %I0.0 CTU C2, %I0.1, 20 ST %Q0.0
Figura 9.17 - Implementao de um contador crescente em um CLP que segue a norma IEC 61131-3.
Outra forma ainda seguida pela Siemens na sua linha de CLPs de pequeno porte (S7-200). A Figura 9.18 ilustra uma possvel implementao nesses contro ladores.
Lista de Instrues
(*Network 1*) LD 10.0 LD 10.1 CTU C2, 20 (*Network 2*) LD C2 = Q0.0
Figura 9.18 - Implementao de um contador crescente no CLP S7-200 da Siemens.
Os possveis operadores para contadores esto na Tabela 9.3.

CU, R, PV CD, LD, PV CU, CD, R, LD, PV CTU (contador crescente) CTD (contador decrescente) CTUD (contador bidirecional)
Tabela 9.3 - Operadores vlidos para os contadores de acordo com a norma IEC 61131-3.
9.8 Temporizadores
Na Figura 9.19 encontra-se a implementao de um temporizador TON no CLP IPC PS1 (Festo).
237
Lista de Instrues
CAL T1 (IN := %IX1, PT := T#20s)
LD T1.Q ST %QX1
Figura 9.19 - Implementao de um temporizador TON no CLP da Festo IPC PS1 Professional.
A Figura 9.20 mostra outra implementao em controlador que segue a norma IEC 61131-3.
Lista de Instrues (* Network 0 *) LD %I0.0 TON T37, 100 ST %Q0.0
Figura 9.20 - Implementao de um temporizador TON em um CLP que segue a norma IEC 61131-3.
A Figura 9.21 exibe a implementao nos CLPs S7-200 da Siemens.

Lista de Instrues (*Network 1*) LD I0.0 TON T37, 100 (*Network 2*) LD T37 = Q0.0
Figura 9.21 - Implementao da funo TON no CLP S7-200 da Siemens em Ladder e em LI.
As instrues podem conter todos os tipos de operador de entrada padro, conforme a Tabela 9.4.
IN, PT IN, PT IN, PT TP (temporizador de pulso) TON (temporizador com retardo para ligar) TOF (temporizador com retardo para desligar)
Tabela 9.4 - Entradas disponveis para os temporizadores de acordo com a norma IEC 61131-3.
238

1. Faa a equao booleana, o diagrama Ladder e a Lista de Instrues cor respondentes a duas chaves A e B (as duas so do tipo NA) em paralelo, ambas em srie com outra chave C (do tipo NF), utilizadas para ligar a bobina de um rel L. Elabore a equao booleana, o diagrama Ladder e a Lista de Instrues correspondentes a duas chaves A (do tipo NF) e B (do tipo NA) em paralelo, ambas em srie com outras duas chaves C e D (ambas do tipo NA) em paralelo, utilizadas para ligar a bobina de um rel L. Faa o diagrama Ladder e a Lista de Instrues correspondentes equao booleana
2.
3. 4. 5.
Faa o diagrama Ladder e a Lista de Instrues correspondentes equao booleana Faa o diagrama Ladder e a Lista de Instrues correspondentes equao booleana
6. Obtenha o programa em Lista de Instrues a partir do diagrama Ladder a

seguir:
7. Obtenha o diagrama Ladder a partir dos programas em Lista de Instrues a

seguir.
LD ANDN ST LD OR ORN AND ST LDN AND( OR( ANDN I0 U Q0 I2 I3 I4 I1
Q1
I3 I4 I1 I2
) )
ST
Q2
239
8.
Obtenha o diagrama Ladder a partir dos programas em Lista de Instrues a seguir:
LD OR ANDN ST LD ANDN OR( LDN AND( LD ORN )

)
%I0.1 %I0.2 %I0.0 %Q0.0 %I0.3 %I0.1 %I0.2 %I0.5 %I0.4
ST
%Q0.2
240
Grafcet/SFC
O Grafcet surgiu no ano de 1977 em um grupo de trabalho da AFCET (Association Franaise pour la Cyberntique Economique et Technique, Associao Francesa para a Ciberntica Econmica e Tcnica). Em junho do ano de 1982 criou-se a norma francesa UTE NF C 03-190 (Diagrama funcional Grafcet para a descrio dos sistemas lgicos de comando). A criao do Grafcet foi necessria, entre outros motivos, devido a dificuldades para a descrio de processos com vrias etapas simultneas utilizando linguagens normais de programao (diagramas de fluxo e linguagens de uso corrente na informtica). Trata-se de uma tcnica criada para a modelagem de sistemas seqenciais, inicialmente desenvolvida na Frana e conhecida como Graphe Fonctionnel de Commande Etape/Transition. A sua evoluo e adoo mundiais resultaram em uma norma da Comisso Eletrotcnica Internacional denominada IEC 848. Posteriormente foi criada uma linguagem baseada no Grafcet, chamada de SFC (Sequential Function Chart) ou seqenciamento grfico de funes. Por meio do Grafcet possvel modelar uma grande variedade de sistemas seqenciais, desde os mais simples at os mais complexos. O Grafcet considerado uma metodologia grfica independente da tecnologia associada ao sistema modelado. Foi desenvolvido a partir das redes de Petri. Isso quer dizer que se trata de uma ferramenta de modelagem comportamental aplicvel a sistemas eltricos, pneumticos, hidrulicos, eletromecnicos. entre outros. A modelagem pode ser aplicada em um nmero praticamente ilimitado de sistemas desde que eles sejam seqenciais e evoluam discretamente. Um sistema combinacional aquele em que as sadas dependem somente da combinao das entradas em um dado instante. J um sistema seqencial aquele em que as sadas dependem tanto da combinao das entradas naquele instante como tambm do estado em que se encontram.
Grafcet/SFC
241
Podemos dividir em cinco etapas a modelagem de um processo que utiliza Grafcet: Especificao do processo; Diviso do processo em etapas; Descrio da parte seqencial para o controle das etapas; Desenho da parte combinacional de cada etapa; Implementao do processo.
10.1 Conceitos bsicos de Grafcet

A representao de um sistema em Grafcet uma estrutura grfica composta de uma simbologia particular. Na Figura 10.1 temos as principais partes compo nentes de um Grafcet.
Figura 10.1 - Elementos bsicos do Grafcet.
Para o estudo do Grafcet ser utilizado o software Zelio Soft porque dispe da linguagem SFC, apresenta interface amigvel de programao, possui simulador e. principalmente, gratuito e pode ser baixado facilmente da Internet. Sua utilizao apenas um recurso didtico para auxiliar o entendimento da estrutura do Grafcet e da linguagem SFC. Aps a aquisio desses conceitos, possvel escolher outro controlador que atenda necessidade da aplicao desejada. Na Figura 10.2 h uma representao desse diagrama no software Zelio Logic, utilizando o modo de programao FBD com as instrues de SFC.
242
Figura 10.2 - Representao dos elementos bsicos do SFC no software Zelio Logic.
O Grafcet um grfico fechado e cclico (grafo) composto de etapas, transies e arcos orientados. Os arcos ligam etapas a transies e transies a etapas. Uma etapa pode ter um determinado nmero de aes associadas. As transies sempre tm uma receptividade associada. Uma receptividade dada na forma de uma expresso lgica e est sempre relacionada a uma certa transio. No Grafcet, um sistema seqencial evolui por etapas. Uma etapa simboliza um estado ou parte de um estado de um sistema. O estado representa a condio em que se encontra um determinado sistema para um dado instante. A Figura 10.3 mostra como os estados podem representar um sistema.
Lmpada acesa Lmpada apagada Motor girando direita Motor girando esquerda Motor parado
Figura 10.3 - Representao de sistemas por meio de estados.
Em um Grafcet todos os estados do sistema tm um elemento de memria denominado etapa. Cada etapa denota um comportamento especfico do sistema, que funo do modo como as suas entradas evoluram seqencialmente no tempo desde o momento em que entrou em funcionamento. Assim, podemos dizer que um sistema seqencial estvel no muda de etapa enquanto no sofrer excitao externa.
Grafcet/SFC
243
Uma etapa simbolicamente representada por um quadrado e identificada pai um nmero ou combinao alfanumrica no seu interior, como est representado na Figura 10.1. Em qualquer instante uma etapa encontra-se em dois estados possveis: ativa ou inativa. Quando o sistema est em uma determinada etapa, diz-se que essa etapa est ativa. Desta forma, o sistema pode realizar aes associadas a essa etapa. As aes so representadas por retngulos colocados direita quais esto associadas. Dentro do retngulo coloca-se a descrio etapa pode no ter uma ao associada, como ilustra a Figura 10.2 mesma maneira, podemos ter um nmero teoricamente ilimitado de determinada etapa. As aes relacionadas a uma etapa deixam de quando a etapa se torna inativa. das etapas s da ao. Uma (etapa 60). Da aes em uma ser executadas
As etapas que se encontram ativas no momento em que o sistema entra em funcionamento so designadas como iniciais. Qualquer Grafcet deve ter pelo menos uma etapa inicial. So representadas por um quadrado duplo. A Figura 10.4 ilustra a etapa inicial do Grafcet e a sua representao em SFC no software Zelio Logic.
Figura 10.4 - Etapa inicia! e sua representao no software Zelio Logic.
Entre duas etapas quaisquer sempre deve haver uma nica transio, a qual representa a possibilidade de um sistema evoluir de uma etapa para outra seguindo um caminho ou trajetria, desde que seja satisfeita uma condio lgica especfica, chamada de receptividade. As transies so representadas por traos cheios horizontais. Ao seu lado direito sempre h uma expresso lgica binria que define a sua receptividade. Uma receptividade exprime as condies que tero de ser satisfeitas para que a transio seja transposta, como mostra a Figura 10.5. Ao seu lado esquerdo deve] ser colocado um identificador que represente a transio qual esto associadas as receptividades.
Figura 10.5 - Transio e receptividade associada.
As etapas e transies esto ligadas por arcos orientados que formam os caminhos da evoluo do Grafcet que compem um sistema. So representados freqentemente por linhas retas. Setas indicam a orientao da ligao, e na ausncia delas a evoluo deve ser orientada de cima para baixo ou da esquerda para a direita.
244
10.2 Regras de evoluo do Grafcet

O Grafcet tem uma particularidade importante: uma metodologia executvel. possvel associar uma alterao do comportamento do sistema modelado a uma evoluo temporal do Grafcet que o representa. Desta forma, pode-se modelar no s a funcionalidade ou operacionalidade do sistema, mas tambm o seu comportamento em um determinado instante. A evoluo temporal do Grafcet est relacionada aos seguintes pontos: O processo composto de etapas que sero ativadas de forma seqencial. Ativao e desativao de etapas. Transposio de etapas. Alterao das aes realizadas. Uma ou vrias aes se associam a cada etapa. Essas aes somente esto ativas quando a etapa correspondente tambm estiver.
O Grafcet possui um grande nmero de regras de evoluo. Neste livro vamos abordar as mais importantes, que so as seguintes: Quando o sistema entra em funcionamento, somente as etapas iniciais esto ativas. Para que uma transio seja transposta, necessrio que a etapa anterior transio esteja ativa e a receptividade que est associada a ela seja verdadeira. Quando uma transio transposta, a etapa anterior desativada e a posterior ativada.
Para se observar e compreender melhor a evoluo de um Grafcet, impor tante convencionar uma simbologia capaz de distinguir etapas ativas e inativas. Sendo assim, ser colocado um ponto negro no interior da etapa para indicar que ela se encontra ativa em um determinado instante. As etapas inativas no contm a marca. A Figura 10.6 exibe essa representao juntamente com os blocos SFC utilizados no software Zelio Logic.
Etapa ativa
Etapa inativa
Etapa ativa
Etapa inativa
Figura 10.6 - Etapas ativas e inativas e sua respectiva representao SFC no software Zelio Logic.
Grafcet/SFC
245
Assim podemos definir as regras de evoluo do Grafcet, como ilustra a Figura 10.7.
Transio inibida
Transio desinibida
Transio transposta
Figura 10. 7 - Exemplo de evoluo do Grafcet.
Na parte esquerda da figura representado um Grafcet com ambas as etapas inativas. Devido ao fato de a etapa 40 estar inativa, a transio 40/41 dita inibida, ou seja, ela no pode ser transposta mesmo que sua receptividade dada pela expresso lgica seja verdadeira.
Quando a etapa 40 tornar-se ativa, a transio 40/41 automaticamente desinibida; isso quer dizer que ser transposta logo que a expresso obtiver o valor lgico 1. Quando isso ocorrer, a etapa 41 passa a estar ativa e a 40 torna-se inativa. Nesse instante, a transio 40/41 volta a estar inibida. As Figuras 10.8, 10.9 e 10.10 mostram a evoluo do exemplo de Grafcet da Figura 10.7 implementado em SFC no Zelio Logic 2.
Figura 10.8 - A etapa 40 se encontra inativa, portanto a transio para a etapa 41 est inibida.
246
Figura 10.9 - A etapa 40 se encontra ativa, portanto a transio para a etapa 41 est desinibida.
Figura 10.10 - Estando a etapa 40 ativa e a receptividade verdadeira, ocorre a transposio para a etapa 41.
10.2.1 Regras de sintaxe

No podem existir duas transies consecutivas entre duas etapas. A Figura 10.11 representa uma sintaxe incorreta de Grafcet, pois falta uma etapa entre as transies 7 e 8. Para corrigir este problema, pode-se inserir uma etapa entre as transies ou colocar as duas condies em uma nica transio. Tambm no pode haver duas etapas consecutivas sem transio inter mediria. A Figura 10.12 descreve um Grafcet incorreto devido falta dessa tran sio. Para tornar o Grafcet correto, possvel suprimir uma das etapas, colocando as aes em uma nica etapa.
Grafcet/SFC
247
Figura 10.11 - Grafcet incorreto (transies consecutivas).
Figura 10.12 - Grafcet incorreto (etapas consecutivas sem transio).
10.3 Aes associadas s etapas

As aes so elementos fundamentais do Grafcet, pois so responsveis pela alterao das sadas. vlido associar mltiplas aes a uma etapa. A Figura 10.13 mostra duas formas de representao equivalentes junto com a sua respectiva implementao em SFC no software Zelio. As diversas aes relacionadas a uma etapa iniciam-se simultaneamente, e a ordem em que so escritas irrelevante.
Figura 10.13 - Mltiplas aes associadas mesma etapa e sua representao no software Zelio Logic.
Aes contnuas: so aquelas acionadas continuamente, ou seja, ficam ativas durante todo o tempo em que a etapa a que esto associadas tambm estiver ativa. Na Figura 10.14, por exemplo, o motor conserva-se ligado somente durante o tempo em que a etapa 05 permanecer ativa.
248
Figura 10.14 - Ao contnua e sua representao em SFC no Zelio Logic.
Aes condicionais: so aquelas que, alm da ativao da etapa, tambm

necessitam de que uma condio lgica adicional seja satisfeita para se tornarem verdadeiras. A Figura 10.15 fornece um exemplo de ao condicional, em que M representa motor em movimento e B, boto pressionado. Na etapa 12 o motor fica em movimento somente se a etapa estiver ativa e a botoeira pressionada. Desta forma, a ao M verdadeira segundo uma expresso lgica.
Figura 10.15 - Exemplo de ao condicional e sua representao em SFC no Zelio Logic.
Aes com retardo: so usualmente representadas como na Figura 10.16. A letra D (de/ayed) colocada no retngulo de ao representa uma ao atrasada.
Na Figura 10.16 o motor s vai ser ligado aps a etapa 10 estar ativa por cinco
segundos. Observe que a ao M no chega a ser executada se a etapa 10 se tomar inativa antes de completar os cinco segundos.
Grafcet/SFC
249
Figura 10.16 - Exemplo de ao com retardo.
Para a aplicao desse tipo de ao no software Zelio Logic, utilizou-se um temporizador (Timer A/C) e foi parametrizado um tempo de cinco segundos de atraso (atraso arranque), como ilustra a Figura 10.17.
Figura 10.17 - Aplicao de ao com retardo no software Zelio Logic.
Ao limitada: ocorre logo aps a ativao da etapa e durante um tempo es

pecificado. A Figura 10.18 descreve o comportamento da ao limitada no tempo.
Figura 10.18 - Exemplo de ao limitada.
250
Para a implementao dessa ao no software Zelio Logic, utilizou-se o mes mo temporizador (Timer B/H) e foi parametrizado um tempo de dois segundos de limite (atraso paragem), como demonstra a Figura 10.19.
Figura 10.19 - Aplicao de ao limitada no software Zelio Logic.
Ao impulsionai: similar ao limitada ao tempo, entretanto esta

ativada uma nica vez em um tempo muito curto, igual ao ciclo de varredura do CLP. A letra P (pulse) surge no elemento de ao como o identificador da ao impulsional. A Figura 10.20 ilustra o comportamento da ao impulsionai que tem como funo incrementar um contador.
Figura 10.20 - Exemplo de ao impulsionai e sua representao no software Zelio Logic.
Grafcet/SFC
251
Aes memorizadas: as sadas so ativadas em uma etapa e desativadas em

outra. Essa ao realizada em duas etapas, sendo a que aciona a ao set e a que desliga a ao reset. Se uma ao j tiver sido ativada anteriormente, um novo set no tem efeito. Assim como um reset no tem efeito se uma ao no foi previamente iniciada pela ao set. A Figura 10.21 exibe o comportamento das instrues memorizadas.
Figura 10.21 - Representao de aes memorizadas.
A Figura 10.22 indica o comportamento de uma ao memorizada juntamente com a sua expresso lgica.
Figura 10.22 - Exemplo de ao memorizada em Grafcet e sua representao em SFC no Zelio Logic.
252
As aes podem ter mais do que uma condicionante. Desta maneira, uma ao pode ter uma condio do tipo DL, isto , ser atrasada e limitada. Neste caso, a ao inicia com um atraso D relativo ativao da etapa e termina quando o limite de tempo L atingido, como ilustra a Figura 10.23.
Figura 10.23 - Ao atrasada e limitada.
Para a aplicao no software Zelio Logic foi utilizada uma combinao dos temporizadores de atraso (Timer A/C) e limitados (Timer B/H), como mostra a Figura 10.24.
Figura 10.24 - Aplicao da ao atrasada e limitada no software Zelio Logic.
As aes podem ser classificadas em:
Internas: produzem em um equipamento de controle, por exemplo,

temporizadores, contadores, operaes matemticas etc.
Externas: produzidas sobre o processo, por exemplo, abrir ou fechar uma vlvula, ligar ou desligar um motor etc.
10.4 Estruturas bsicas do Grafcet 10.4.1 Seqncia nica

Uma seqncia nica uma sucesso alternada de etapas e transies em que
as etapas tornam-se ativas. Desta forma, uma seqncia fica ativa quando, no mni
mo, uma de suas etapas estiver ativa. considerada inativa quando todas as suas etapas esto inativas.
Grafcet/SFC
253
A Figura 10.25 desenha uma estrutura de Grafcet em seqncia nica.
Figura 10.25 - Representao de Grafcet em seqncia nica.
10.4.2 Seleo de seqncias

A partir de uma determinada etapa, existem dois ou mais caminhos possveis, e somente um deles ser escolhido de acordo com as transies. No necessrio que os caminhos distintos tenham o mesmo nmero de etapas. Na Figura 10.26, se estamos na etapa 8 e a receptividade b for verdadeira e a c falsa, o sistema evolui para a seqncia direita (etapa 2). Caso c seja verdadeira e b falsa, o sistema evolui pela seqncia da esquerda (etapa 9). Ambas as seqncias convergem na] etapa 5.
Figura 10.26 - Representao de Grafcet de seleo de seqncias.
254
10.4.3 Salto de etapas

um caso particular de seleo entre duas seqncias em que uma delas no tem nenhuma etapa. Na Figura 10.27, se o sistema estiver na etapa 3 e a recepti vidade c verdadeira e b falsa, ativa-se a etapa 6, sem passar pelas etapas 4 e 5.
Figura 10.27 - Representao de Grafcet com salto de etapas.
10.4.4 Repetio de seqncia

Refere-se ao salto de etapas em sentido ascendente, de forma que se repita a seqncia de etapas anteriores ao salto. Na Figura 10.28, a seqncia formada pelas etapas 2 e 3 repete-se at que a receptividade b seja falsa e c verdadeira.
Figura 10.28 - Representao de Grafcet com repetio de seqncia.
Grafcet/SFC
255
10.4.5 Paralelismo
Dois ou mais processos so ditos paralelos se, a partir de uma determinada etapa, existem duas ou mais seqncias a serem executadas simulta neamente. No necessrio que as diferentes seqncias tenham o mesmo nmero de etapas. Indica-se o incio das seqncias paralelas por uma linha horizontal dupla depois da transio correspondente. Da mesma maneira, define-se o final das seqncias paralelas com outra linha horizontal dupla antes da transio correspon dente, e essa transio s desinibida quando todas as etapas imediatamente anteriores estive rem ativas. Na Figura 10.29, ao transportar a transio (4) ativam-se as etapas 2 e 3, as quais trabalham simultaneamente. A transio (1) so mente desinibida quando as etapas 3 e 5 esti verem ativas.
Figura 10.29 - Representao de Grafcet com paralelismo.
10.5 Aplicao do Grafcet para a resoluo de problemas

Para iniciar a implementao da programao em SFC, vamos usar como exemplo um processo bastante conhecido por profissionais que trabalham com automao e acionamentos eltricos: a partida direta de um motor (M1). Este diagrama composto por uma chave liga, contato NA, uma chave desliga, contato NF e uma bobina de sada para acionar o motor. O acionamento representado na Figura 10.30. juntamente com o seu diagrama de tempos.
Figura 10.30 - Circuito de acionamento e seu diagrama de tempos.
Esta expresso lgica indica que o motor M1 acionado se o boto de partida (Start PB) for pressionado e o boto de parada (Stop PB) no.
256
A Figura 10.31 ilustra a implementao em Grafcet do circuito do aciona mento. No Grafcet a expresso lgica (receptividade) que est associada transio 1 a mesma que aciona o motor na lgica do acionamento eltrico, sem a necessidade de selo. O programa no necessita do selo para acionamento, pois quando o boto Start PB acionado, a etapa 00 (sem ao) transita para a etapa 10, na qual a ao aciona o motor e o mantm nesse estado. O motor ser desligado quando a transio 2 for transposta, ou seja. quando se pressionar o boto Stop, a etapa 10 (motor ligado) desativada e a etapa 00 (motor desligado) ativada.
Figura 10.31 - Implementao do acionamento e seu respectivo Grafcet comportamental.
A seguir feita uma tabela com as entradas e sadas e seus respectivos

endereos utilizados no software Zelio Logic. A partir da tabela realiza-se o Grafcet
tecnolgico para a implementao no CLP, como indica a Figura 10.32.
Entradas
Boto Start Boto Stop I1
Sadas
Motor M1 Q1
I2
Figura 10.32 - Implementao do Grafcet tecnolgico.
Na Figura 10.33 temos a implementao em SFC deste problema utilizando o

software Zelio Logic 2.
Figura 10.33 - Implementao do problema utilizando o software Zelio Logic.
Grafcet/SFC
257
A seguir simula-se outro problema no qual empregaremos o Grafcet para a sua soluo. Um sistema de transporte composto de um vago que se desloca entre os pontos A e B. Considere que inicialmente o vago se encontra no ponto A e per manece nesse ponto at que um boto de partida (M) seja pressionado. O vago comea a se deslocar em direo a B. Quando B for atingido, o vago recua at o ponto A. Quando esse ponto for atingido, retomam-se as condies iniciais. A atuao de M durante o movimento no tem nenhum efeito. Esse sistema apre sentado na Fiqura 10.34.
Figura 10.34 - Sistema de transporte.
Assim, podemos exprimir o processo anterior pelo Grafcet representado na Figura 10.35.
Figura 10.35 - Grafcet do sistema de transporte.
Este o Grafcet comportamental do sistema, devido ao fato de que ignora a tecnologia associada ao processo de transporte. Desta forma, podemos converter o Grafcet comportamental em tecnolgico de acordo com uma tecnologia associada ao sistema. Para tanto, vamos supor que em A e B existem duas chaves fim de curso designadas por FC 1 e FC 2 , respectivamente, que produzem o valor lgico 1 quan
258
do atuados pelo vago. O movimento do motor est tambm associado a dois motores, sendo o M1, que move o motor para a direita, e o M2, que move o motor para a esquerda. Considere tambm que o sinal de partida dado por um boto M. Baseado nestas condies, tem-se a traduo do Grafcet comportamental para o tecnolgico, exibido na Figura 10.36.
Entradas
Boto B Fim de curso 1 Fim de curso 2 I1 I2 I3
Saldas M1
m2
Q1 Q2
Figura 10.36 - Grafcet tecnolgico implementado.
Na Figura 10.37 temos a implementao deste problema em SFC utilizando o software Zelio Logic 2.
Figura 10.37 - Implementao do Grafcet tecnolgico em SFC no Zelio Logic.
Grafcet/SFC
259
Quando se executa um projeto, fundamental elaborar um Grafcet comportamental, mesmo no caso de um sistema simples cuja tecnologia conhecida. Um Grafcet comportamental bem mais fcil de compreender do que um tecnolgico, principalmente em termos de documentao do sistema, portanto eventuais erros podem ser facilmente identificados na fase inicial do projeto Alteraes casuais no projeto inicial so facilmente compreendidas e especificadas no Grafcet comportamental. Alguns autores designam os Grafcets comportamentais e tecnolgicos como nvel 1 e 2 respectivamente.
10.6 Aplicao do Grafcet para problemas que envolvem seleo de seqncias

Nos exemplos anteriores o Grafcet foi utilizado para representar uma seqn cia nica. Entretanto, algumas mquinas possuem muitos ciclos de funcionamento, selecionados por um comando externo por meio de um operador (botes, tecladas etc.) ou por sensores conectados diretamente ao controlador. A Figura 10.38 traz exemplos de Grafcet com seqncia nica e seqncias mltiplas.
Uma conexo entre cada etapa
Mltiplas conexes entre etapas
Figura 10.38 - Representao de seqncias nicas e mltiplas.
O Grafcet pode ter mltiplas conexes entre os elementos de programa. Essas conexes podem ser de dois tipos: Divergncias Convergncias
Uma divergncia utilizada quando uma etapa do Grafcet tem muitas conexes nas etapas posteriores, sendo uma convergncia empregada quando um elemento possui muitas conexes que chegam at ela. As divergncias e conver-
260
gncias podem estar nas configuraes OU ou E. A Figura 10.39 ilustra a diver gncia OU enquanto a Figura 10.40 exibe a convergncia OU e suas respectivas representaes no software Zelio Logic.
Figura 10.39 - Divergncia OU em Grafcet e sua respectiva representao em SFC no Zelio Logic.
Figura 10.40 - Convergncia OU em Grafcet e sua respectiva representao em SFC no Zelio Logic.
A Figura 10.41 mostra um exemplo de divergncia e convergncia OU. Uma divergncia OU permite que uma etapa ativa selecione as outras etapas por meio da conexo das transies. Embora a divergncia conecte uma etapa a diversas transies posteriores, somente possvel ativar uma dessas transies de cada vez. Em outras palavras, como se fosse uma funo OU-EXCLUSIVO (XOR). As transies so mutuamente exclusivas, ou seja, podem seguir um caminho ou outro, mas nunca os dois ao mesmo tempo.
Figura 10.41 - Exemplo de convergncia e divergncia OU.
Assim temos as seguintes regras de evoluo para a divergncia OU e a convergncia OU: Uma divergncia OU indica que uma etapa tem duas ou mais transies posteriores. A transposio de qualquer uma das transies desativa a etapa anterior e ativa a respectiva etapa posterior. As etapas da evoluo das transies encontram-se na Figura 10.42.
Grafcet/SFC
261
No caso da Figura 10.42, quando a etapa 18 est ativa e a transio 18/20 for transposta, ativa a etapa 20 e desativa a 18. Desta forma, possvel selecionar uma opo pela seleo de uma das transies.
A respectiva representao no software Zelio Soft mostrada na Figura 10.43.
Transies inibidas
Transies desinibidas Transies 18/20 transpostas
Figura 10.42 - Representao das evolues das etapas da divergncia OU.
Transies inibidas
Transies desinibidas
Transies 18/20 transpostas
Figura 10.43 - Representao da divergncia OU pelo software Zelio Logic.
Em uma convergncia OU temos mais do que uma transio anterior con vergncia. A transposio de uma dessas transies ativa a etapa posterior convergncia OU ao mesmo tempo em que desativa a etapa imediatamente
262
anterior da transio que foi transposta. A Figura 10.44 descreve as evolues das etapas do Grafcet.
Transies
inibidas
Transies
10/218
desinibidas
Transies
transpostas
Figura 10.44 - Representao da evoluo para convergncia OU.
Podemos verificar que somente uma transio ativa a etapa posterior convergncia. Na Figura 10.44, foi transposta a transio 10/18. sendo desativa da a etapa 10 e ativada a etapa 18. Na Figura 10.45 est representada a seqn cia de evoluo utilizando o software Zelio Logic.
Transies inibidas
Transies 10/18 desinibidas
Transies 10/18 transpostas
Figura 10.45 - Representao da evoluo do Grafcet para a convergncia OU utilizando o software Zelio Soft.
Grafcet/SFC
263
Para ilustrar o funcionamento das convergncias vamos usar o seguinte exemplo: Um sistema de transporte de cargas composto de um elevador para conduzir cargas em dois pisos, ilustrado na Figura 10.46.
Para seu comando, em cada piso est previsto um boto de impulso colocado nos seguintes locais: No piso inferior para pedir a subida; No piso superior para pedir a descida.
Para que o sistema funcione corretamente, necessrio que o elevador esteja parado no seu piso correspondente. Para saber se o elevador est no piso inferior ou no superior, existem duas chaves fim de curso que permitem indicar as posies do elevador. As chaves FCP1 e FCP2 denotam, respectivamente, os pisos 1 e 2. O Grafcet comportamental que representa o sistema est descrito na Figura 10.47. A partir do Grafcet comportamental deve-se implementar o tecnolgico, representado na Figura 10.48.
Figura 10.47 - Grafcet comportamental do sistema.
264
Entradas
Bot-ch1 Bot-ch2 FCP1 FCP2 I1
] 2
Sadas
Motor de subida Motor de descida Q1 Q2
I3 I4
A partir do Grafcet tecnolgico podemos utilizar o software Zelio Logic para implementar a soluo do problema em SFC, como ilustra a Figura 10.49.
Grafcet/SFC
265
10.6.1 Exemplo da aplicao de Grafcet para a resoluo de problemas que contenham contadores e temporizadores
No prximo exemplo vamos demonstrar a aplicao de temporizadores e contadores para a resoluo de problemas. A Figura 10.50 apresenta um processo seqencial que ocorre da seguinte forma:
Figura 10.50 - Representao do processo seqencial com temporizadores e contadores.
a)
Pressionando o boto M, o carro desloca-se para a direita at atingir o fim de curso b, quando ento inicia o carregamento at atingir o peso deter minado pelo sensor p. Neste caso, a vlvula deve ser fechada e o carro deve retomar para a posio inicial. Esta detectada pelo fim de curso a. O movimento para a direta realizado pelo motor M1 e para a esquerda pelo motor M2.
b)
Repita o procedimento anterior, acrescentando que o carregamento s co mece aps um tempo de cinco segundos depois do contato com o fim de curso b. O ciclo deve ser repetido cinco vezes.
266
Na Figura 10.51 est o Grafcet comportamental para a resoluo do pro blema.
Figura 10.51 - Grafcet comportamental que descreve o problema.
A partir do Grafcet comportamental e pelas tabelas de entrada e sada deve ser implementado o Grafcet tecnolgico, representado na Figura 10.52.
Entradas
Boto de partida M Fim de curso B Sensor de peso P Fim de curso A I1 I2 I3 I4
Sadas
Motor M1 Vlvula Motor M2
Q1 Q2
Q3
A partir do Grafcet tecnolgico possvel utilizar o software Zelio Logic para implementar em SFC a soluo do problema, como demonstra a Figura 10.53.
Grafcet/SFC
267
Figura 10.52 - Grafcet tecnolgico que descreve o problema.
Figura 10.53 - Implementao em SFC do Grafcet tecnolgico.
268
10.7 Aplicao do Grafcet em processos em que ocorre paralelismo

At o momento trabalhamos com mquinas que operam em uma seqncia ni ca e tambm com uma seleo entre seqncias. Entretanto, fundamental modelar processos em que muitas seqncias possam se desenvolver ao mesmo tempo. Da mesma forma que ocorre nas selees de seqncias, em que tnhamos di vergncias e convergncias do tipo OU, agora vamos trabalhar com divergncias e convergncias do tipo E. A Figura 10.54 ilustra as convergncias e divergncias do tipo E.
Figura 10.54 - Divergncias e convergncias do tipo E.
Uma divergncia E permite ativar duas ou mais etapas simultaneamente quando uma transio transposta. Ao contrrio da divergncia OU. a E pode habilitar diversas etapas ao mesmo tempo. As linhas em paralelo abaixo da di vergncia assumem o controle do processo simultaneamente. A Figura 10.55 exibe uma divergncia E em Grafcet e sua respectiva re presentao em SFC no Zelio Soft.
Figura 10.55 - Divergncia E e sua representao no software Zelio Logic.
Grafcet/SFC
269
Na Figura 10.56 temos a representao das evolues das etapas do Grafcet para a divergncia E.
Transio V inibida Transio V desinibida Transio V transposta
Figura 10.56 - Evoluo das etapas do Grafcet para a divergncia E.
Na Figura 10.56, esquerda, a transio est inicialmente inibida. Na figura central temos a etapa 25 ativada e a transio desinibida. Na figura direita a receptividade V toma-se verdadeira ativando simultaneamente as etapas 26 e 36 e desativando a etapa 25. Na Figura 10.57 encontra-se a implementao dessas evolues em SFC no
software Zelio Logic.
Transies inibidas
Transies transpostas
Figura 10.57 - Implementao das regras de evoluo utilizando o software Zelio Logic.
270
As convergncias E impem uma condio transposio de uma transio, obrigando que todas as etapas anteriores convergncia estejam ativas para que a transio seja desinibida. Quando a tran sio transposta, todas as etapas anteriores con vergncia so desativadas simultaneamente. Uma convergncia E tem duas ou mais etapas anteriores e uma nica transio. A Figura 10.58 ilustra uma convergncia E em Grafcet e sua respectiva repre sentao em SFC no Zelio Logic.
Figura 10.58 - Convergncia E e sua representao no software Zelio Logic.
A Figura 10.59 mostra a seqncia de evoluo de uma convergncia E.
Transio inibida
Transio desinibida
Transio transposta
Figura 10.59 - Seqncia de evoluo de uma convergncia E.
Na Figura 10.59, temos inicialmente esquerda somente a etapa 10 ativa, estando a 12 inativa. Com isso, a transio est inibida. Na figura central temos as etapas 10 e 12 ativas, portanto a transio fica desinibida. Finalmente, na figura direita temos a transio transposta devido receptividade A B ser verdadeira. Na Figura 10.60 est a descrio da seqncia de evoluo equivalente da Figura 10.59, utilizando SFC no Zelio Logic.
Transies inibidas
Figura 10.60 - Seqncia de evoluo utilizando o software Zelio Logic (continua).
Grafcet/SFC
271
Transies transpostas
Figura 10.60 - Seqncia de evoluo utilizando o software Zelio Logic (continuao).
10.7.1 Problemas que envolvem paralelismo

Exemplo 1: Para ilustrar o funcionamento das divergncias e convergncias do tipo E, acompanhe o exemplo a seguir.
Figura 10.61 - Exemplo da aplicao de Grafcet para resoluo de um problema que envolve paralelismo.
A Figura 10.61 mostra um sistema de distribuio de gua no qual temos um reservatrio principal e dois auxiliares. O sistema opera da seguinte forma: Ao pressionar o boto m, inicia-se o abastecimento simultneo dos dois reservatrios pela abertura das vlvulas V1 e V2.
272
Quando o reservatrio da esquerda atingir o nvel mximo (h1 = 1), a vlvula V1 fechada e a vlvula de descarga W1 aberta at que o nvel baixo seja atingido (b1 = 0). O mesmo procedimento segue o tanque da direita (V2, W2, h2 e b2 respectivamente). O ciclo deve ser reiniciado somente quando os dois tanques atingirem o nvel mnimo.
O Grafcet que descreve o comportamento do processo est na Figura 10.62.
Figura 10.62 - Grafcet comportamental do problema de paralelismo.
A partir do Grafcet comportamental podemos elaborar uma tabela com as entradas e sadas e implementar o Grafcet tecnolgico ilustrado na Figura 10.63.
Entradas Boto M Sensor de nvel alto reservatrio 1 Sensor de nvel alto reservatrio 2 Sensor de nvel baixo reservatrio 1 I1 I2 I3 I4 Sadas
Vlvula V1 Vlvula V2 Vlvula W1 Vlvula W
2
Q1
Q2 Q3
Q4
Sensor de nvel baixo reservatrio 2 I 5
Grafcet/SFC
273
Figura 10.63 - Grafcet tecnolgico do problema proposto.
A partir do Grafcet tecnolgico possvel utilizar o Zelio Logic para implemen tar a soluo do problema em SFC, Figura 10.64.
Figura 10.64 - Implementao do Grafcet tecnolgico no software Zelio Logic.
274
Exemplo 2: Para o problema que segue, reporte-se Figura 10.65. Os produtos A e B so pesados em uma balana C e blocos solveis so trazidos um a um por uma esteira e colocados em um misturador N. O sistema automtico descrito em seguida possibilita a obteno da mistura desses trs componentes.
Pressionando o boto CS, ocasiona-se simultaneamente a pesagem dos pro dutos e o transporte de blocos da seguinte maneira: O produto A deve ser fornecido at que atinja o valor a (100 Kg) da balana C e ento preciso dosar o produto B at o valor b (200 Kg). Em seguida deve-se esvaziar a balana C (at atingir o valor z), enviando o produto para o misturador N. A esteira que transporta os blocos comandada pelo motor BM, enquanto a quantidade de blocos que passa detectada por um sensor de proximidade TD.
Aps a chegada de cinco blocos e dos produtos A e B da balana, inicia-se o processo de mistura dos produtos pelo acionamento do motor do misturador MR. Aguardam-se 20 segundos e, transcorrido esse tempo, comea a descarga do misturador pelo motor de descarga bidirecional TM. O motor de rotao do misturador desligado somente quando a comporta estiver completamente abaixada. Aps a descarga do misturador, a comporta deve retornar posio inicial para que um novo ciclo possa ser iniciado. Elabore e implemente o Grafcet funcional e o tecnolgico para a descrio do processo.
Figura 10.65 - Processo de dosagem e mistura.
Grafcet/SFC
275
O Grafcet funcional para o exemplo proposto est descrito na Figura 10.66.
Figura 10.66 - Grafcet nvel 1 - processo de dosagem e mistura.
A partir do Grafcet nvel 1, ilustrado na Figura 10.66, implementa-se o Grafcet nvel 2 no software Zelio Logic, conforme mostra a Figura 10.67.
Entradas
Boto CS Sensor a (100 Kg) Sensor b (200 Kg) Sensor c (0 Kg) Sensor TD Chave fim de curso baixo Chave fim de curso alto I1 I2 I3 Esteira Vlvula VA Vlvula VB Vlvula Vc Misturador Desc. misturador Desc. misturador
Sadas
Q1 Q2 Q3 Q4 Q5 Q6 Q7
I4
I5
I
I7
276
10.8 Aplicaes de Grafcet em chaves de partida

A linguagem Grafcet pode ser utilizada para chaves de partida de motores de induo. A seguir temos os exemplos da aplicao de Grafcet para chaves de partida direta, reversora e estrela-tringulo.
Grafcet/SFC
277
10.8.1 Chave de partida direta
Figura 10.68 - Diagramas de comando e de fora para uma chave de partida direta.
Figura 10.69 - Grafcet para chave de partida direta.
10.8.2 Chave de partida reversora
Figura 10.70 - Diagramas de comando e de fora para uma chave de partida reversora.
278
Figura 10.71 - Grafcet para chave de partida reversora.
10.8.3 Chave de partida estrela-tringulo
Figura 10.72 - Diagramas de comando e de fora para uma chave de partida estrela-tringulo.
Grafcet/SFC
279
Figura 10.73 - Grafcet para chave de partida estrela-tringulo.

1. Um grupo motobomba leva gua a um depsito a partir de tanques de reserva. O grupo deve partir ou parar automaticamente em funo dos nveis de gua do depsito (S2 baixo, S1 alto). Quando o nvel estiver abaixo do sensor de nvel baixo (S2), deve-se ligar a motobomba, e quando atingir o nvel alto (S1), deve-se desligar o grupo motobomba. Modele e implemente este processo por meio de um Grafcet e da linguagem SFC.
280
2. Projete e implemente o Grafcet para o processo de furao descrito a seguir:
Figura 10.75 - Processo de furao.
O processo de furao ocorre da seguinte maneira: Primeiramente se pressiona um boto de partida (PTD) do sistema para acionar a furadeira, sendo necessrio que a pea se encontre na posio de repouso e a furadeira na posio inicial indicada pela chave fim de curso h. A broca comea a descer em alta velocidade at chegar chave fim de curso b1, quando reduz a velocidade e continua descendo at furar a pea. Quando a furao da pea finalizada, a furadeira encosta na chave fim de curso b2, quando comea a subir em velocidade alta at encontrar a chave fim de curso h.
Para a seleo de velocidades existem duas sadas: alta e baixa, ou seja, para descer em velocidade baixa, deve-se acionar a sada "motor desce" e a sada "velocidade baixa". Este mesmo procedimento deve ser feito para velocidade alta. Existem tambm duas sadas que de terminam a direo da furadeira (furadeira sobe e furadeira desce).
Grafcet/SFC
281
3. Uma instalao de mistura composta de dois silos que contm dois produtos
A e B que so pesados em um recipiente C. Um misturador M permite obter a homogeneizao da mistura formada por esses produtos por meio da rotao de uma hlice.
Figura 10.76 - Processo de mistura.
O ciclo de funcionamento do processo o seguinte: a) b) O processo inicia por um operador por meio de um boto de partida PTD. O produto A primeiramente pesado dentro da balana (recipiente C) pela abertura da vlvula que se encontra abaixo do silo. Quando o peso determinado for atingido, a balana envia um sinal de sada A = 1. Na seqncia, o produto B pesado dentro da balana (recipiente C) e quando o peso determinado for atingido, a balana envia um sinal de sada B = 1. Aps isso. o produto enviado por gravidade at o mistura dor M pela abertura da vlvula VBal por trs segundos. Os produtos so misturados durante 20 segundos. Aps esse tempo, esvazia-se o misturador pela abertura da vlvula VM por dez segundos.
c)
d) e)
282
4. A Figura 10.77 mostra um misturador usado para fazer cores personalizadas de tinta.
Figura 10.77 - Misturador de tintas.
Ele possui dois encanamentos que entram no topo do tanque, fornecendo dois ingredientes diferentes, e um nico encanamento no fundo do tanque para transportar a tinta misturada finalizada. Nessa aplicao voc vai coordenar a operao de preenchimento, monitorar o nvel do tanque e controlar o misturador e o perodo de aquecimento. As etapas de funcionamento do processo esto descritas a seguir: 1 Ao pressionar o boto Incio, inicia-se o processo, enchendo o tanque com o ingrediente 1 (Bomba 1) at atingir o sensor de nvel baixo.
2- O tanque com o ingrediente 2 (Bomba 2) inserido no tanque at atingir
o sensor de nvel alto. 3 Comece a misturar os ingredientes ligando o motor do misturador e abra a vlvula de vapor para comear o perodo de aquecimento; durante dez segundos. 4g Esvazie o tanque da mistura por meio da vlvula de dreno e da bomba de dreno. 59 Aps sete segundos de detectar que a coluna de mistura est abaixo do nvel mnimo, desligue a vlvula de drenagem e a bomba.
6 Para repetir o ciclo, deve-se pressionar o boto Incio.
Grafcet/SFC
283
5. Para a realizao do processo de eletrlise, temos os seguintes equipamentos: Dois motores reversveis (Motor 1 e Motor 2), um para o movimento vertical da grua e o outro para o movimento transversal; Seis chaves fim de curso (F2, F3 F4 F5 F6 F7); Um boto para o incio do ciclo (Incio).
Descrio do processo: O sistema constitui-se de trs banhos: Um para desengraxamento das peas; Outro para limpeza das peas; Banho eletroltico.
Uma grua introduz a gaiola portadora das peas a serem tratadas em cada um dos banhos, iniciando pelo desengraxamento e, na seqncia, pela limpeza e banho eletroltico. Neste ltimo a grua deve permanecer um tempo determi nado para conseguir a uniformidade na superfcie das peas a serem tratadas.
Figura 10.78 - Processo de eletrlise.
O ciclo se inicia ao pressionar o boto de incio de ciclo e a primeira ao a ser tomada subir a grua at chegar ao banho de desengraxamento, onde deve descer e ficar por cinco segundos. Transcorrido esse tempo, a grua deve subir novamente, ficando 15 segundos na limpeza e um minuto no banho eletroltico. Ao chegar a esse ponto, a grua inicia o movimento de retrocesso at chegar chave fim de curso F7, onde deve descer at ativar a chave fim de curso F2. Um novo ciclo pode ser iniciado se pressionar o boto de incio de ciclo.
284
6.
Mquina de transferncia de peas:
Figura 10.79 - Processo de transferncia de peas.
No esquema anterior, atravs da esteira inferior M chegam peas de dois tamanhos. Quando uma pea est posicionada sobre a superfcie de eleva o, os detectores pticos D1 e D2 se ativam caso a pea seja grande; caso contrrio, ativa-se somente o D2. Nesse momento preciso parar a esteira, subir o cilindro at a posio C1 (se a pea for pequena) ou at a posio F1 (se a pea for grande). Em seguida preciso mover o cilindro horizontal correspondente at F2 (ou F3) e voltar os dois cilindros a suas posies iniciais. Os sinais A1; A2 e A3 avanam os cilindros, e os sinais R1, R2 e R3 os fazem retroceder. Se os dois sinais estiverem desativados, o cilindro fica parado. As esteiras superiores esto sempre em marcha (so controladas por outro processador). Existe tambm um boto de incio para iniciar o processo de transporte. Para reiniciar o processo deve-se pressionar novamente o boto Incio. Faa o Grafcet que resolva o problema e sua programao em CLP utilizando a linguagem SFC.
Grafcet/SFC
285
7. Processo de envase. Para a realizao deste problema, temos: Dois cilindros de dupla ao (E) e (D). Cada cilindro ter uma entrada para avanar e outra para retornar. Sendo assim, para a entrada dos cilindros E e D temos as entradas AE, RE e AD, RD para avanar e retornar o cilindro respectivamente. Se os dois sinais estiverem desativados, o cilindro fica parado; Dois depsitos com as suas respectivas eletrovlvulas; Duas esteiras transportadoras (esteiras 1 e 2); Uma plataforma mvel impulsionada pelo cilindro D; Dois recipientes A e B; Dois sensores de posio (S1 e S2) que indicaro a posio que ocupam os recipientes A e B na plataforma mvel; esses detectores ocuparo posies fixas debaixo da plataforma; Uma chave fim de curso (CFC); Um boto de partida.
Os dois recipientes A e B devem ser envasados da seguinte maneira:
Recipiente A: 15 segundos de lquido A. Recipiente B: 10 segundos de lquido B mais 10 segundos de lquido A.

O sistema ser composto de uma esteira transportadora que vai levar em srie os dois recipientes A e B. O primeiro recipiente a chegar plata forma ser o B, e na seqncia transportado o A.
O cilindro E vai encarregar-se de evacuar os recipientes e coloc-los na esteira de evacuao. A esteira 1 responsvel pela chegada dos produtos e a esteira 2 pela retirada dos produtos.
286
Lquido B
Lquido A
O processo ter incio com a ativao do boto de Partida. Devem ser realizadas as seguintes etapas: A primeira ao a ser realizada a ativao da esteira 1, que ficar ativa at que o recipiente B esteja sobre a plataforma, sendo a deteco correta feita pelo sensor 1. Aps este procedimento feita a dosagem do lquido A no recipiente B. Depois de realizada a dosagem, o cilindro D se encarrega de enviar o recipiente B abaixo do reservatrio do lquido B, onde o sensor 2 detecta a presena do reservatrio. Na seqncia a esteira 1 ligada para enviar o recipiente A abaixo do reservatrio A, para que se efetue a dosagem. Nesse instante so feitas as dosagens nos recipientes A e B simultanea mente. Aps a dosagem ser concluda, o recipiente A retirado da plataforma mvel pelo cilindro E at o recipiente chegar chave de fim de curso (CFC), acionando a esteira 2 por cinco segundos para transportar o recipiente. Para retirar o reservatrio B, o cilindro D retorna posio original e o cilindro E encarregado de enviar o recipiente B para ser retirado atravs da esteira 2. O processo deve ser reiniciado quando o boto de partida for pressio nado.
Grafcet/SFC
287
Anotaes
288
Converso Grafcet/Ladder
O Grafcet uma forma muito poderosa de especificar o comportamento de um sistema seqencial que evolui com o tempo. Muitos fabricantes, tais como Siemens, Allen-Bradley, Schneider Electric e Moeller, entre outros, j disponi bilizam uma ferramenta grfica para programao em Grafcet de seus CLPs. No entanto, elas no esto disponveis para os CLPs mais antigos ou para os de pequeno porte. Para estes possvel implementar um programa, modelado em Grafcet, utilizando somente listas de instrues ou diagrama de contatos (Ladder). O objetivo deste captulo implementar um mtodo simples utilizando uma das linguagens clssicas, como a linguagem Ladder, que permita sintetizar de for ma lgica, rpida e eficiente um sistema seqencial modelado em Grafcet. Existem diversos algoritmos de converso de Grafcet em Ladder. O mtodo apresentado possui as seguintes caractersticas: Muito simples; Confivel; Utiliza instrues bsicas disponveis em qualquer CLP; Pode ser utilizado como modelo para documentao do sistema, uma vez que um mtodo formal sistematizado; Possibilita o trabalho em equipe de desenvolvimento, pois padronizado; Fcil manuteno (desde que documentado).
11.1 Implementao do algoritmo de controle a partir do Grafcet

No mtodo proposto deve-se associar um bit de memria auxiliar interna para cada transio e tambm um bit para cada etapa. Para as transies, o bit estar em nvel lgico 1 se a transio estiver habilitada (ou seja, vai ser transposta) e em
289
nvel 0, caso contrrio. Para as etapas, o bit fica em nvel lgico 1 se a etapa est ativa e em nvel 0 se est inativa. As equaes lgicas modificam esses bits de acordo com as mudanas das variveis de entrada e as distintas etapas evoluem, seguindo todas as regras do Grafcet. O algoritmo executado em um lao infinito, de forma que monitora conti nuamente as entradas e faz as atualizaes das etapas e das sadas de acordo com a lgica programada.
11.2 Mtodo
Antes de comear a modelar o sistema, fundamental que se tenha certeza de ter compreendido exatamente como o processo funciona.
11.2.1 Seqncia de procedimentos para projeto

1. Criao do Grafcet nvel 1, tambm conhecido como Grafcet descritivo ou comportamental. Comece a escrever as etapas de operao em seqncia e fornea a cada uma delas uma identificao. Nesse nvel no estamos interessados em detalhes de implementao, como, por exemplo, o nome ou endereo da sada no CLP. O objetivo descrever o funcionamento lgico do sistema em linguagem textual de maneira bastante clara. Criao das tabelas de associaes. Associa-se um bit de memria auxiliar interna a cada transio e tambm um bit a cada etapa. Criao do Grafcet nvel 2, tambm conhecido como Grafcet tecnolgico ou de implementao. Nesse nvel devem ser fornecidos os detalhes da implementao, como por exemplo, o nome e o endereo da sada do CLP. Criao do programa em Ladder a partir das equaes das transies, etapas e aes.
2.
3.
4.
O programa deve conter as seguintes sees:
1. 2. 3. 4. 5.
Ativao da etapa inicial mediante o bit de incio de varredura

(first scan). Este bloco ser executado uma nica vez.
Deteco de bordas no instante em que as entradas mudaram de desligadas para ligadas e das etapas com aes impulsionais. Equaes das transies. O clculo das transies baseado no estado
atual e nas receptividades.
Desativao/ativao das etapas anteriores/posteriores s transies

disparadas.
Ativao das aes associadas s etapas.
290
Para o funcionamento correto do mtodo, imprescindvel que as sees descritas anteriormente sejam implementadas exatamen te nesta ordem: transies, etapas e aes.
11.3 Etapas
Um Grafcet composto por etapas e em dado momento cada uma delas pode estar ativa ou inativa. Vamos representar cada uma das etapas por uma varivel lgica booleana. Assim, se a etapa estiver ativa, ela estar em nivel lgico 1; caso contrrio, nvel 0.
Figura 11.1 - Seqncia simples de etapas.
Consideremos o trecho de um Grafcet como o da Figura 11.1, composto por trs etapas subseqentes: 10, 15 e 20. Vamos criar trs variveis lgicas para representar o estado de cada uma dessas etapas: X10, X15 e X20. Se a etapa Xi estiver ativa, sendo i = 10 ou 15 ou 20, ento Xi = 1. Cada etapa corresponde a um bit de memria auxiliar do CLP. Por exemplo, para o caso dos CLP da Allen-Bradley (RSLogix500), isso poderia ser mapeado como: B3 0/0 = X10 B3 0/1 = X15 B3 0/2 = X20 Para o Zelio Soft, o mesmo mapeamento poderia ser:
291
Para o Siemens S7-200, o mapeamento poderia ser: M0 1 = X10 M0 2 = X15 M0 3 = X20
11.3.1 Etapa inicial

Todo Grafcet deve ter uma etapa inicial, ou seja, aquela que fica ativa quando o sistema for ligado. Na maioria dos CLPs existe um bit com a finalidade especfica de indicar o instante do primeiro ciclo de varredura. Por exemplo, para os controladores Siemens S7-200 o bit SM0 1, cujo nome "first scan". Para os controladores Micrologix (Allen-Bradley) o bit S:1/15, cujo nome "first pass". Esses bits funcionam da seguinte maneira (Siemens S7-200): SM0 .1 = 1 somente durante o primeiro ciclo de varredura.
Para os CLPs linha Micrologix (AB): S: 1/15 = 1 somente durante o primeiro ciclo de varredura.
Caso o CLP no disponha de tal facilidade, pode-se implement-la tal como mostra o diagrama da Figura 11.2.
Figura 11.2 - Implementao do circuito com funo de first scan.
Seu funcionamento o seguinte: inicialmente, tanto a bobina auxiliar M2 quanto a M1 esto desativadas, ou seja, em nvel 0. No primeiro ciclo de varredura, o contato normalmente fechado de M2 permite que a bobina auxiliar M1 seja ativada. Ao final do primeiro ciclo, tanto M2 quanto M2 esto ativadas.
292
Ao iniciar o segundo ciclo, o contato da bobina auxiliar M2 fica aberto e desliga a bobina M1, e a bobina auxiliar M2 permanece ativada enquanto o CLP estiver ligado. Ou seja, somente no primeiro ciclo de varredura o contato M1 est ativado, o qual pode ser utilizado como bit sinalizador de first scan. Lembre-se de que as linhas devem estar no incio do programa. O primeiro passo colocar "1" na etapa inicial e "0" nas demais. Por exemplo, para o diagrama mostrado na Figura 11.1, suponha que a etapa inicial 5. Ento:
X 5 = 1, X 10 = 0. X i5 = 0. x 20 = 0
11.3.2 Transies
Para que uma transio ocorra, duas condies devem ser satisfeitas: Todas as etapas imediatamente precedentes da transio devem estar ativadas. A receptividade a que est associada deve ter nvel lgico 1 (os eventos associados ocorreram).
Assim, devemos associar um bit a cada uma das transies, que deve ter o seguinte comportamento: Tj = 1: a transio est habilitada (vai ser transposta) Tj = 0: a transio est desabilitada
Se a varivel de transio habilitada, a etapa anterior (ou anteriores) desativada e a posterior (ou posteriores), ativada.
T ij = X i, C 1
Em que Tij a transio entre as etapas Xi,eXj. Tjk = XjC2 Sendo Tjk a transio entre as etapas Xj e X k.
Figura 11.3 - Transies.
293
11.3.3 Caso geral
Figura 11.4 - Caso geral.
Genericamente, seja Ta a transio associada ao diagrama da Figura 11.4 e C1 a condio de receptividade. Ento: Ta = Xi Xj ... Xm C1
Como regra geral: Quando uma transio transposta, deve desativar a etapa anterior (ou anteriores) e ativar a etapa posterior (ou posteriores).
A equao das transies para ativao/desativao de uma etapa deve levar em conta todas as etapas anteriores e posteriores transio. Exemplos:
11.3.4 Seqncia simples

Seo transies
Seao etapas
Figura 11.5 - Seqncia simples.
A Figura 11.5 ilustra um exemplo de seqncia simples. A transio Ti da etapa E3 para a etapa E4 dada por: Ti = E3 P Ou seja, a transio da etapa E3 para a E4, chamada de Ti, ocorre se a etapa E3 estiver ativa e acontecer o evento P. Quando Ti for habilitada (vai para nvel
294
lgico 1), a transio provoca a transposio da etapa E3. Ento, deve-se desativar a etapa anterior Ti (E3) e ativar a etapa posterior a ela (E4). Isso pode ser feito utilizando as instrues reset e set respectivamente. A implementao linguagem de contatos (Ladder) mostrada tambm na Figura 11.5. em
11.3.5 Divergncia E (AND) simples

Seo transies
Seo etapas
Figura 11.6 - Divergncia E simples.
Para o caso ilustrado na Figura 11.6, deve ser observado que se Ti for habilitada (ou seja, provocar a transposio da etapa E1), a etapa E1 deve ser desativada e ativadas simultaneamente as etapas E2 e E3.
11.3.6 Divergncia e convergncia E (AND)

Seo transies
Seo etapas
Figura 11.7 - Paralelismo duplo.
295
No caso mostrado na Figura 11.7, para que Ti seja habilitada, devem estar simultaneamente ativas as etapas E1 e E3 e tambm ocorrer o evento P. Quando Ti for habilitada, deve provocar a desativao das etapas E1 e E3 e, ao mesmo tempo, ativar as etapas E2 e E4.
11.3.7 Divergncia OU (OR)

Seo transies
AP
Seo etapas
Figura 11.8 - Divergncia OU simples.
Observando a Figura 11.8, notamos que se no colocssemos a condio P existiria um problema em potencial. Se os eventos A e P ocorressem simulta neamente estando ativa a etapa E1, tanto Ti quanto Tj ocorreriam, causando um no-determinismo. Para evitar isso, em uma divergncia OU devemos colocar uma condio de exclusividade nas transies de maneira que apenas uma delas possa ocorrer. Neste caso, se A e P ocorrerem simultaneamente, somente a transio Ti ser habilitada. Como regra geral, nas divergncias OU preciso adicionar prio ridades s transies de forma que sejam mutuamente exclusivas. Com relao s etapas, deve-se considerar que, embora alguns CLPs permitam a repetio de uma mesma bobina, como boa tcnica de programao conveniente que a bobina aparea apenas em um lugar para ligamento quando utilizar a instruo set e em apenas um lugar tambm para o desligamento, quando utilizar a instruo reset.
296
Para o caso anterior, verifica-se a seguinte lgica:

Caso Ti seja transposta, preciso fazer o reset da etapa 1 e o sei da etapa 2. Caso Tj seja transposta, deve-se fazer o reset da etapa 1 e o sei da etapa 3. Nos dois casos existe em comum o reset da etapa 1. ou seja, ele deve ser feito tanto na ocorrncia da transio Ti quanto na da transio Tj. Assim temos um OU lgico - Ti OU Tj devem fazer o reset de E1. A implementao dessa lgica pode ser verificada na terceira linha de programa ilustrada na Figura 11.8.
11.3.8 Convergncia OU (OR)
Seao transies
Seo etapas
Figura 11.9 - Convergncia OU.
Para o caso da Figura 11.9, verifica-se a seguinte lgica: Caso Tj seja transposta, deve-se fazer o reset da etapa 1 e o set da etapa 3. Caso Tj seja transposta, preciso fazer o reset da etapa 2 e o set da etapa 3. Observa-se que nos dois casos existe em comum o set da etapa 3, ou seja, ele deve ser feito tanto na ocorrncia da transio Ti quanto na da transio Tj. Assim temos um OU lgico - Ti OU Tj devem fazer o set de E3. A implementao dessa lgica pode ser verificada na linha de programa 5 da Figura 11.9.
297
11.4 Aes
O clculo das aes o passo final. As aes so equacionadas com base no novo estado das etapas. Normalmente as aes esto associadas s sadas, mas podem tambm incidir sobre variveis internas, tais como incremento de contadores e inicializao de temporizadores, por exemplo. Como existem vrios tipos de aes, diversas formulaes podem ser feitas e combinadas. A seguir so fornecidas as principais.
11.4.1 Ao normal
Uma ao normal realizada quando pelo menos uma das etapas a que est associada est ativa. A Figura 11.10 mostra um exemplo de ao normal. Pelo exemplo fornecido na Figura 11.10, verificamos que a ao Oi executada quando esto ativas as etapas Xi ou Xj ou ambas. Ento, podemos expressar a equao lgica para a ao Oi como:
Oi = Xi, + Xj,
Figura 11.10 - Ao normal.
11.4.2 Aes condicionais

As aes condicionais so semelhantes s normais, com exceo de que somente so realizadas se a etapa est ativa e uma (ou mais condies) satisfeita. A Figura 11.11 ilustra um exemplo de ao condicionada, em que a ao Oi ser executada diretamente se estive rem ativas as etapas Xi ou Xj. No entanto, se a etapa ativa for Xk, necessrio que a condio Cc tambm seja satisfeita para que a ao Oi seja executada. Para o exemplo ilustrado na Figura 11.11, a equao da ao Oi ser:
Oi = Xi + Xj +
Figura 11.11 - Aes condicionais.
Xk Cc
298
11.4.3 Aes memorizadas

A Figura 11.12 ilustra um exemplo de ao memorizada. Nesse tipo de ao basta que Xi ou Xj seja acionada por um nico ciclo de varredura para que a ao fique ativada permanentemente, assim permanecendo enquanto no for ativada qualquer uma das etapas Xk ou Xl.
Figura 11.12 - Aes memorizadas.
As equaes correspondentes a este exemplo so:

S(Oi) = Xi + Xj R(Oi) = X k
+ Xl
11.4.4 Aes que envolvem temporizadores

Tipicamente as temporizaes esto associadas s etapas, como se observa na Figura 11.13.
Figura 11.13 - Aes que envolvem temporizadores.
Iniciar uma temporizao uma ao tipicamente interna. Se quisermos ativar uma temporizao Tmk quando uma etapa Xi atingida, faz-se: Tm k = X i Em que Tmk indica o temporizador utilizado.
299
O valor da temporizao indicado de alguma forma. Depende do CLP utilizado. Assume-se que existe uma varivel binria Zk que indica que a temporizao atual foi finalizada.
11.4.5 Aes com retardo para iniciar

A Figura 11.14 exibe uma ao com retardo para iniciar. Ao ficar ativa a etapa Xk, a ao Oi s exe cutada aps transcorrido um tempo AT. No entanto, se estiverem ativas as etapas Xi ou Xj, a ao executada imediatamente (aes normais). Para o exemplo apresentado na Figura 11.14 as equaes correspondentes so: Tm = Xk
Figura 11.14 - Aes com retardo para ligar.
O i = Xi + Xj + Xk
11.4.6 Aes limitadas no tempo

Aes limitadas no tempo so aquelas que ocorrem somente durante um intervalo de tempo prefixado AT. Para o exemplo da Figura 11.15, quando a etapa Xk ficar ativa, a ao Oi ser executada imediatamente. No entanto, mesmo que a etapa Xk permanea ativa inde finidamente. a ao Oi s fica ativa por um determina do tempo AT: aps decorrido esse tempo, ela desa tivada automaticamente. Para o exemplo da Figura 11.15 as equaes so: Tm = Xk
Figura 11.15 - Aes limitadas.
11.4.7 Aes impulsionais

Aes impulsionais so aquelas que ocorrem por um nico ciclo de varredura. Para o exemplo da Figura 11.16, mesmo que Xk fique ativa indefinidamente, a ao Oi s fica em atividade por um nico ciclo de varredura aps a etapa Xk ter se tornado ativa.
300
Figura 11.16 - Ao impulsionai.
Para o exemplo da Figura 11.16 as equaes correspondentes so:
Para a maioria dos CLPs a ao impulsionai de contagem auto mtica, ou seja, o prprio contador detecta apenas a borda de subida quando a etapa ativada. Portanto, no h necessidade de fazer uma ao impulsionai adicional para tratamento dos contadores.
11.5 Exemplos resolvidos

Para a implementao dos exemplos que seguem, vamos utilizar um CLP que obedece s recomendaes da norma IEC 61131-3. Assim, as memrias auxiliares internas comeam com a letra M e sero numeradas progressivamente, comeando em um (M1 M2, ...). As sadas comeam com a letra Q e tambm so numeradas em ordem crescente (Q1 , Q2, ...). As entradas comeam com a letra I e obedecem mesma regra dos demais (I1 I2, ...).
11.5.1 Exemplo 1 - seqncia simples

Uma furadeira de bancada vertical deve ser automatizada. O princpio de funcionamento o seguinte: inicialmente, se o corpo da furadeira estiver na posio mais alta (h) e o boto de partida for pressionado, deve-se ligar o motor da broca e descer em velocidade alta at encontrar o sensor de posio intermediria. A partir desse ponto deve continuar descendo com velocidade reduzida at encontrar o sensor de posio mais baixa. Uma vez atingido o sensor, deve subir em velocidade alta at encontrar o sensor de posio alta, quando ento deve desligar o motor da broca. A Figura 11.17 ilustra o sistema de furadeira vertical.
301
Figura 11.17 - Furadeira de bancada automtica.
1o passo - criao do Grafcet nvel 1

O Grafcet em nvel descritivo (comportamental) pode ser visto na Figura 11.18.
Figura 11.18 - Grafcet nvel 1 (descritivo ou comportamental).
302
2o passo - criao das tabelas de associao

Primeiramente vamos definir os elementos constituintes do sistema. Para tanto, sero criadas quatro tabelas: Uma para as receptividades (entradas); Uma para as transies; Uma para as etapas; Uma para as aes (sadas) associadas s etapas.
Para cada elemento de entrada ou sada do sistema devemos associar um endereo fsico correspondente no CLP. A cada uma das etapas atribua um bit de memria auxiliar do CLP. O mesmo deve ser feito a cada uma das transies. A primeira tabela a ser criada a de receptividades. que correspondem aos elementos que podem provocar transposio de etapas. Eles podem ser elementos de entrada, tais como botes e sensores, ou ainda contadores e temporizadores. Especificamente para este caso as receptividades correspondem exatamente s entradas: boto de partida, sensores de posio alta (h), posio intermediria (b1 ) e posio mais baixa (b2). Essa associao pode ser visualizada na Tabela 11.1.
Nvel comportamental P b1 b2 h Nivel tecnolgico I1 I2 I3 I4 Descrio Boto de partida Sensor da posio intermediria Sensor da posio mais baixa Sensor da posio alta
Tabela 11.1 - Receptividades (entradas).
A prxima tabela a ser criada a das transies.

Nvel comportamental T01 T12 T23 T30 Nvel tecnolgico M3 M4 M5 M6 Descrio Transio entre as etapas 0 e 1 Transio entre as etapas 1 e 2 Transio entre as etapas 2 e 3 Transio entre as etapas 3 e 0
Tabela 11.2 - Transies.
303
Nvel comportamental E0 E1 E2 E3
Nvel tecnolgico M7 M8 M9 MA
Descrio Etapa 0 Etapa 1 Etapa 2 Etapa 3
Tabela 11.3 - Etapas.
Nvel comportamental MBD MVA MVB MBS
Nvel tecnolgico Q1 Q2 Q3 Q4
Descrio Motor broca desce Velocidade alta Velocidade baixa Motor broca sobe
Tabela 11.4 - Sadas.

Agora j podemos reescrever o Grafcet considerando os detalhes da imple mentao. A Figura 11.19 mostra o Grafcet em nvel 2 (tecnolgico).
Figura 11.19 - Grafcet nvel 2 (tecnolgico ou de implementao).
304
4a passo - criao do programa em Ladder
O programa deve conter as seguintes sees:

1. 2. 3. 4. 5. Ativao da etapa inicial mediante o bit de incio de varredura (first scan). Esse bloco s ser executado uma vez. Deteco de bordas (neste caso no temos aes impulsionais). Transies. O clculo das transies baseado no estado atual e nas re
ceptividades. Etapas. Desativao/ativao das etapas anteriores/posteriores s tran sies disparadas. Aes. Ativao das aes associadas s etapas.
Na Tabela 11.5 encontram-se as equaes de implementao, no nvel com portamental e seu equivalente nvel tecnolgico.
Nvel comportamental T01 = E0 . P . H T12 = E1 . b1 T23 = E2 . b2 T30 = E3 . h Nvel tecnolgico M3 = M7 . I1 . I4 M4 = M8 . I2 M5 = M9 . I3 M6 = MA . I4
Tabela 11.5 - Equaes das transies.
A implementao dos passos 4.1 a 4.3 pode ser verificada na Figura 11.20.
Figura 11.20 - Implementao das equaes de transies.
305
O passo 4.4 consiste em implementar as equaes para as etapas. Para isso, acompanhe a seqncia:
1.
Set(E0) Reset( E0) Set(E1) Reset(E1) Set(E2) Reset( E2) Set(E3) Reset(E3)
2.
3. 4. 5.
6.
7.
8.
Ou seja, determinamos, seqencialmente, as transies que ligam ou desligam as etapas.
11.5.2 Set(E0)
Neste caso vamos verificar todas as transies que ativam a etapa 0. Podemos verificar por inspeo que ela ativada por dois elementos: first scan OU T30. A implementao equivalente vista na Figura 11.21.
Figura 11.21 - Implementao da funo lgica: Set(E0) = first scan OU T30.
Seguindo a mesma lgica, conferimos que: A ocorrncia da transio T01 desativa a etapa E0 ao mesmo tempo em que ativa a etapa E1. A ocorrncia da transio T12 desativa a etapa E1 ao mesmo tempo em que ativa a etapa E2. A ocorrncia da transio T23 desativa a etapa E2 ao mesmo tempo em que ativa a etapa E3.
306
A ocorrncia da transio T30 desativa a etapa E3 ao mesmo tempo em que ativa a etapa E0. A ativao da etapa 0 j foi implementada anteriormente na Figura 11.21. A Figura 11.22 ilustra essa seqncia de operaes.
Figura 11.22 - Implementao da seo de etapas.
No ltimo passo (4.5) implementam-se as equaes para as aes.
Figura 11.23 - Implementao das aes associadas s etapas.
307
11.5.3 Exemplo 2 - seqncias com convergncia e divergncia "OU"

Considere o sistema mostrado na Figura 11.24, o qual composto por um cilindro de dupla ao com trs sensores: S (posio inicial), C (centro) e D (direita). Tambm existem dois botes de contato momentneo, LC e LD. Seu funcionamento o seguinte: ao pressionar o boto LC, o cilindro se desloca at encontrar o sensor C, quando ento retoma posio inicial (S). Se o boto LD for pressionado depois de um segundo, o cilindro deve se deslocar at encontrar o sensor D e retornar para a posio inicial (S). Se forem pressionados simultaneamente os botes LC e LD, a prioridade o boto LC.
Figura 11.24 - Cilindro de dupla ao.
Ia passo - criao do Grafcet nvel 1

Uma possvel soluo para o problema dada na Figura 11.25. Observando o Grafcet, notamos que no h nenhuma das condies de restrio para a aplicao do mtodo 1. Sendo assim, pode-se utiliz-lo por ser mais simples.
Resoluo:
Vamos implementar o Grafcet no Zelio Soft.
Figura 11.25 - Grafcet nvel 1.
308
2 passo - criao das tabelas de associao

O segundo passo criar uma tabela que relacione as variveis do nvel com portamental com as variveis do nvel tecnolgico.
Nvel comportamental LC LD S C D Nvel tecnolgico I1 I2 I3 I4 I5 Descrio Boto vai at a posio central Boto vai at a posio direita Sensor da posio inicial Sensor da posio central Sensor da posio direita
Tabela 11.6 - Relacionamento entre nvel comportamental e tecnolgico para Entradas.
Como descrito anteriormente, cada transio corresponde a um bit de me mria auxiliar. Assim, uma possvel tabela de associao :
Nvel comportamental T01 T03 T12 T34 T20 T40 Nvel tecnolgico M3 M4 M5 M6 M7 M8 Descrio Transio entre as etapas 0 e 1 Transio entre as etapas 0 e 3 Transio entre as etapas 1 e 2 Transio entre as etapas 3 e 4 Transio entre as etapas 2 e 0 Transio entre as etapas 4 e 0
Tabela 11.7 - Relacionamento entre nvel comportamental e tecnolgico para Transies.
Da mesma forma, cada etapa corresponde a um bit de memria auxiliar. No caso do Zelio Soft, uma possvel tabela de associao :
Nvel comportamental E0 E1 E2 E3 E4 Nvel tecnolgico M9 MA MB MC MD Descrio Etapa 0 Etapa 1 Etapa 2 Etapa 3 Etapa 4
Tabela 11.8 - Relacionamento entre nvel comportamental e tecnolgico para Etapas.
309
Nvel comportamental A R
Nvel
tecnolgico Q1 Q2
Descrio
Liga eletrovlvula para Avanar Liga eletrovlvula para Recuar
Tabela 11.9 - Relacionamento entre nvel comportamental e tecnolgico para Aes.

Agora vamos redesenhar o diagrama do Grafcet de nvel tecnolgico:
Figura 11.26 - Grafcet nvel 2 (tecnolgico).
4o passo - criao do programa Ladder I. Ativao da etapa inicial

O primeiro passo consiste em criar uma rotina que detecte o primeiro ciclo de varredura do sistema (first scan). Uma possvel soluo apre sentada na Figura 11.27.
Figura 11.27 - Implementao do first scan.
II. Transies
O clculo das transies baseado no estado atual e nas receptividades. O segundo passo implementar as equaes para as transies. Nos nveis comportamental e tecnolgico, as equaes so:
310
Tabela 11.10 - Equaes para os nveis comportamental e tecnolgico.
Cuja implementao pode ser verificada na Figura 11.28.
Figura 11.28 - Implementao da equao das transies.
III. Etapas - desativao/ativao das etapas anteriores/posteriores s transies disparadas

O prximo passo implementar as equaes para as etapas. Para isso, acompanhe a seqncia: 1. 2. 3. 4. 5. 6. Set(E0) Reset( E0) Set(E1) Reset( E1) Set(E2) Reset( E2)
311
7. 8. 9.
Set(E3) Reset( E3) Set(E4)
10. Reset(E4) Ou seja, determinamos seqencialmente as transies que ligam ou desli gam as etapas.
Set(E0)
Neste caso, vamos avaliar todas as transies que ativam a etapa 0. Podemos verificar por inspeo que ela ativada por trs caminhos: first scan OU T20 OU T40. A implementao equivalente vista na Figura 11.29.
Figura 11.29 - Implementao da funo lgica: Set(E0) = first scan OU T20 OU T40.
Reset(E0)
Vamos determinar quais transies desativam a etapa 0. Verificamos que isso ocorre tanto na transio da etapa 0 para a 1 quanto na transio da etapa 0 para a 3.
Figura 11.30 - Implementao ResetE0).
As Figuras 11.31 a 11.36 ilustram os demais passos de ativao e desa tivao das etapas.
Figura 11.31 - Set(E1).
312
Figura 11.32 - Reset(E1) e Set(E2).
Figura 11.33 - Reset(E2).
Figura 11.34 - Set(E ).

3
Figura 11.35 - Reset(E3) e Set(E4).
Figura 11.36 - Reset(E4).
IV. Aes
A Figura 11.37 mostra a ativao das aes associadas s etapas.
Figura 11.37 - Codificao das aes associadas s etapas.
313
11.5.4 Exemplo 3 - seqncias com convergncia e divergncia "E" (paralelismo)

Considere o seguinte sistema, constitudo pelos carros C1 e C2.
Figura 11.38 - Carrinhos com partida simultnea.
Quando o operador der ordem de partida (boto p), se os carros C1 e C2 encontrarem-se simultaneamente nas suas posies de repouso (postos a1 e a2), devem se deslocar nos sentidos direito (D) e esquerdo (E), entre os postos a1 e b1 para C1 e a2 e b2 para C2. Os dois carros efetuam o movimento a-b-a.
Figura 11.39 - Grafcet nvel 1 (descritivo).
314
2- passo - criao das tabelas de associao

Nvel comportamental P al a2 b1 b2 Nvel tecnolgico I1 I2 I3 I4 I5 Descrio Boto de partida Sensor de posio a1 Sensor de posio a2 Sensor de posio b1 Sensor de posio b2
Tabela 11.11 - Receptividades (entradas).
A prxima tabela a ser criada a das transies.

Nvel comportamental T1 T13 T24 T35 T46 T2 Nvel tecnolgico M3 M4 M5 M6 M7 M8 Descrio Transio inicial Transio entre as etapas 1 e 3 Transio entre as etapas 2 e 4 Transio entre as etapas 3 e 5 Transio entre as etapas 4 e 6 Transio para a etapa inicial
Tabela 11.12 - Transies.
Nvel comportamental E0 E1 E2 E3 E4 E5 E6
Nvel tecnolgico M9 MA MB MC MD ME MF
Descrio Etapa 0 Etapa 1 Etapa 2 Etapa 3 Etapa 4 Etapa 5 Etapa 6
Tabela 11.13 - Etapas.
315
Nvel comportamental C1 -Direita C1-Esquerda C2-Direita C2-Esquerda
Nvel tecnolgico Q1 Q2 Q3 Q4
Descrio Motor carro para direita C1 Motor carro para esquerda C1 Motor carro para direita C2 Motor carro para esquerda C2
Tabela 11.14 - Aes (sadas).
Figura 11.40 - Grafcet nvel 2 (tecnolgico).
4o passo - criao do programa Ladder Ativao da etapa inicial: mediante o bit de incio de varredura (first
scan), esse bloco s ser executado uma vez.
Figura 11.41 - Implementao do first scan.
316
Deteco de bordas: (no existem aes impulsionais neste exemplo). Transies: o clculo das transies baseado no estado atual e nas re
ceptividades.
Nvel comportamental T1 = E0 . p . a1 . a2 T13 = E1 .b1 T2 4 = E2 . b2 T35 = E3 . al T4 6 = E4 . a2 T2 = E5 . E6 Nvel tecnolgico M3 = M9 . I1 . I2 . I3 M4 = MA . I4 M5 = MB . I5 M6 = MC . I2 M7 = MD . I3 M8 = ME . MF
Tabela 11.15 - Equaes para as transies.
Figura 11.42 - Implementao das transies.
317
Etapas: desativao/ativao das etapas anteriores/posteriores s transi

es disparadas.
Etapas Nvel 1 Nvel 2 Nvel 1 Transies Nvel 2
Set E0 Reset E0 Set E1 Reset E1 Set E2 Reset E2 Set E3 Reset E3 Set E4 Reset E4 Set E5 Reset E5 Set E6 Reset E6
Set M9 Reset M9 Set MA Reset MA Set MB Reset MB Set MC Reset MC Set MD Reset MD Set ME Reset ME Set MF Reset MF
First scan + T2 T1 T1 T13 T1 T24 T13 T35 T24 T46 T35 T2 T46 T2
M1 + M8 M3 M3 M4 M3 M5 M4 M6 M5 M7 M6 M8 M7 M8
Tabela 11.16- Ativao e desativao das etapas.
Figura 11.43 - Implementao das etapas.
319
Aes: ativao das aes associadas s etapas.
Figura 11.44 - Implementao das aes.

1. Modele em Grafcet o exerccio 1 do captulo 10 e converta em linguagem Ladder. Modele em Grafcet o exerccio 2 do captulo 10 e converta em linguagem Ladder. Modele em Grafcet o exerccio 3 do captulo 10 e converta em linguagem Ladder. Um dispositivo efetua a transferncia de peas sobre duas plataformas diferentes, como mostra a figura seguinte. Quando uma pea chega diante do sensor ptico (S1), este a identifica e um posicionador 1, que est situado per pendicularmente, transfere-a para a plataforma 2. Depois que o posicionador 1 recua, o posicionador 2 acionado e transfere a pea para a plataforma 2 . Quando terminar de recuar, um novo ciclo iniciado. Os sensores SP1R, SP2R, SP1 A e SP2A indicam as posies de recuo e avano dos posicionadores 1 e 2 .
2.
3. 4.
Figura 11.45 - Transferncia de peas.
320
5. Um homogeneizador industrial efetua as seguintes operaes:

Quando a chave incio pressionada, a vlvula V1 abre e a matria-prima, em forma lquida, comea a encher o tanque. Quando o lquido atingir o sensor de nvel alto SNA, fecha-se a vlvula V1 e inicia-se o processo de homogeneizao, acionando o motor do mis turador (MIST1) por dez segundos. Aps transcorrido esse tempo, abre-se a vlvula de sada V2 at que o nvel do tanque esteja abaixo do sensor de nvel baixo SNB. Esse ciclo deve ser repetido trs vezes, devendo a operao ser reiniciada quando for pressionado novamente o boto liga.
V1
6.
A parte eltrica da mquina seguinte constituda de dois motores (MA, MB), um boto de presso (m), dois sensores de fim de curso (a, b) e dois sensores SPA e SPR que indicam se o pisto V est recuado ou avanado. O motor MB est diretamente acoplado broca. MA um motor com dois sentidos de rotao e destina-se a movimentar verticalmente a broca. O movimento ascendente da coluna obtido ativando MAa. Quando se liga MAd, a coluna desce.
321
O funcionamento o seguinte:
A pea a furar colocada no posto de carga. Logo que o operador acione o boto de presso m, o pisto V ativado, deslocando a pea para a posio de furao. Assim deve-se realizar a operao de furao da pea, com um movi mento descendente da broca at atingir o fim de curso b, de onde a furadeira deve retornar ao seu estado inicial de repouso e desligar a broca e, na seqn cia, retirar a pea por meio do recuo do pisto V. Desenvolva a modelagem deste sistema atravs do Grafcet e implemente em linguagem Ladder.
Figura 11.47
7.
Um processo industrial de aquecimento mostrado na figura seguinte.
Figura 11.48 - Processo industrial de aquecimento.
preciso: a) b) c) Encher o tanque com matria-prima at certo nvel. Aps ser atingido o nvel, aquecer o contedo do tanque at uma certa tem peratura com uso de vapor ao mesmo tempo em que agita o contedo. Dar vazo matria aquecida.
322
A operao descrita anteriormente executada nesta seqncia: a) b) c) d) e) Pressionando o boto de liga (do tipo NA) inicia-se o processo. Abrir a vlvula "V1" para que a matria-prima chegue ao tanque. Fechar "V1" quando a matria-prima atingir certo nvel marcado pelo indicador "LS". Abrir a vlvula "V2" para aquecimento com passagem de vapor pelo tubo e ligar o motor "M", fazendo girar o homogeneizador para agitar a matria. Quando a temperatura atingir um certo valor, o termostato "TSH" fecha seu contato e deve interromper a passagem de vapor, fechando "V2", e parar a agitao, desligando o motor "M". Dar vazo matria aquecida ligando a vlvula V3 por dez segundos. O ciclo reiniciado automaticamente a menos que se pressione o boto desliga, quando ento o processo encerrado.
f) g)
8.
Com base no processo seguinte, elabore e implemente o diagrama correspon dente em Grafcet.
Estamparia
Figura 11.49 - Estamparia.
Operao: a) b) c) d) Inicialmente a mquina est inativa. Para que o processo tenha incio, o operador deve pressionar um boto LIGA (contato momentneo). A esteira se move at que uma pea seja detectada por um sensor ptico, quando ento pra. Uma garra avana em direo pea para prens-la (existe um sensor fim de curso FCGA que indica que a garra j avanou o suficiente).
323
e)
A prensa abaixa e estampa a pea por cinco segundos (existem dois sensores fim de curso, sendo um para a posio superior (FCPS) e outro para a inferior (FCPI) respectivamente). A garra movimenta-se no sentido para fora da esteira, soltando a pea (existe um sensor fim de curso FCGR que indica que a garra j voltou ao estado inicial). A esteira volta a se movimentar e repete o processo at que sejam con tadas cinco peas por um sensor capacitivo SC, quando ento o processo termina e preciso pressionar o boto LIGA novamente para iniciar um novo ciclo.
f)
g)
9.
Para o processo de queima de um gs, a prxima seqncia deve ser realizada:
Figura 11.50 - Queimador de gs.
a) b) c) d)
Ao pressionar o boto liga, se no existir uma chama acesa, a seqncia ter incio. Energizar o motor do ventilador de ar. Depois que o fluxo de ar for estabelecido (indicao do sensor de fluxo), deve-se esperar 20 segundos. Abrir a vlvula piloto do gs e iniciar a ignio. Aguardar dois segundos, parar o ignitor e fechar a vlvula piloto. Se existir chama (verificada pelo detector de chama), abrir a vlvula prin cipal de gs que continuar ligada enquanto o boto desliga no for pres sionado. Se no existir chama ou ela se apagar durante o funcionamento, deve-se fechar a vlvula principal de gs e acionar um alarme de "falta de chama" que permanecer ligado enquanto um boto rearme no for pressionado. Depois de pressionado o boto desliga ou o boto reinicio, o motor do ventilador deve continuar funcionando por mais 30 segundos para elimi nar algum gs remanescente de queima incompleta.
e)
f)
324
Apndice
Utilizao do Software Zelio Soft 2
Para melhorar o aprendizado dos contedos ministrados no livro, foi utilizado o software de edio de diagramas Zelio Soft 2 de propriedade da Schneider Electric. Ele foi escolhido devido facilidade de uso, idioma disponvel em portugus (Portugal), por ser gratuito, conter as principais linguagens de progra mao utilizadas no livro (Ladder, SFC e blocos) e tambm possuir simulador. O software pode ser obtido no endereo: www.schneider-electric.com.br Entrar no item Downloads > Produtos e servios, selecionar a categoria Mdulo lgico programvel - Zelio Logic e selecionar "Assunto: Mdulo
Lgico Programvel - Software Zelio Logic1 V4.2".

Para fazer o download do software, primeiramente necessrio um cadastro na pgina da Schneider Electric e efetuar login.
Aps ter sido obtido e instalado, preciso iniciar o software Zelio Soft 2, como ilustra a Figura A .1.
Figura A.1 - Iniciar o soffware Zelio Soft 2.
Aps abrir o software aparece a tela da Figura A.2. Deve-se ento clicar no cone "Criar um novo programa" para o incio de um novo software. Na tela
1O
software Zelio Logic estava disponvel na data do lanamento do livro.
Apndice A - Utilizao do Software Zelio Soft 2
325
seguinte feita a escolha do mdulo a ser usado. Os aspectos que diferem os mdulos so: tipo de fonte de alimentao (CC ou CA), nmero de entradas e sadas, tipos de entrada (analgicas ou digitais), display, entre outros. Para o estudo recomenda-se utilizar o mdulo indicado na Figura A.3.
Figura A.2 - Criao de um programa no software Zelio Soft 2.
Figura A.3 - Escolha do mdulo Zelio Logic.
A janela a seguir permite utilizar expanses de entradas e sadas. Para efeito de estudo vamos trabalhar sem expanses, como ilustra a Figura A.4. Na prxima janela escolhida a linguagem de programao. possvel trabalhar com dois tipos de linguagem: Ladder ou FBD (blocos), como mostra a Figura A.5.
Ftgura A.4 - Expanses possveis para o modulo Zelio Logic.
Figura A.5 - Escolha da linguagem de programao no software Zelio Soft.
326
A linguagem SFC est contida na mesma rea da linguagem de blocos (FBD) no Zelio Soft.
A.1 Utilizao da linguagem Ladder

A partir da tela da Figura A.5 seleciona-se. pelo cone, a linguagem de programao Ladder. Como resultado temos a tela da Figura A.6 . O mdulo lgico possui diversas funes, sendo as mais utilizadas as entradas, memrias internas, sadas, temporizadores e contadores, conforme a Figura A.6 .
Figura A.6 - Programao Ladder para o software Zelio Logic.
Para entendermos melhor o funcionamento do software, vamos mostrar o exemplo da simulao do circuito chave liga/desliga com contato selo. Para implement-lo, primeiramente deve ser feito o endereamento de entra das digitais, Figura A.7. Procedimento similar deve ser feito com a sada (Q). O software Zelio Logic possui diversos tipos de bobinas. Escolha a bobina do tipo contator, como ilustra a Figura A.8 .
327
Figura A.7 - Endereamento de entradas digitais.
Figura A.8 - Endereamento de sada no software Zelio Soft.
Aps ser feito o endereamento, inicia-se a montagem do diagrama Ladder arrastando os elementos para o software. O resultado final encontra-se na Figura A.9. Uma caracterstica muito importante a possibilidade de simulao do
software antes da implementao, que fundamental para verificao de erros
antes da sua aplicao em uma automao de processos.
328
Figura A.9 - Programa final no software Zelio Logic.
Para efetuar a simulao, deve-se clicar no cone relativo simulao no canto superior direito, mostrado na Figura A. 10. Aps clicar nesse cone, o programa entra no ambiente de simulao no qual podemos comprovar se o software elabo rado est correto.
Figura A.10 - Simulao do software no Zelio Logic.
Para iniciar a simulao, devemos primeiramente colocar o software em modo "Run", pressionando o cone no canto superior direito. Para simular entradas digi tais e verificar o status das sadas digitais, devemos clicar nos respectivos cones na
329
barra de ferramentas na parte inferior da tela. Desta forma, para simular as entra das digitais, basta clicar na respectiva entrada e verificar o comportamento na sada, conforme Figura A. 10. Um item importante a ser verificado a mudana das cores a partir do mo mento em que uma sada acionada ou uma entrada simulada.
A.2 Temporizadores e contadores

Uma das funes mais utilizadas em CLPs inclui temporizadores e contadores. Na Figura A. 11 temos a representao de um temporizador no software Zelio Soft 2. A funo temporizador constituda das seguintes partes:
Contatos auxiliares: podem ser NA ou NF que sero comutados aps

transcorrido um determinado tempo de acordo com o temporizador uti lizado.
Temporizador: deve ser colocado na coluna de bobinas do software. Com um duplo-clique pode-se escolher o tempo de contagem, bem como o temporizador a ser utilizado.
Reset: serve para zerar o temporizador e deve ser colocado na coluna destinada s bobinas. Quando esse item receber um pulso, o temporizador vai zerar o tempo acumulado.
Figura A. 11 - Elementos constituintes do temporizador no Zelio Soft.
330
A funo contador constituda dos seguintes itens:
Contatos auxiliares: podem ser NA ou NF que sero comutados aps a contagem atingir um determinado valor parametrizado (preset).
Contador: deve ser colocado na coluna de bobinas do software. Com

um duplo-clique pode-se escolher o nmero de contagem e parametrizar o contador.
Reset: serve para zerar o contador e deve ser colocado na coluna

destinada s bobinas. Quando esse item receber um pulso, o contador vai zerar o tempo acumulado.
Decrementa contagem: decrementa a contagem, ou seja, quando essa bobina energizada, faz a contagem no sentido decrescente. Esse item tambm deve ser colocado na coluna destinada s bobinas.
A Figura A. 12 mostra as partes constituintes dos contadores.
Figura A. 12 - Elementos constituintes do contador no Zelio Soft.
A.3 Diagrama de blocos (FBD)

Tambm pode ser escolhido o modo de programao em diagrama de blocos (FBD) ao iniciar um novo programa. Essa interface exibida na Figura A. 13. No canto inferior direito da interface esto os elementos que podem ser utilizados na confeco do software:
Entradas (IN): nesse item esto os tipos de entrada, que sero colocados
em sua respectiva rea do editor.
331
Blocos de funo (FBD): esto alocados os blocos que podem ser utilizados para a confeco do software, como, por exemplo, contadores, temporizadores, comparadores, entre outros. SFC: nesse item esto os elementos que podem ser utilizados para a
elaborao de um software utilizando a linguagem SFC.
Portas lgicas (Logic): esto colocadas as portas lgicas (AND, OR,

NOT etc.).
Sadas (OUT): aqui esto os tipos de sada, que sero colocados em sua respectiva rea no editor.
Figura A. 13 - Tela de edio de diagramas de bloco no Zelio Soft.
A idia deste apndice mostrar as funes bsicas do software Zelio Logic. Para maiores detalhes deve ser considerada a ajuda do programa, que descreve as funes com bastante clareza e est em portugus (Portugal).
332
Apndice
Sistemas de Numerao
A representao da informao consiste sempre em uma materializao fsica capaz de, temporria ou permanentemente, registrar a informao pretendida. Enquanto os humanos podem reconhecer informaes atravs de imagens, letras, gestos, sinais luminosos, os computadores processam e armazenam as infor maes apenas em dois estados. Os valores convencionais para os dois estados 1 = ON = VERDADEIRO 0 = OFF = FALSO
informao contida em uma varivel que s pode assumir dois estados d-se o nome de BIT, abreviatura de BInary digiT, unidade elementar de informao utilizada pelos computadores. A representao de informao pode ser vista como um agrupamento de bits. Ao agrupamento de oito bits d-se o nome de BYTE. Cada byte pode repre sentar 256 informaes diferentes (28). Ao agrupamento de 16 bits d-se o nome de palavra, tambm conhecida por WORD, seu nome original na lngua inglesa. O tamanho da palavra pode variar conforme o processador utilizado. Pode ser de 16 bits, 32 bits ou 64 bits. Para os CLPs padroniza-se o tamanho de uma palavra de 16 bits. Neste caso uma palavra pode representar 65536 informaes diferentes (216). Tambm podem ser utilizadas palavras duplas (double word) de 32 bits. No sistema posicionai de numerao cada dgito tem associados dois valores, sendo o seu valor intrnseco, ou seja, o valor do dgito, e o seu peso correspon dente, dependendo da posio que ocupa no conjunto de dgitos, como ilustra a Figura B.1.
Apndice B - Sistemas de Numerao
333
Figura B.1 - Sistema posicionai.
Para o clculo desse peso consideram-se os seguintes parmetros:
Base: nmero mximo de smbolos que podem ser utilizados para codi ficar a informao. Um sistema de base n admite n smbolos diferentes: 0, 1, 2, ..., n -1. Por exemplo, o sistema decimal admite dez dgitos diferentes (de 0 a 9). Peso: representao da posio relativa do smbolo no conjunto das posi
es, variando a partir da primeira posio da direita (a menos significa tiva), aumentando uma unidade por cada posio sucessivamente mais esquerda.
B.1
Sistema decimal
A codificao de nmeros no sistema decimal utiliza combinaes de dez dgitos, compreendidos entre 0 e 9. Por esta razo, o peso de cada dgito dentro da palavra dado em funo de potncias de 10. A decomposio de um nmero decimal possvel, multiplicando o valor intrnseco de cada posio pelo seu peso e somando os produtos obtidos. Isso ilustrado na Figura B.2.
B.2 Sistema binrio

Utiliza apenas dois dgitos para codificar a informao, 0 e 1. Esse sistema utilizado internamente nos sistemas computacionais para o processamento das informaes.
334
A representao de qualquer nmero no sistema binrio composta de uma seqncia de bits, em que o peso de cada dgito dado em funo de potncias de 2 (2n), uma vez que o sistema binrio s admite dois dgitos. A Figura B.3 mostra um exemplo do nmero 1101 (em binrio) decomposto para encontrar o seu valor equivalente no sistema decimal (no caso, 13).
Figura B.3 - Sistema binrio.
B.3 Sistema hexadecimal

Admite 16 dgitos, os algarismos de 0 a 9 mais as letras de A a F. Os dgitos de A a F correspondem aos nmeros decimais de 10 a 15 respectivamente. Em uma palavra do sistema hexadecimal, o peso de cada dgito funo de potncias de 16. Esse sistema de numerao bastante utilizado, pois preciso lembrar-se de que uma palavra composta por 16 bits. Alm disso, a sua utilizao na co dificao de dgitos binrios (dispostos em grupos de 4) torna simples a interpre tao e a leitura da informao. A Figura B.4 mostra um exemplo de decompo sio do nmero 1B30 (em hexadecimal) no seu valor correspondente em decimal (neste caso, 6920).
Figura B.4 - Sistema hexadecimal.
A Tabela B.1 apresenta a codificao de informao utilizando os sistemas de numerao decimal, hexadecimal e binrio.
335
Decimal 0 1 2 3 8 9 10 11 14 15
Hexadecimal 0 1 2 3 8 9 A B E F
Binrio 0000 0001 0010 0011 1000 1001 1010 1011 1110 1111
Tabela B.1- Sistemas de numerao decimal, hexadecimal e binrio.
B.4 Converso de bases

Devido existncia e utilizao de vrios sistemas de numerao, so neces srios mtodos ou regras que tornem possvel a converso de nmeros de uma base em outra qualquer.
B.4.1 Converso de decimal em outra base

Para efetuar a converso do sistema decimal em um sistema diferente, utiliza-se o mtodo das divises sucessivas, o qual consiste em dividir, sucessivamente, o nmero decimal pela base de converso (2 no sistema binrio e 16 no sistema hexadecimal). Os restos das divises, mais o ltimo quociente, so utilizados para formar o dgito equivalente na outra base. Exemplo: Converter o valor decimal 28 na base binria. A soluo encontra-se na Figura B.5.
Figura B.5 - Converso de decimal em binrio.
336
B.4.2 Converso de outra base em decimal

Para converter qualquer base em decimal, basta utilizar o mtodo das multipli caes sucessivas, ou seja, multiplicar o valor intrnseco de cada posio pelo seu peso e somar todos os produtos obtidos. Dado um nmero qualquer, em uma base qualquer: an an-1 an-2 ... a1 a0 , a-1 a-2 ... possvel determinar o valor decimal desse nmero, aplicando a seguinte expresso: an xbn +an-1xbn-1 +...+a1xb1 +a0 xb0 +a-1 xb-1 +a-2 xb-2 +... Sendo b a base a que o nmero pertence.
Exemplo 1: Qual o valor equivalente, em decimal, do nmero 1101(2) (em que (2) significa sistema binrio)?
Neste caso, a base igual a 2 porque o nmero est no sistema binrio. Ento, 1101(2) = 1x23 + 1 x 2
2
0 x 2 1 + 1 x 2 0 = 8 + 4 + 0 + 1 = 13(10).
Exemplo 2: Qual o valor equivalente, em decimal, do nmero 1FF(16)?

Neste caso, como se trata do sistema hexadecimal, a base 16. Ento, 1FF(16) = 1 x 162+ 15 x 161 + 15 x 160 = 256 + 240 + 15 = 511(10).
B.5 Sistemas de codificao avanados

Os sistemas descritos anteriormente so os mais comuns na codificao de informao. No entanto, existem outros sistemas de codificao mais especficos que no utilizam o sistema posicionai, mas so tambm de elevada importncia na codificao da informao.
B.5.1 Binary Coded Decimal (BCD)

O BCD uma codificao em que cada um dos dgitos decimais que compem o nmero codificado como nmero binrio de 4 bits. Por exemplo, os dgitos 3 e 9 so codificados em BCD por: 3 => 0011 9 => 1001
337
O nmero 39 codificado em BCD por: 39 => 0011 1001
Na Tabela B.2 so ilustrados os cdigos BCD de alguns nmeros decimais.

Decimal 0 1 2 3 4 5 6 7 8 9 10 11 BCD 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 0001 0000 0001 0001
Tabela B.2 - Equivalncia do cdigo BCD de nmeros decimais.
B.5.2 Cdigo Gray

O cdigo Gray um tipo de codifi cao binria com a particularidade de a transio de um nmero para o pr ximo requerer a mudana de apenas um dgito. A Tabela B.3 exibe a obten o do cdigo Gray a partir de nme ros decimais. A sua aplicao tpica ocorre em sistemas de codificao de posio ('encoders) e na distribuio das clulas dos mapas de Karnaugh.
Decimal
Cdigo Gray
0 1 2 3 4 5 6 7 8 9
0000 0001 0011 0010 0110 0111 0101 0100 1100 1101
Tabela B.3 - Equivalncia de nmeros decimais e cdigo Gray
338
Referncias Bibliogrficas
ALLEN-BRADLEY. Micrologix 1000 Programmable Controllers, User Manual, s.l, 2006. BABB, M. IEC 1131-3: A Standard Programming Resource for PLCs. Control Engineering, pg. 45-49, March 1996. BLANCHARD, M. Comprendre, maitriser et appliquer le Grafcet. Toulouse: Cepadues, 1979. BOLTON, W. Programmable Logic Controllers. Oxford: Elsevier-Newnes, 2006. BRYAN, L.A. Programmable controllers: Theory and implementation. 2 ed. Atlanta: An Industrial Text, 1997. CEI/IEC - COMISSO ELECTROTCNICA INTERNACIONAL. Programmable Controllers: Part 3: Programming Languages. First edition. International Standard IEC 1131-3, 1993. DAVID, R.; ALLA H. Du Grafcet aux rseaux de Petri. Paris: Hermes, 1989. DAVID, R. Grafcet: A powerful Tool for Specification of Logic Controllers. IEEE Transactions on Control Systems Technology, vol. 3, n. 3, setembro de 1995. FESTO DIDACTIC. Programmable logic controllers Basic level TP301: Textbook. Germany: Denkendorf, 2002. FRANCHI, C.M. Acionamentos Eltricos. 3 ed. So Paulo: rica, 2008. GE FANUC. Series 90-30/20/Micro Programmable Controllers: Reference
Manual, 1998.
HACKWORTH, J.R.; HACKWORTH, F.D. Jr. Programmable Logic Controllers: Programming Methods and Applications. Asia: Prentice-Hall, 2003. INDEL. Indel Indstria Eletrnica ICP-24R. Disponvel em: http: //www. indel .com.br/eletronica/pt/index. php?u=icp. php, acessado em 26/03/2008. JACK, H. Automating Manufacturing Systems with PLCs, v. 4.6. Disponvel em http://claymore.engineer.gvsu.edu/~jackh/books.html, acessado em 20/02/2008. JOHN, K.H.; TIEGELKAMP, M IEC 61131-3: Programming Industrial Automation Systems. Berlin: Springer-Verlag, 2001. KUPHALDT, T.R. Lessons In Electric Circuits. V. IV, Digital Fourth Edition. Disponvel em: http://openbookproject.net/electricCircuits/.
Referncias Bibliogrficas
339
LAMPRIRE-COUFFIN S. et al Formal Validation of PLC Programs: a suruey, ECC99: European Control Conference, 1999. LECOCQ, H. Programmable Logic Controllers Handbook of Manufacturing Automation and Integration, Ch VII. 11, p. 805-821, 1989. LEWIS, R. Programming industrial control systems using IEC 1131-3, Control Engineering Series 50, p. 28, 1998. MELORE, P. Your Personal PLC Tutorial Ed. by P. Melore, 1997.
Melsec FX Family Programmable Logic Controlers Beginners Manual.

Disponvel em: http://mitsubishi-automation-resource-mirror.de/resources/manuals/ 166388.pdf, acessado em 26/03/2008. MINTCHELL, G. PCs Power Programming Tools, Control Engineering, Jan/Feb p. 48-55, 1999. PARR, E.A. Programmable Controllers An engineers guide. Third edition. OXFORD: Newnes, 2003. PLC Open. Disponvel em: http://www.plcopen.org, acessado 12/10/2007. ROCKWELL AUTOMATION. Fundamental of Sensing. USA: novembro de 1999. ROUSSEL, J.; LAMPRIRE-COUFFIN, S.; LESAGE, J. IEC 60848 ET IEC61131-3: deux norms complmentaires. Joume dtudes Nouvelles perces dans les
langages pour lautomatique.

SCNHEIDER ELETRIC. Zelio Logic Tutorial. Disponvel em: http://www.schneider-electric.fi/Downloads/PDF/Zelio/Zelio Soft start up guide EN.pdf.
______ . Zelio Logic Start up. Disponvel em:

http://www.schneider-electric.fi/Downloads/PDF/Zelio/Zelio Soft start up guide EN.pdf. SIEMENS. Ladder Logic (LAD) for S7-300 and S7-400 Programming Reference manual Germany: Siemens. 1998.
______ . S7-200 Starter Kit. Germany: Siemens, 1999. ______ . El S7-200 en una hora. Germany: Siemens, 1999. ______ . Microsistema SIMATIC S7-200: El S7-200 en dos horas. Germany:
Siemens, 2000.
______ . S7-200 Programmable Controller System Manual. Germany:

Siemens, 08/2005.
______ . STEP2000: Basics of PLCs. Germany: Siemens, 2000.

SILVA, F.B.S. Curso de Controladores Lgicos Programveis. Rio de Janeiro: LEE-UERJ, 1998.
340
Marcas Registradas
Zelio Logic, Modicon Quantum e Zelio Soft so marcas registradas da Schneider Electric Ltda. MicroWin, S7-200, S7-300 e Step 7 so marcas registradas da Siemens. Micrologix, SLC 500 e RSLogix500 so marcas registradas da Allen-Bradley. ICP - 24 R e MastProg so marcas registradas da Indel Eletrnica Ltda. Srie 90 marca registrada da GE Fanuc. IPC PS1 marca registrada da Festo. As marcas comerciais, nomes comerciais, nomes de produtos e logotipos de ter ceiros includos neste livro pertencem aos seus respectivos proprietrios.
Marcas Registradas
341
Glossrio
A/D. Veja conversor analgico/digital. Ao. Instruo de sada associada a etapas de um Grafcet ou SFC. Algoritmo. Descrio do comportamento de um sistema atravs de uma seqncia de instrues. Analgico(a). Sinal que possui caracterstica de valores contnuos entre dois intervalos. And. Operao lgica entre duas ou mais variveis cujo resultado verdadeiro somente se todas as variveis de entrada tambm forem. Aplicao. Uso de rotinas baseadas em microprocessadores ou microcontroladores para uma tarefa especfica. ASCII. Cdigo binrio utilizado para representar caracteres alfanumricos, numricos, pontuaes e de controle. Assncrono. Operaes que ocorrem sem sinal de sincronismo externo. Atuador. Dispositivo que tem a finalidade de acionar algum dispositivo eltrico, pneu mtico ou hidrulico.
Base de tempo. Unidade de tempo gerada pelo sistema para instrues de temporizao. Valores tpicos so 0,01 s, 0,1 s e 1,0 s. Baud. Unidade de medida relativa velocidade de transmisso/recepo de dados. Usual mente 1 baud = 1 bit/s.
BCD. Binary Coded to Decimal.
Biestvel. Tambm conhecido como Flip-Flop. tem por caracterstica memorizar o ltimo estado ativado de dois possveis. Binrio. Sistema de numerao que utiliza apenas dois dgitos: 0 e 1. Bit. Abreviao das palavras inglesas BInary DigiT. a unidade bsica de informao de um sistema binrio. Borda de descida. Instante em que uma varivel binria muda de 1 para 0. Borda de subida. Instante em que uma varivel binria muda de 0 para 1. Byte. Grupo de 8 bits.
CA. Corrente alternada. CC. Corrente contnua. Cl. Circuito integrado.
342
Clock. Palavra inglesa equivalente a relgio, em portugus. um sinal utilizado como referncia para sincronismo de unidades eletrnicas.
CLP. Controlador lgico programvel. Coletor aberto. Sada que pode fornecer um dos estados em nvel lgico 0 e o outro
flutuante.
Contador. Elemento responsvel por detectar e contar eventos ocorridos. Contato NA. Contato normalmente aberto, ou seja, em repouso no permite a passagem
de energia.
Contato NF. Contato normalmente fechado, ou seja, em repouso permite a passagem de

energia.
Contato. Elemento que permite ou no a passagem de energia. Contator. Elemento semelhante a um rel, utilizado tipicamente para acionamentos
eltricos.
Conversor analgico/digital. Dispositivo que transforma sinais analgicos em nmeros

binrios que podem ser utilizados por sistemas microprocessados.
Debouncing. Remoo de rudos de um contato eletromecnico. Decremento. Diminuio de uma unidade do valor atual de um contador. Digital. Varivel que admite apenas dois estados: 1 ou 0. O mesmo que binrio. Diodo (retificador). Dispositivo eletrnico utilizado para converter corrente alternada em
corrente contnua. Display. Mostra informaes em uma tela.
E/S. Entradas ou sadas. Equivalente a 1/0 (Input/Output) da lngua inglesa. Endereo. (1) A localizao de uma posio na memria de um sistema computacional onde uma determinada informao armazenada. (2 ) O valor alfanumrico utilizado para
identificar uma posio especfica em que est ligado um elemento de E/S.
Entrada. Designao para a informao enviada para processamento em um computador. Estado slido. Nome genrico para designar circuitos integrados, transistores, diodos
etc., sem a utilizao de qualquer elemento eletromecnico.
Etapa. (1) Corresponde a um estado de determinado sistema discreto. (2) Um dos ele
mentos bsicos do Grafcet ou da linguagem SFC.
FBD (Function Block Diagram). Linguagem grfica representada por blocos funcionais. F1FO (First Input First Output). O primeiro elemento armazenado em uma pilha vai
ser o primeiro a ser retirado.
Glossrio
343
Firmware. Programa gravado em uma memria no-voltil de um sistema microcontrolado/microprocessado responsvel por controlar o funcionamento do equipamento.
Flip-flop. Veja biestvel. Fotoacoplador. Dispositivo composto por um LED transmissor em um dos lados e por
um receptor sensvel radiao luminosa no outro, que garante isolamento galvnico entre 0 receptor e o transmissor.
Fotodiodo. Diodo normalmente polarizado reversamente, cuja conduo proporcional

radiao luminosa que recebe.
Fototransistor. Transistor que conduz proporcionalmente a quantidade de radiao

luminosa recebida.
Gibibyte. Equivalente a 230 bytes. Gigabyte. Equivalente a 106 unidades. 1 GB eqivale a 1.000.000 bytes. Grafcet. Mtodo grfico de modelagem utilizado para descrever o comportamento lgico
do seqenciamento grfico de funes. Gray (cdigo de). Cdigo que tem como caracterstica a variao de apenas um dgito binrio entre dois elementos consecutivos. normalmente utilizado em codificadores (encoders).
Hardware. Conjunto de dispositivos fsicos interdependentes que compem um equi

pamento.
1
I/O (Input/Output). Veja E/S. IEC (International Electrotechnical Commission). Comisso Eletrotcnica
Internacional.
IEEE (Institute of Electrical and Electronic Engineers). Instituto de Engenheiros

Eletricistas e Eletrnicos.
IHM. Interface Homem/Mquina. IL (Instruction List). Lista de Instrues. Uma das cinco linguagens de programao
para CLPs especificadas pela norma IEC 61131-3.
Implementao. A fase do ciclo de vida de um software (programa computacional,

documentao e dados) no contexto de um sistema de informao, que corresponde elaborao e preparao dos mdulos necessrios sua execuo.
Implementar. Significa desenvolver as aes necessrias para concretizar um projeto. Instruo. Comando enviado a um sistema computacional para que este realize uma
tarefa especfica.
344
Interface de entrada analgica. Circuito de entrada que utiliza um conversor analgico/digital para converter um sinal contnuo, fornecido por um dispositivo analgico, em um valor digital que pode ser utilizado pelo processador. Interface de sada analgica. Circuito de sada que utiliza um conversor digital/ analgico para converter os valores digitais produzidos pelo sistema computacional em um valor analgico reconhecido pelo dispositivo a ela conectado. Interface. Circuito eletrnico que permite a comunicao entre a CPU e os dispositivos perifricos. Intertravamento. Lgica responsvel por permitir ou no o acionamento de um deter
minado dispositivo, dependendo do estado de outro.
K Kibibyte. Equivalente a 1.024 bytes. Seu smbolo KiB (O K maisculo). Kilo. Prefixo indicativo de 1.000 unidades. Seu smbolo k (minsculo). Kilobyte. Equivalente a 1.000 bytes. Seu smbolo KB.
Ladder. Veja linguagem Ladder. LAN (Local Area Network). Rede local. LED. Diodo emissor de luz. Linguagem Assembly. Tambm conhecida como linguagem de mquina. Linguagem de
programao simblica que pode ser utilizada para enviar instrues diretamente a um processador ou microcontrolador.
Linguagem de programao. Conjunto de regras que define sintaticamente as ins

trues vlidas.
Linguagem Ladder. Linguagem baseada em contatos eltricos e bobinas. uma das linguagens grficas especificadas na norma IEC 61131-3.
Mebibyte. Equivalente a 2020 bytes (210)2. Seu smbolo MiB. Mega. Prefixo equivalente a 106 unidades. Seu prefixo M. Megabyte. Equivalente a 1 milho de bytes. Seu smbolo MB. Memria de aplicao. Uma das partes do sistema de memria responsvel por arma
zenar um programa aplicativo e seus dados associados.
Memria. Dispositivo eletrnico responsvel pelo armazenamento de informaes. Microcontrolador. Dispositivo eletrnico que inclui uma unidade de processamento,
memrias, interfaces de comunicao e outras em um nico circuito integrado. Microprocessador. Elemento com capacidade computacional para processar instrues aritmticas e funes lgicas.
Glossrio
345
Mnemnico. Nome reservado de uma famlia de cdigos operacionais que realizam tarefas
semelhantes em um processador.
Mdulo de entrada de termopar. Mdulo que amplifica, digitaliza e converte um sinal de entrada proveniente de um termopar em um sinal digital equivalente temperatura lida. Monoestvel. Um pulso de breve durao na entrada de um monoestvel faz com que
este gere um pulso de durao maior na sada.
NA. Normalmente aberto. No-voltil. Memria que retm o seu contedo mesmo na ausncia de alimentao
externa.
NF. Normalmente fechado. NPN (sensor). (1) Tambm conhecido como sensor do tipo dreno (sink). Caracteriza-se
por enviar um nvel lgico 0 quando o sensor detecta algo. (2) Um dos tipos de transistor bipolar.
OFF. Desligado. Off-line. Fora de operao. ON. Ligado. On-line. Em operao. Output. Palavra inglesa equivalente sada.
Palavra (word). Veja Word. Planta. Ambiente industrial, processo industrial que se deseja controlar. PLC (Programmable Logic Controller). O mesmo que CLP. PNP (sensor). (1) Tambm conhecido como sensor do tipo fonte (source). Caracteriza-se
por enviar um nvel lgico 1 quando o sensor detecta algo. (2) Um dos tipos de transistor bipolar.
Pressostato. Dispositivo que abre ou fecha um contato eltrico ao ser atingida uma determinada presso. Programa aplicativo. Conjunto de instrues que fornece controle, aquisio de dados e capacidade de gerao de relatrio para um processo especfico. Programao. Codificao de instrues em uma determinada linguagem.
Rack. Unidade fsica dotada de barramento de alimentao e comunicao onde so conectados os mdulos de um CLP. Range. Faixa de valores possveis para uma determinada varivel.
346
Receptividade. Condio lgica a ser satisfeita para que um processo transite entre
etapas.
Redundncia. Existncia de um ou mais circuitos iguais para realizar a mesma funo.

Normalmente um deles ativo e os outros so utilizados como unidades de reserva que
assumem o controle em caso de falha do circuito principal. Rel. Dispositivo eletromecnico composto de uma ou mais bobinas e contatos eltricos que comutam quando sua bobina energizada.
SCADA (Supervisory Control And Data Aquisition system). O mesmo que

sistema supervisrio. Scan. Leitura e execuo de instrues de programa.
Sensor. Dispositivo capaz de detectar variaes de uma varivel fsica. Setpoint. Ponto de ajuste. Corresponde ao valor desejado de uma determinada varivel
fsica.
SFC (System Function Chart). Seqenciamento grfico de funes, uma das linguagens grficas de programao especificadas pela norma IEC 61131-3. derivada diretamente do Grafcet. Sinal analgico. Um sinal contnuo que varia suavemente dentro de uma faixa de valores. Sink. Dreno. Uma configurao eltrica que faz com que um dispositivo receba corrente quando est ativo. Sintaxe. Regras que governam a estrutura de uma linguagem.
Sistema. Conjunto de partes combinadas entre si para realizarem alguma tarefa em

particular.
Software. Programa que controla o processamento de dados de um sistema. Solenide. Elemento eletromagntico que converte corrente em um movimento linear de
um mbolo. Source. Fonte. Uma configurao eltrica que fornece corrente quando o dispositivo est ativo. ST (Structured Text). Veja Texto Estruturado.
Subprograma. Programa semi-independente que parte de um programa principal maior.

Responsvel por executar uma seqncia de instrues predefinida quando chamada a partir do programa principal. Sub-rotina. Conjunto de instrues que executa uma tarefa especfica, que pode ser chamada a partir de um programa principal.
Tabela-verdade. Tabela que mostra o estado de uma dada sada em funo de todas as
combinaes possveis das variveis lgicas de entrada. Tempo de varredura. Tempo para que a CPU execute um ciclo completo de leitura.
Temporizao (instrues de). Comandos que permitem a um CLP executar funes

de temporizao do tipo retardo para ligar ou desligar uma determinada sada.
Glossrio
347
Termistor. Transdutor de temperatura que exibe uma variao da sua resistncia eltrica
intema proporcional variao da sua temperatura. Termopar. Junta bimetlica que fornece uma tenso eltrica proporcional sua temperatura. Termostato. Elemento que abre ou fecha um contato eltrico ao atingir uma determinada temperatura. Texto estruturado (ST). Linguagem textual de alto nvel utilizada na programao de CLPs. semelhante linguagem Pascal que permite tcnicas de programao estruturada. uma das linguagens textuais definidas pela norma IEC 61131-3. Transdutor. Dispositivo utilizado para converter parmetros fsicos, tais como tempe ratura, presso e peso, em sinais eltricos. Transio. Elemento responsvel por controlar o progresso entre uma etapa e outra em um diagrama Grafcet ou SFC. Transistor. Elemento de comutao eletrnico formado por pastilhas semicondutoras do tipo N ou P. Os bipolares podem ser do tipo NPN ou PNP. Transmissor. Transmite informaes de sensores em uma determinada faixa de valores de tenso ou corrente. TRIAC. Dispositivo eletrnico semicondutor capaz de controlar a potncia de cargas eltricas. TTL (transistor-transistor logic). Uma famlia lgica de semicondutores caracterizada pela alta velocidade de comutao e dissipao mdia de potncia, cujos elementos bsicos so transistores bipolares com mltiplos emissores.
Varivel. Grandeza que assume determinado valor em cada instante de um conjunto

possvel de valores. Vca. Tenso em corrente alternada.
Vcc. Tenso em corrente contnua. Voltil. Memria que perde seu contedo na ausncia de alimentao externa.
Watch dog. Co de guarda. Elemento responsvel por supervisionar os programas em execuo de forma a garantir que estes concluam suas tarefas dentro de um tempo mximo preestabelecido. Word. Nmero de bits que uma CPU utiliza para realizar as instrues ou operaes de dados. Uma palavra composta por um nmero fixo de bits. Trata-se do tamanho em bits que forma as instrues bsicas de um microprocessador ou microcontrolador. usual considerar 16 bits o tamanho de uma palavra em CLPs.
XOR. OU-EXCLUS1VO.
348
ndice Remissivo
A
Ao(es) com retardo, 249 condicionais, 249 contnuas, 248 impulsionai, 251 limitada, 250 memorizadas, 252 Agrupamento de minitermos, 178 lgebra de Boole, 142 Alvo-padro, 77 Analgicos, 68 Aplicaes dos controladores lgicos programveis, 28 Arquitetura dos CLPs, 29 Atuadores, 21, 23, 24 Auto-reteno, 129 Avaliao de leitura dos degraus, 125
B
Bloco de contatos, 61 funo, 115 Bobina(s), 65, 70 retentivas, 129 Borda de descida, 130 subida, 130 Byte, 34, 98, 99
Circuito de disparo, 70 de sada, 70 detector, 88 CLPs compactos, 42 Cdigo Gray, 338 Comparao do CLP, 26 Contador, 330 bidirecional, 198 crescente, 196, 200 decrescente, 197 Contato(s) auxiliares, 330, 331 momentneo, 308, 323 na vertical, 123 normalmente aberto, 58 normalmente fechado, 58 Contatores, 21 Continuidade, 115, 116, 126, 138 Controladores, 23-25, 69, 109 programveis, 24 Controle, 60 Convergncias, 260 Converso de diagramas eltricos, 122 Counter, 200 CPU, 30-32, 36, 37
D
Definio da NEMA, 24 Degrau, 114, 115, 126, 170, 199, 201, 215 Discretos, 68 Divergncias, 260 Double word, 35 Download, 38, 44, 325 DPDT, 61
c
Chave(s) automticas, 64 botoeira, 58 com reteno, 59 de contatos mltiplos, 59 fim de curso, 60 Ciclo de varredura, 40
E
Encoders, 338
ndice Remissivo
349
Entrada(s) analgica, 48 contnuas, 48 de dados, 49 digital, 47 e sadas, 36 Etapa inicial, 244, 290, 292, 293, 305, 310, 315, 316 Etiqueta, 223 Evoluo do Grafcet, 245
L
Ladder Diagram, 106 Last Input First Ouput, 230 Latch, 201 Linguagem assembly, 221 de programao, 95 Ladder, 109, 114, 327 SFC, 242 Lgica de contatos, 27
F
Feixe direto, 83 Fieldbus, 37 Fluxo reverso, 116 Fotodetector, 83 Funo(es) E, 146 incompletamente especificadas, 181 inversora, 145 NO-E, 159 NO-OU, 162 NO-OU-EXCLUSIVO, 167 OU, 152-156, 166 Function Block Diagram, 107, 145
M
Mebibyte, 35 Memria(s), 30 de dados, 32 de programa, 32 EEPROM, 34 EPROM, 33 FLASH, 34 interna, 118 no-volteis, 32 programvel, 28 PROM, 33 RAM, 33 ROM, 32 volteis, 32 Mnemnicos, 234 Modo de execuo, 38-40, 136 operao. 38 programao, 38, 214, 242, 331 Modulao do LED, 83 Mdulos de entrada, 46 sada, 53
IEEE. 35 IHM. 29. 36. 42 Imagem das entradas, 40 sadas, 40 Implicante primo essencial. 183 Implicantes, 182 Instruo, 95, 108, 114. 119. 126. 128. 129, 131-133, 198, 201, 203, 207. 208, 212-214, 222-224, 227-230. 296 Instruction List, 106
N
NA, 111 NEMA, 24 NF, 111 Nibble, 34
K
Kibibit, 35
350
o
One Shot Falling, 132 Rising, 132 Operaes adiadas, 229 do CLP, 40 Operador JMP, 234 LD, 225 R, 228 RET, 235 S, 227 ST, 225 Oscilador, 70
Retardo para desligar, 204, 212, 238 ligar, 204, 205, 207, 208, 212, 217, 238, 300 Run, 39 Rung, 114
s
Sada(s) a TRIAC, 55 analgicas, 55 digitais, 53, 329 digital a rel, 54 em estado slido, 88 Salto de etapas, 255 SCADA, 37 Scan time, 40 Segurana, 60 Seleo de seqncias, 254 Selo, 127 Sensor(es), 24, 67-69, 73, 76, 79, 80, 82, 84, 90 blindados, 73 capacitivos, 76 do tipo difuso-refletido, 85 indutivo, 70 retrorreflexivo, 86 ultra-snicos, 90 Sensor de proximidade capacitivo, 77 indutivos, 69, 74 pticos, 82 ultra-snico, 87 Seqncia(s) com convergncia, 308 simples, 291, 294 nica, 253 Sequential Function Chart, 107 Setpoint, 68 Single pole switch, 61 throw, 61 Sistema combinacional, 142, 241 computacional, 95 de comunicao, 37 seqencial, 142, 195, 241, 243, 289
P
Painis de rels, 24 Paralelismo, 272, 314 Parte de fora, 49 lgica, 49 Partida direta, 278 estrela-tringulo, 279 reversora, 278 Portas lgicas, 332 Preset, 200, 208 time, 203 value, 196, 197 Pulse Timer, 204 Push-button, 58
R
Receptividade, 257 associada, 244 Rel(s), 21-23, 28, 29, 46, 53 auxiliares, 118 eletromecnicos, 27 interno, 118 Repetio de contatos, 117, 139 seqncia, 255 Representao de Grafcet, 254
ndice Remissivo
351
SPDT, 61 SPST, 61 String, 100 Structured Text, 107
u
Unidade(s) Central de Processamento, 36 organizacionais de programas, 97 Unlatch, 201 Upload, 38, 44 Utilizao dos CLPs, 24
T
Tabela de associao, 309 Temporizador(es) , 330 de pulso, 204, 238 retentivo, 213 TON, 207 Teorema de Morgan, 159, 161, 162, 164, 165 Time Base, 208 Timer, 208 Off Delay, 209 On Delay, 205 Tipos de CLP, 41 memria, 32 mdulos, 36 Transcrio da tabela-verdade, 174 Transdutores, 21 , 23-25 de presso, 38 Transio, 244 Transies consecutivas, 248
V
Valor acumulado, 203 pr-selecionado, 203
w
Words, 120
z
Zelio Logic, 122 Soft 2, 325, 326, 330
352

Sistemas Discretos Destinada a tcnicos, tecnlogos e engenheiros que atuam nas reas de automao, mecatrnica e eletrotcnica, alm de profissionais que desejam manter-se atualizados, esta publicao explica de maneira dinmica e didtica os fundamentos relativos a controladores lgicos programveis (CLPs), bem como a sua implementao com o uso de tcnicas de modelagem. Aborda conceitos fundamentais de CLPs, as linguagens de programao Ladder, Seqenciamento Grfico de Funes (SFC), Lista de Instrues (IL), Diagrama de Blocos Funcionais (FBD) e converso de Grafcet em linguagem Ladder. Tambm apresenta os sensores e atuadores de forma clara e prtica. Apresenta exemplos resolvidos nos CLPs Allen-Bradley, Schneider Electric e Siemens, alm de implementaes em um controlador que segue a norma IEC 61131-3. H exerccios propostos e apndices sobre os sistemas de numerao e utilizao do software Zelio Logic, ferramenta de apoio para melhor compreenso dos assuntos tratados.

Controladores Logico Programaveis

Enviado por

Dados do documento

Título original

Direitos autorais

Formatos disponíveis

Compartilhar este documento

Compartilhar ou incorporar documento

Opções de compartilhamento

Você considera este documento útil?

Este conteúdo é inapropriado?

Direitos autorais:

Formatos disponíveis

Controladores Logico Programaveis

Enviado por

Direitos autorais:

Formatos disponíveis

Controladores Lgicos Programveis

Controladores Lgicos Programveis Sistemas Discretos

Carta: Rua So Gil, 159 - Tatuap - CEP 03401-030 - So Paulo - SP

Controladores Lgicos Programveis

Claiton Moro Franchi Valter Lus Arlindo de Camargo

Controladores Lgicos Programveis Sistemas Discretos

So Paulo 2008 - Editora rica Ltda.

Copyright 2008 da Editora rica Ltda.

ndices para catlogo sistemtico 1. Controladores digitais; Tecnologia 629. 895

Editora rica Ltda.

www. editoraerica. com. br

Controladores Lgicos Programveis

Requisitos de Hardware e de Software

Controladores Lgicos Programveis

Controladores Lgicos Programveis

Captulo 3 - Sensores e Atuadores....................................................................................57 3. Introduo.................................................................................................................57

Controladores Lgicos Programveis

9.7 9.8 9.9

Controladores Lgicos Programveis

Controladores Lgicos Programveis

Controladores Lgicos Programveis

Valter Lus Arlindo de Camargo professor do Centro Universitrio de

Sobre o Material Disponvel na Internet

Controladores Lgicos Programveis

1.1 Perspectiva histrica

A Figura 1.1 representa a evoluo dos sistemas de controle desde o final do

1.2 Controladores lgicos programveis

Utilizao dos CLPs

Controladores Lgicos Programveis

boto de presso ao CLP, indicando sua condio atual (pressionado OU liberado).

Um sistema de controle tpico encontra-se na Figura 1.2.

Figura 1.3 - Etapas de superviso e controle utilizando CLPs.

1.5 Comparao do CLP com outros sistemas de controle

Lgica com rels

A Tabela 1.1 ilustra as caractersticas e benefcios do uso do controlador lgico programvel.

Contadores/temporizadores via software

Controle de rels via software

Facilmente instalado Reduo de custos de hardware Expansibilidade

Variedades de interfaces de I/O Estaes remotas de I/O Indicadores de diagnstico

Interfaces modulares de I/O

Tabela 1.1 - Caractersticas e benefcios do controlador lgico programvel.

1.7 Aplicaes dos controladores lgicos programveis

Controladores Lgicos Programveis

1.8 Arquitetura dos CLPs e princpio de funcionamento

Figura 1.4 - Diagrama de blocos de um controlador lgico programvel.

Figura 1.5 - Diagrama de bloco dos principais componentes da CPU.

Controladores Lgicos Programveis

Figura 1.6 - Diagrama de blocos do CLP.

Controladores Lgicos Programveis

Memria PROM (Programmable Read Only Memory): um tipo

Memria EPROM (Erasable PROM): uma memria PROM que

Estrutura de memria e capacidade Definies importantes

Controladores Lgicos Programveis

Word ou palavra: uma palavra corresponde a uma certa quantidade de

Figura 1.8 - Unidades bsicas de memria de um CLP: bits, bytes e words.

210 220 230 240

Kibi Mebi Gibi Tebi

210 230 240

Megabinary: (210)2 220 Gigabinary: (210)3 Terabinary: (210)4

Tabela 1.2 - Mltiplos SI.

Tabela 1.3 - Mltiplos IEC 60027-2.

Figura 1.9 - Interao das interfaces de entrada/sada de dados.

Modos de operao de um CLP