Relatrio do Trabalho Prtico-Laboratorial N 2

Projecto de um Controlador Digital de Semforos

Sistemas Digitais II
Licenciatura em Engenharia Electrotcnica e de Computadores

Junho de 2013 Grupo 2

Filipe Fontes N6142 Joo Figueiredo N5424

Eng. Electrotcnica e de Computadores Sistemas Digitais II 2012/2013

Relatrio 2

Resumo
O projecto proposto consiste na construo de um controlador digital de semforos, cujo processo ocorre desde a concepo da mquina de estados, passando pela extraco de equaes, pelo desenho e simulao do circuito e posterior simplificao at implementao fsica e projeco de uma PCI para o efeito. Aps a anlise profunda do problema enunciado comeou por abordar-se e desenharse uma mquina de estados que correspondesse ao problema. Posto isto, o desenho da tabela de verdade correspondente e extraco posterior de equaes no causou qualquer questo uma vez que a mquina de estados estaria bem concebida. Seguidamente a simulao inicial tendo em conta as extraces das equaes revelouse bastante complexo e como era pretendida uma simplificao do mesmo de modo a reduzir custos e o tamanho da PCI chegou-se concluso que atravs de um multiplexer seria possvel simplificar significativamente o circuito, diminuindo o nmero de circuitos integrados a utilizar. Obteve-se um circuito mais simples e igualmente de funcionalidade total. A montagem fsica do circuito atravs da breadboard suscitou problemas no seu funcionamento, tendo sido analisado e refeito diversas formas com componentes diferentes, dando sempre o mesmo erro pelo que foi possvel aferir que se deveu a questes externas que afectam o perfeito desempenho de um circuito electrnico. A projeco final da PCI no suscitou questes de maior, tendo estas surgido apenas nos clculos de dimensionamento das pistas, problema que rapidamente foi solucionado. No decorrer da leitura do relatrio ser possvel verificar a abordagem aprofundada a estas questes atravs da exposio dos clculos, tabelas, imagens que elucidam, de forma decisiva, o leitor para todos os passos realizados e os resultados obtidos atravs dos mesmos.

Eng. Electrotcnica e de Computadores Sistemas Digitais II 2012/2013

Relatrio 2

ndice
Resumo.......................................................................................................................................... 1 ndice de Figuras ........................................................................................................................... 3 ndice de Tabelas ........................................................................................................................... 4 1 2 Introduo ............................................................................................................................. 5 Descrio Tcnica .................................................................................................................. 8 2.1 Abordagem inicial.......................................................................................................... 8 Processo de simulao do circuito ...................................................................... 10 Projeco da PCI..15

2.1.1 2.2.2 3 4

Concluses........................................................................................................................... 18 Referncias Bibliogrficas ................................................................................................... 19

Eng. Electrotcnica e de Computadores Sistemas Digitais II 2012/2013

Relatrio 2

ndice de Figuras

Fig. 1 Diagrama de blocos do controlador de semforos. Fig. 2 diagrama de blocos do sistema a desenvolver. Fig.3 Mquina de estados desenvolvida para o projecto. fig 4 - sim opao 1 fig 5 - sim opao 2 com prescaler Fig.6- Simulao do primeiro circuito projectado Fig. 7 - Simulao do circuito com multiplexer Fig.8 Simulao do circuito simplificado Fig.9 Montagem fsica do circuito projectado Fig.10 Datasheet BC558 Fig.11 Esquemtico do desenho da PCI Fig.11 Projeco em 3D da PCI 18 17 17 14 15 10 11

6 6 8

12

16

Eng. Electrotcnica e de Computadores Sistemas Digitais II 2012/2013

Relatrio 2

ndice de Tabelas

Tabela 1 tabela de verdade

Eng. Electrotcnica e de Computadores Sistemas Digitais II 2012/2013

Relatrio 2

1 Introduo
Este trabalho prtico consiste no desenvolvimento de um circuito digital para controlar dois semforos, sendo um para pees e outro para automveis. O objectivo dos semforos garantir a passagem das pessoas de forma segura obrigando os veculos que circulem a uma velocidade superior a 50Km/h a efectuarem uma paragem. A circulao dos veculos d-se apenas num sentido e o funcionamento dos semforos ocorre da seguinte forma: - Com a luz verde do semforo dos veculos acesa, o semforo dos pees fica vermelho. - Quando um peo pressiona o boto junto do semforo dos pees ou quando h excesso de velocidade (50Km/h) por parte de um veculo, o semforo dos automveis comuta para amarelo, onde fica dois segundos, ficando o semforo dos pees vermelho como anteriormente. - Passados dois segundos, o semforo dos veculos comuta para vermelho, sendo que desta vez o semforo dos pees tambm sofre uma comutao para verde, permanecendo verde durante oito segundos. - Volvidos os oito segundos, o semforo dos pees comuta para vermelho e, por sua vez, o semforo dos veculos comuta para verde como no incio. Para a implementao do circuito digital pretendido necessrio ter em considerao que esta se restringe a circuitos integrados da srie 74 do tipo SSI (Small Scale Integration) e MSI (Medium Scale Integration), sem que seja de todo permitida a utilizao de microcontroladores e de dispositivos lgicos programveis. Quanto estrutura do circuito no que concerne entradas e sadas, este possuir duas entradas P e R que correspondem ao boto de presso dos pees e sada do medidor de velocidade por radar. As sadas correspondem s lmpadas dos semforos dos pees, sendo RP (vermelho) e GP (Verde), sendo as lmpadas dos semforos dos veculos, RA (vermelho), YA (amarelo) e GA (verde), tal com o esquema apresentado abaixo indica.

Eng. Electrotcnica e de Computadores Sistemas Digitais II 2012/2013

Relatrio 2

Fig. 1 Diagrama de blocos do controlador de semforos. Concludo este processo e aps a montagem fsica do circuito para a realizao dos testes necessrios pretendida a construo de uma PCI (Placa de Circuito Impresso) com dupla face, tecnologia de montagem superficial de modo a comportar o controlador digital, circuito de relgio, circuito de alimentao e as interfaces de entrada e sada projectados anteriormente. A PCI dever ser desenhada atravs de ferramentas CAD (Computer Aided Design) segundo as caractersticas anunciadas seguidamente. A entrada da placa ser de +12V (CC) de modo a permitir a alimentao de todo o circuito, pelo que ser necessrio um regulador de tenso, 7805, para que a tenso fornecida ao controlador digital seja de +5V (CC). O interface de sada, baseado em rels uma vez que as sadas do controlador digital sero ligadas, uma a uma, rels atravs de transstores. A PCI ir, tambm, possuir um bloco de dois terminais para a alimentao e outro bloco de dois terminais para as entradas. Para as cinco sadas utilizar-se-o cinco blocos com dois terminais cada como indica o diagrama de blocos abaixo.

Fig. 2 diagrama de blocos do sistema a desenvolver. Existem, no entanto, mais consideraes a ter na projeco da PCI, entre as quais, que esta dever ter o menor tamanho possvel. Posto isto, ser necessrio colocar os componentes electrnicos em ambas as faces de modo a promover uma melhor organizao espacial. O software de CAD a utilizar o Design Spark.

Eng. Electrotcnica e de Computadores Sistemas Digitais II 2012/2013

Relatrio 2

Resta colocar outras consideraes relativas PCI impostas pelo prprio processo de fabrico, sendo os componentes SMD (montagem superficial), excepto os rels, conectores e blocos terminais que sero through-hole e o processo de soldadura ser efectuado por reflow. - O formato ser rectangular ou quadrado; - A placa ser de dupla face (double-sided); - A espessura da camada de cobre ser de 1oz; - O tipo de substrato a utilizar o FR-4 cuja permissividade relativa de 4,70; - A espessura do substrato ser de 0,30mm; - Os furos sero banhados a cobre com a espessura de 1mil e largura mnima de 3mil; - A largura mnima da pista ser de 3mil; - O espaamento mnimo entre pistas ser de 3mil; Atravs da descrio tcnica sero descritos todos os processos realizados, assim como todos os clculos efectuados, aces de pesquisa e explicaes que se considerem oportunas e proveitosas realizao do trabalho prtico em questo.

Eng. Electrotcnica e de Computadores Sistemas Digitais II 2012/2013

Relatrio 2

2 Descrio Tcnica
2.1 Abordagem inicial
Aps a leitura e anlise aprofundada do enunciado iniciou-se o desenvolvimento efectivo do trabalho. Inicialmente, foi necessria a construo de uma mquina de estados, seguida da respectiva tabela e mapas de Karnaugh de modo a retirar as equaes de estado simplificadas.

Fig.3 Mquina de estados desenvolvida para o projecto.

Posto isto, executou-se a tabela que se segue de transies de estados para extrair as equaes de sada para os flip-flops do tipo D utilizados, sendo os sublinhados correspondentes s negaes.

Eng. Electrotcnica e de Computadores Sistemas Digitais II 2012/2013 Q1 0 0 0 0 1 1 1 Q0 0 0 1 1 0 0 1 R P.R P+R X X X X X X X X X X P T1 T2 Q1 Q0 RP X X 0 0 0 X X 0 1 1 X 1 0 0 0 X 0 1 X 1 0 0 1 X 0 1 0 X X 0 0 X Tabela 1- Tabela de verdade GP 1 1 0 X RA 1 1 0 X

Relatrio 2 YA 1 0 1 X GA 0 1 1 X

Seguidamente, foi necessrio extrair as expresses de sada atravs dos mapas de Karnaugh: \Q1 QO 0 1 0 0 0 1 1 X \Q1 QO 0 1 0 1 1 1 0 X \Q1 QO 0 1 0 1 1 1 0 X

\Q1 QO 0 1 Equaes extradas:

0 1 0

1 1 X

\Q1 QO 0 1

0 0 1

1 1 X

Q1*=(Q1|*Q0*T1)+(Q1*Q0|*T2|) RP=Q1 GP=Q1|+Q0 RA=Q1|+Q0 GA=Q1+Q0 O0*=((Q1| *Q0|)*(P+R)) *(Q1|*Q0)*T1|)

Para a anlise do problema em questo foi necessrio abordar duas condies distintas que sero descritas e apresentadas abaixo. A primeira, em que o circuito ficou complexo, com demasiados integrados mas totalmente funcional e a segunda, em que o circuito ficou completamente simplificado. Todo este processo foi fundamental para cumprir um requisito bastante importante do enunciado que consistia na necessidade de reduo dos circuitos integrados utilizados de modo a que os custos fossem menos elevados na sua montagem posterior quer em breadboard, quer na PCI.

Eng. Electrotcnica e de Computadores Sistemas Digitais II 2012/2013 2.1.1 Processo de simulao do circuito

Relatrio 2

Ser, nesta fase, projectada e dimensionada a simulao do circuito a implementar fisicamente. Em primeiro lugar projectou-se o sinal de relgio a aplicar ao circuito atravs do Circuito Integrado NE555. O circuito de relgio ter como finalidade fornecer um sinal de relgio (clock) ao contador binrio de quatro bits de modo a que a contagem seja efectuada de acordo com os segundos necessrios para as diferentes etapas de funcionamento. Como tal, para a implementao do circuito de relgio existem duas formas distintas de aplicao, sendo uma atravs de dois circuitos integrados NE555 e a outra atravs de um prescaler. Para a primeira opo utilizaram-se os circuitos integrados 74ls163, o NE555, o 74ls00 e, por fim, o 74ls04. Atravs da configurao pretendida para o timer NE555 foi possvel obter uma frequncia de 1Hz. Sendo assim, o contador binrio de 4 bits, 74ls163, incrementa a cada segundo. A contagem dos dois segundos iniciais e dos oito segundos posteriores feita atravs da utilizao de todos os bits, excepto o bit mais significativo. Sendo assim, os dois segundos iniciais mais os oito segundos posteriores perfazem dez

segundos no total. No entanto, como na tabela de verdade o numero dois e o dez em binrio so iguais a 010, utilizando o circuito integrado 74ls04, nega-se os dois bits dos extremos e, de seguida, atravs do 74ls11 obterse- um nvel lgico alto quando todas as entradas forem 1, ou seja, quando corresponderem aos segundos dois e dez, uma vez que o circuito 74ls04 se trata de uma porta AND. Para efectuar o reset ao contador e aos flip-flops convm que o mesmo seja feito em simultneo para que no ocorra qualquer mistura entre os dados. Posto isto, como convm fazer reset quando a contagem chegar a dez, atravs do bit mais significativo e da sada do 74ls11 aplicase o circuito integrado 74ls00 de modo a devolver o nvel lgico 0 quando as entradas Fig.4 - Simulao da Opo 1

10

Eng. Electrotcnica e de Computadores Sistemas Digitais II 2012/2013

Relatrio 2

estiverem no nvel lgico alto, uma vez que o bit mais significativo quando a contagem estiver nos dez segundos apresenta o nvel lgico 1 e com o nvel lgico 1 da sada do 74ls11 ser possvel obter o resultado pretendido. Por outro lado, no que concerne a segunda opo, para o circuito de relgio utilizou-se um prescaler de modo a dividir a frequncia de 16Hz obtida atravs da configurao do NE555. Como o contador binrio de 4bits tambm se comporta como um divisor de frequncia, ou seja, para o bit menos significativo a frequncia ser dividida por um, para o bit seguinte ser

Fig. 5 circuito de relgio com prescaler dividida por quatro, no seguinte por oito e, por fim, no bit mais significativo ser dividida por 16. Como tal, as frequncias obtidas pelo 74ls163 sero de 16Hz, 4Hz,2Hz e 1Hz. Logo, a frequncia de 1Hz ser ligada no clock de outro circuito integrado 74ls163, sendo a frequncia de 2Hz ligada aos clock dos flip-flops. A contagem dos dois e dez segundos ser feita da mesma forma enunciada na primeira opo, sendo de referir tambm que a sada do circuito integrado 74ls00 dever ser ligada ao segundo contador binrio de 4bits tal como a figura seguinte indica. Apesar das duas opes serem viveis, para a implementao do circuito dos semforos foi utilizada a primeira opo j que o seu nvel de consumo em potncia muito mais favorvel em relao segunda opo uma vez que o 74ls163 necessita de 92,5mW de potncia dada a sua complexidade. Alm de que importante referir que a primeira opo necessita de mais condensadores em relao segunda pelo que se decidiu usar um condensador through-hole em vez de em SMD, uma vez que estes so mais susceptveis a avarias e o processo seleccionado teve em conta a acessibilidade no seu processo de substituio se necessrio.

11

Eng. Electrotcnica e de Computadores Sistemas Digitais II 2012/2013

Relatrio 2

Segue-se a implementao do circuito ainda sem simplificaes atravs da simulao no Software Multisim.

Fig.6- Simulao do primeiro circuito projectado Apesar de ser totalmente funcional, esta implementao bastante complexa e no seria de todo a melhor para implementar em meio fsico numa breadboard. Dada a complexidade do circuito simulado na primeira proposta apresentada, decidiu-se utilizar um multiplexer de forma a simplificar o circuito. Atravs da tabela elaborada para a primeira proposta retiraram-se as entradas precisas para colocar as entradas dos flip-flops ao nvel alto, tanto para D1 como para D2. As entradas de seleco do multiplexer sero, portanto, conectadas s sadas dos flipflops Q0 e Q1. Portanto foram os os

resultados seguintes:

aferidos

D1 Estado Entradas

12
III I Fig. Circuito 7 - Simulao do multiplexer do circuito com multiplexer

Eng. Electrotcnica e de Computadores Sistemas Digitais II 2012/2013 00 01 10 11 0 T1

T2 negado

Relatrio 2

D0

Estado 00 01 10 11

Entradas P+R
T1 negado 0

0 Como nota, ser importante referir que este pequeno circuito

no trouxe s uma maior simplificao como tambm a reduo do consumo de potncia, algo fundamental no tamanho da PCI que com a primeira proposta seria bastante mais elevada. Para efectuar os clculos para a potncia consumida, de modo a operarem, por parte de cada um dos circuitos integrados utilizados aplica-se a expresso P=VCCxICC:

74ls74

NE555

74ls00

74ls04

13

Eng. Electrotcnica e de Computadores Sistemas Digitais II 2012/2013

Relatrio 2

Como s so utilizadas trs portas lgicas o CI vai ter 6mW de potncia consumida. Deste modo o circuito obtido, tambm totalmente funcional foi o da imagem que se segue.

Fig.8 Simulao do circuito simplificado Segue-se a montagem fsica do circuito projectado que devido a inmeros factores, tais como, defeitos em componentes, problemas nos fios e na breadboard, entre outros problemas relativos a factores externos o circuito no funcionou correctamente, estando todas as ligaes verificadas e mesmo tendo sido montado de raiz por diversas ocasies sempre sem se obter o seu funcionamento correcto. A montagem pode ser verificada na figura abaixo.

14

Eng. Electrotcnica e de Computadores Sistemas Digitais II 2012/2013

Relatrio 2

Fig.9 Montagem fsica do circuito projectado

2.1.1- Projeco da Placa de Circuito impresso A utilizao de PCIs, placas de circuito impresso, possui inmeras vantagens na sua utilizao entre as quais alto nvel de repetibilidade, caractersticas elctricas muito semelhantes, probabilidade de erros entre os quais curto-circuitos ou falha de ligaes ser muito menor alm de que a reparao dos equipamentos muito mais simples. A sua base ou substrato deve ser uma placa fina de material isolante, podendo ser rgida ou flexvel, suportando todos os componentes electrnicos. Os condutores impressos so geralmente em cobre com elevado grau de pureza, tendo a forma de pistas de diferentes formas e tamanhos acopladas base. De modo a retirar cobre e a estabelecer um conjunto de padres entre as interligaes dos componentes electrnicos existindo para o efeito algumas tcnicas para o efeito entre as quais um processo qumico de decapagem do cobre e o desbastamento com fresadora (CNC). Existem, tambm, cuidados a ter com as caractersticas elctricas a ter em conta no seu fabrico, entre as quais, tem de haver imunidade a interferncias causadas por outros sistemas assim como a no produo de emisses que causem problemas a outros sistemas, sinais com boa qualidade, tendo portanto, baixo rudo e baixa distoro. 15

Eng. Electrotcnica e de Computadores Sistemas Digitais II 2012/2013

Relatrio 2

A implementao de um rel, muito utilizados para terminais de conexo em PCIs, funciona do seguinte modo: para o accionamento do rel a corrente proveniente das portas lgicas pouca, logo ser necessrio o auxlio de um transstor em cada sada de modo a fornecer a corrente necessria ao funcionamento do rel. Como o rel necessita no mnimo de 30mA para accionar as portas lgicas OR, a corrente de sada no estado baixo ser de 16mA. Portanto, o transstor seleccionado para o circuito foi o BC558, que tal como se pode verificar

Fig.10 Datasheet BC558 na figura seguinte apresenta caractersticas que permitem que seja implementado no circuito e, ao mesmo tempo, trabalhar com folga. Ser tambm importante referir que a corrente da lmpada vermelha para os pees no provm de uma porta OR, mas directamente de uma sada do flip-flop. Esta sada ainda vai ligar a uma entrada do multiplexer. Sendo assim, necessrio subtrair corrente do flip-flop corrente de entrada no estado baixo do multiplexer. Como o requisito para a largura mnima das pistas exigia uma largura na ordem dos 0,075mm (3mil), atravs da frmula representada abaixo possvel calcular a corrente que uma pista com a largura mnima anunciada pode aguentar. Portanto,

( Onde:

) (

h= espessura da camada de cobre(requisitos 35,5 um(1oz)) Wmin=3mil

16

Eng. Electrotcnica e de Computadores Sistemas Digitais II 2012/2013 K=0,048(exterior)

Relatrio 2

t=15C(

Em suma, a largura mnima da pista aguentar at 425mA, ou seja, a partir deste valor ter-se- de calcular a largura da pista. No caso desta placa, no ser necessria qualquer alterao uma vez que a corrente nunca chegar a ultrapassar o valor calculado previamente. O nico local onde esta corrente poder ser ultrapassada ser na sada dos rels mas como os rels esto ligados directamente sada e a distncia da pista reduzida, admite-se que no haver qualquer problema. Recorrendo ao design spark, programa CAD para o projecto de PCIs, com o estudo prvio dos processos atravs da execuo do trabalho preparatrio, criou-se a placa de PCI correspondente soluo adoptada. Os resultados obtidos foram satisfatrios, sendo que as figuras que se seguem demonstram o esquema obtido, assim como a projeco da PCI em 3D.

Fig.11 Esquemtico do desenho da PCI

17

Eng. Electrotcnica e de Computadores Sistemas Digitais II 2012/2013

Relatrio 2

Fig.12 Projeco em 3D da PCI

3 Concluses

Todo o processo decorrido ao longo deste projecto permitiu adquirir diversas competncias no mbito da matria terica leccionada anteriormente. Ente os quais todo o processo de anlise e concepo do sistema desde o desenho inicial da mquina de estados at ao desenho da PCI, passando pela extraco de equaes atravs da tabela de verdade da mquina de estados, simulao do circuito numa fase inicial mais complexa, tendo sido posteriormente simplificada atravs da implementao de um multiplexer. Seguidamente com a montagem fsica do circuito, uma fase do projecto que suscitou bastantes adversidades uma vez que mesmo montando e refazendo a montagem diversas vezes, sempre a verificar as ligaes e tentando disposies diferentes dos componentes na breadboard chegou-se concluso que o problema apenas se poderia dever a falhas nos componentes, problemas na breadboard como por exemplo linhas queimadas, assim como nos fios e outros factores externos que podem influenciar o funcionamento ideal de um circuito electrnico. Era apenas possvel ver os LEDs que sinalizavam os sinais de relgio e uma das luzes do semforo acesa, desligando sem critrio aparente.Neste processo de referenciar 18

Eng. Electrotcnica e de Computadores Sistemas Digitais II 2012/2013

Relatrio 2

a disponibilidade do docente em auxiliar sempre que necessrio de modo a optimizar todas as etapas e a corrigir erros que surgissem. O desenho da PCI no causou grandes questes, apenas no dimensionamento das pistas mas que foi prontamente solucionado, uma vez que o erro foi rapidamente identificado e corrigido. Em suma, tratou-se de um trabalho prtico bastante proveitoso quer ao nvel tericoprtico quer ao nvel de desenvolvimento de sentido crtico perante as decises tomadas. No geral, todos os objectivos foram atingidos de forma satisfatria concluso a que se chegou aps a concluso do projecto. O conhecimento prtico adquirido na projeco de PCIs tambm de realar, uma vez que se trata de uma ferramenta bastante importante no s para a concluso da licenciatura, como tambm futuramente em questes laborais.

4 Referncias Bibliogrficas

Prof. Nuno Peixoto, Prof. Joo Borges, Slides da UC Sistemas Digitais II

19