ISEL – INSTITUTO SUPERIOR DE ENGENHARIA DE LISBOA

ADEETC - ÁREA DEPARTAMENTAL DE ENGENHARIA DE

ELETRÓNICA E TELECOMUNICAÇÕES E COMPUTADORES

LEETC
Licenciatura em Engenharia Eletrónica,Telecomunicações
Computadores

SEAD – Sistemas Eletrónicos Analógicos e Digitais

Conversores A/D e D/A

Grupo 3

André Moreira (47125)

João Maia (47130)

Marco Pinto (47091)

Orientador

Professor [Doutor] José Rocha

Professor [Douto] Miguel Campilho

janeiro, 2022
 SEAD Página 2
Conversores A/D e D/A
Índice
Índice ............................................................................................................ 3
Lista de Figura ............................................................................................. 4
Lista de Tabelas ............................................................................................ 4
Introdução .................................................................................................... 6
1. Conversor Digital/Analógico .................................................................... 7
1.1. Contador Binário ............................................................................... 7
1.2. Bloco visualizador de LEDS................................................................ 9
1.3. Conversor Digital para Analógico .................................................... 10
1.3.1. Característica Estática do DAC ............................................... 11
1.3.2. 𝑽𝑳𝑺𝑩.......................................................................................... 14
1.3.3. Anulação de uma entrada ......................................................... 14
1.3.4. Tensão de Saída de deslocamento ............................................ 15
1.4. Simulação do DAC com o contador .................................................. 15
1.4.1. Característica estática do DAC por simulação ........................ 15
1.4.2. 𝑽𝑳𝑺𝑩 por simulação ................................................................. 16
1.4.3. Anulação de uma entrada por simulação................................. 16
1.4.4. Tensão de deslocamento da saída por simulação ..................... 17
2. Conversor Analógico/Digital (ADC) ...................................................... 17
2.1. Conversor de Seguimento ................................................................. 17
2.2. Verificação de Funcionamento do ADC ........................................... 18
2.2. Simulação do ADC ............................................................................ 19
3. Realização experimental do DAC .......................................................... 20
3.1. Montagem do contador e dos bloco visualizador ............................. 20
3.2. Montagem do DAC............................................................................ 20
3.2.1. Análise do Erro de Fim-De-Escala. .......................................... 20
3.2.2. Compensação da tensão de desvio de saída do primeiro andar
através de 𝑹𝒑 ........................................................................... 21
3.2.3. Traçado da característica estática do DAC ............................. 21
3.2.4. Cálculo da DNL /INL................................................................ 22
4. Realização experimental do ADC .......................................................... 23
4.1. Montagem do ADC............................................................................ 23
4.2. Verificação de Funcionamento do ADC .......................................... 24
4.2.1. Ajuste do valor de 𝜶 ................................................................. 24
4.2.2. Sinal quadrangular ................................................................... 24
4.2.3. Sinais sinusoidal e triangular .................................................. 24
5. Conclusão................................................................................................ 26
Anexo .......................................................................................................... 27

SEAD Página 3
Conversores A/D e D/A
Lista de Figura
Figura 1 - Contador e conversor Digital/Analógico de 4 bit. ......................................... 7
Figura 2 - Pinos do contador ......................................................................................... 8
Figura 3 - Circuito auxiliar para visualização do estado da saída do contador ................ 9
Figura 4 - Tensão para cada nível lógico ..................................................................... 12
Figura 5 - Vcor ........................................................................................................... 12
Figura 6 - 𝑣𝑐𝑜𝑟 em função de α................................................................................... 13
Figura 7 - Tensão em Vo com anulação da entrada Qb ................................................ 14
Figura 8 - Tensão para cada nível lógico simulado ...................................................... 15
Figura 9 - VLSB por simulação ................................................................................... 16
Figura 10 - Tensão em Vo com anulação da entrada Qb por simulação ....................... 16
Figura 11 - Sinal de Saída com offset .......................................................................... 17
Figura 12 - Diagrama de blocos do conversor A/D de seguimento ............................... 18
Figura 13 - sinais á saída do ADC ............................................................................... 18
Figura 14 - sinais á saída do ADC para onda sinusoidal............................................... 19
Figura 15 - sinais á saída do ADC para onda quadrangular .......................................... 19
Figura 16 - sinais á saída do ADC para onda triangular ............................................... 19
Figura 17 - Bloco Visualizador de Leds ...................................................................... 20
Figura 18 - Característica estática do DAC .................................................................. 22
Figura 19 - DNL e INL ............................................................................................... 22
Figura 20 - Malha limitadora do ADC ......................................................................... 23
Figura 21 - Sinais va e vo com va um sinal quadrangular ............................................ 24
Figura 22 - sinais va e vo com va um sinal triangular .................................................. 25
Figura 23 - sinais va e vo com va um sinal sinusoidal.................................................. 25

Lista de Tabelas
Tabela 1 - Descrição dos Pinos do contador .................................................................. 8
Tabela 2 - Valores dos componentes do circuito auxiliar para visualização do estado de
saída do contador ........................................................................................................ 10
Tabela 3 - Valores das resistências dimensionadas para o DAC ................................... 11
Tabela 4 - Valor de cada bit para as 16 combinações ................................................... 21
Tabela 5 - Valores de tensão e corrente da malha limitadora ....................................... 23

SEAD Página 4
Conversores A/D e D/A
 SEAD Página 5
Conversores A/D e D/A
Introdução
No presente trabalho iremos estudar iremos estudar um conversor digital -
Analógico (DAC) e um conversor Analógico – Digital (ADC).
Um conversor digital analógico é um conversor que permite converter uma
palavra digital em um sinal analógico, enquanto um conversor analógico – digital,
converte um sinal analógico em uma palavra digital.
O trabalho encontra-se dividido em quatro partes, sendo que na primeira iremos
dimensionar e analisar diversas características do DAC, já na segunda parte iremos
estudar o ADC. Por fim, no terceira e quarto capítulo, comprovaremos os resultados
obtidos teoricamente e por simulação para o DAC e ADC respetivamente.

SEAD Página 6
Conversores A/D e D/A
1. Conversor Digital/Analógico
No presente capítulo iremos estudar o circuito da figura 1, fazendo o
dimensionamento dos seus componentes e estudando diversas características recorrendo
á ferramenta de simulação LTSpice.
Este circuito é composto por um conjunto de componentes que forma um
conversor Digital-Analógico (DAC) a 4 bits.

1.1. Contador Binário

O modelo do contador a utilizar como gerador da palavra binária de entrada será
o integrado 4029, alimentado a 0 e 𝑉𝐶𝐶 , com 𝑉𝑐𝑐 = 5 V

Figura 1 - Contador e conversor Digital/Analógico de 4 bit.

A tabela 1 descreve a funcionalidade de todos o pinos do contador presente na

figura 2. É de salientar que tabela não dispensa a consulta da informação providenciada
pelo fabricante referente ao integrado em causa.

SEAD Página 7
Conversores A/D e D/A
 Figura 2 - Pinos do contador

Tabela 1 - Descrição dos Pinos do contador

No presente trabalho os pretende-se que contador conte por ondem crescente,

logo o pino 11 (Up/DOWN) estará ligado a 𝑉𝐶𝐶 , bem como o pino 9 (para que a
contagem seja feita em binário natural).
Em relação às tensões de alimentação, o pino 16 estará ligado a 𝑉𝐶𝐶 , quanto que
o pino 8 estará ligado a Groud. O pino 15 (CLOKC) estará ligado a uma onda quadrada.
Por último, os restantes pinos devem estar ligados a ground.

SEAD Página 8
Conversores A/D e D/A
1.2. Bloco visualizador de LEDS

As resistências 𝑅𝐵 e 𝑅𝐶 presentes na figura 3 serão dimensionadas de forma que

a corrente no LED seja de 12.12 [mA] e que a corrente de saturação na base seja de 0.303
mA.

∑𝑀
𝑖 𝑛1
𝐼𝐿𝑒𝑑 = = 12.12 𝑚𝐴
1000 × 𝑀

𝐼𝐿𝑒𝑑
𝐼𝑏 ≥ 10 = 0.303 𝑚𝐴, 𝑜𝑛𝑑𝑒 𝛽 = 400
𝛽

Figura 3 - Circuito auxiliar para visualização do estado da saída do contador

Assim,

𝑉𝑐𝑐 − 𝑉𝐵𝐸
𝑅𝑏 = = 14.91 𝑘Ω
𝐼𝑏

𝑉𝑐𝑐 − 𝑅𝐶 𝐼𝐿𝑒𝑑 − 𝑉𝐿𝑒𝑑 − 𝑉𝐶𝐸𝑠𝑎𝑡 = 0 ⇔ 𝑅𝐶 = 272.6 Ω

SEAD Página 9
Conversores A/D e D/A
 A tabela 2 apresenta os valores das correntes da figura 3, bem como os valores
das resistências e sua conversão para valores da série E12. De salientar que considera-
se que o transistor é do modelo BC547C e que o LED tem uma tensão de condução de
1.5 V.

𝑅𝑏 [𝑘Ω] 𝑅𝐶 [Ω] 𝐼𝑏[𝑚𝐴] 𝐼𝐿𝐸𝐷[𝑚𝐴]

Valor Teórico 14.19 272.6 0.303 12.12
Valores da série 15 270 - -
E12
Tabela 2 - Valores dos componentes do circuito auxiliar para visualização do estado de saída do
contador

1.3. Conversor Digital para Analógico

Iremos dimensionar o conversor analógico – Digital (DAC) de forma que 𝑣𝑜 e o
𝑉𝑆𝐴𝑇 seja o valor resultante das equações abaixo.

𝑣𝑜 = 𝐾. 𝑉𝑟𝑒𝑓 . 𝐷
{ 𝑉𝑟𝑒𝑓 = 𝑉𝐶𝐶
𝑉𝑆𝐴𝑇 = 𝑉𝐶𝐶 − 1 = 4[𝑉]

𝑁−1
𝐷=∑ 𝑎𝑖 ∗ 2𝑖 = 15
𝑖

Assim,

1.13 ∗ ∑𝑀
𝑖 𝑛𝑖
𝐾= = 0.053
𝑀 ∗ 106

Logo, 𝑣𝑜 = 𝐾. 𝑉𝑟𝑒𝑓 . 𝐷 = 3.975 [𝑉]

Em relação aos valores das resistências que constituem o amplificador 𝐴2 ,

Respeitando uma gama de valores, escolheu-se os seguintes valores

𝑅 = 33 [𝑘Ω]

𝐶𝑗1 = {𝑅𝑃1 = 𝑅𝑃2 = 1𝑘Ω, 𝑅𝑃 = 220Ω}

SEAD Página 10
Conversores A/D e D/A
 Para o amplificador 𝐴1 , dimensionou-se as resistência tem em conta o ganho,
sendo necessário determinar a tensão em 𝑣 + do amplificador 𝐴1 .

1 1 1 1
𝑣 + = 𝑉𝑅𝑒𝑓 + 𝑉𝑅𝑒𝑓 + 𝑉𝑅𝑒𝑓 + 𝑉𝑅𝑒𝑓 = 3.125 [𝑉]
3 6 12 24
Para 𝑣𝑜 = 3.975:

𝑅2 +
𝑣𝑜 = (1 + ) 𝑣 ⇔ 𝑅1 = 3.676 ∗ 𝑅2
𝑅1

Pela relação anterior, definiu-se,

𝑅1 = 56[𝑘Ω] 𝑒 𝑅2 = 15[𝑘Ω]

A tabela 3 apresenta os valore das resistências dimensionadas para o DAC bem

como a sua conversão para valores da série E12. De salientar que considera-se que o
ampop utlizado é do modelo TL081.

R1 R2 Rp [Ω] Rp1 Rp2 R

[KΩ] [KΩ] [KΩ] [KΩ] [KΩ]
Valores
Série 56 15 220 1 1 16,5
E12
Tabela 3 - Valores das resistências dimensionadas para o DAC

1.3.1. Característica Estática do DAC

i) Determinar 𝑣𝑜 em função da palavra de entrada [𝑎3 𝑎2 𝑎1 𝑎0 ] indicando o

peso da tensão de cada bit

Considerando que o amplificador 𝐴1 encontra-se numa montagem não

inversora, e tendo em conta a escada R-2R, obtem-se os seguintes valores de
tensão de cada bit.
𝑅2 +
𝑣𝑜 = (1 + )𝑣 ⇔
𝑅1
1 1 1 1
𝑣𝑜 = 1.272 [ 𝑉𝑅𝑒𝑓 (𝑎3 + 𝑎2 + 𝑎1 + 𝑎0 )]
3 2 4 8

1 1
𝑉𝑎0 = ∗ ∗ 𝑉 = 0.2083[𝑉]
3 8 𝑅𝑒𝑓
1 1
𝑉𝑎1 = ∗ ∗ 𝑉 = 0.4166[𝑉]
3 4 𝑅𝑒𝑓

SEAD Página 11
Conversores A/D e D/A
 1 1
𝑉𝑎2 = ∗ ∗ 𝑉 = 0.8333[𝑉]
3 2 𝑅𝑒𝑓
1
𝑉𝑎3 = ∗ 𝑉 = 1.66[𝑉]
3 𝑅𝑒𝑓

tensão
3.5

2.5

1.5

0.5

0
0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
Figura 4 - Tensão para cada nível lógico

ii) Determinar 𝑣𝑜 em função de 𝑣𝐶𝑂𝑅 com os bits todos a ‘0’

Caso todos os bits se encontrem com o valor lógico ‘0’ admite-se que todos os
bits encontram-se a uma tensão de 0V.

Figura 5 - Vcor

SEAD Página 12
Conversores A/D e D/A
 𝑅2 +
𝑣𝑜 = (1 + )𝑣
𝑅1
𝑅 1
𝑣 + = 𝑣𝑐𝑜𝑟 ∗ = 𝑣𝑐𝑜𝑟 ∗
𝑅 + 2𝑅 3

1
𝑣𝑜 = 1.272 (𝑣𝑐𝑜𝑟 ∗ ) [𝑉]
3

iii) Determinar 𝑣𝑜 em função de 𝑣𝐶𝑂𝑅 considerando a palavra de entrada

1
𝑣𝑂𝑓𝑓𝑆𝑒𝑡 = 𝑣𝑐𝑜𝑟 ∗
3
1 1 1 1
𝑣𝑜𝑢𝑡 = 𝑉𝑅𝑒𝑓 (𝑎3 + 𝑎2 + 𝑎1 + 𝑎0 )
3 2 4 8

𝑣 + = 𝑣𝑜𝑢𝑡 + 𝑣𝑂𝑓𝑓𝑆𝑒𝑡

𝑅2 +
𝑣𝑜 = (1 +
)𝑣
𝑅1
1 1 1 1
𝑣𝑜 = 1.272 [(𝑎3 + 𝑎2 + 𝑎1 + 𝑎0 ) ∗ (𝑣𝑐𝑜𝑟 ∗ )]
2 4 8 3

iv) Determinar 𝑣𝑐𝑜𝑟 em função de 𝛼

Figura 6 - 𝑣𝑐𝑜𝑟 em função de α

Iremos abordar o problema recorrendo ao teorema da sobreposição onde

anulando cada uma das fontes, por análise direta verifica-se os seguintes divisores de
tensão:

𝛼𝑅𝑃 + 𝑅𝑃2
𝑣𝐶𝑜𝑟1 = ∗𝑉
𝛼𝑅𝑃 + 𝑅𝑃 (1 − 𝛼 ) + 𝑅𝑃1 + 𝑅𝑃2 𝐶𝐶

SEAD Página 13
Conversores A/D e D/A
 (1 − 𝛼 )𝑅𝑃 + 𝑅𝑃1
𝑣𝐶𝑜𝑟2 = ∗ −𝑉𝐶𝐶
𝛼𝑅𝑃 + 𝑅𝑃 (1 − 𝛼 ) + 𝑅𝑃1 + 𝑅𝑃2

(2𝛼 − 1)𝑅𝑃
𝑣𝐶𝑜𝑟 = ∗ 𝑉 ⇔ 𝑣𝐶𝑜𝑟 = (2𝛼 − 1) ∗ 0.49[𝑉]
𝑅𝑃 + 𝑅𝑃1 + 𝑅𝑃2 𝐶𝐶

1.3.2. 𝑽𝑳𝑺𝑩

Iremos determinar 𝑉𝐿𝑆𝐵 isto é, a variação mínima em 𝑣𝑜 , quando se muda o bit

menos significativo da palavra digital de entrada.

1 1 𝑅2
𝑉𝐿𝑆𝐵 = ∗ ∗ 5 ∗ (1 + ) = 0.264[𝑉]
3 8 𝑅1

1.3.3. Anulação de uma entrada

Para anular uma entrada, iremos desligar o terminal da resistência que antes
estava ligada á saída 𝑄𝑏 do contador e ligaremos o mesmo á massa, sendo assim este bit
irá estar sempre a 0 V independentemente do contador. Desta forma, por exemplo a
palavra digital 0001 terá o mesmo valor de tensão que a palavra digital 0011.

Figura 7 - Tensão em Vo com anulação da entrada Qb

SEAD Página 14
Conversores A/D e D/A
 1.3.4. Tensão de Saída de deslocamento
𝑉
Considerando 𝑉𝑂 = − 𝐿𝑆𝐵 = −0.132[𝑉], e todos os bits a ‘0’, e o tipo de
2
montagem do amplificador 𝐴1 , conclui-se o seguinte valor de 𝛼 (valor de rotação do
potenciómetro).

𝑅2 𝑅
𝑉𝑜 = (1 + )( )𝑉
𝑅1 𝑅 + 2𝑅 𝑐𝑜𝑟

𝑣𝐶𝑜𝑟 = (2𝛼 − 1) ∗ 0.49[𝑉 ] ⇔ (𝛼 ) = 0.18

1.4. Simulação do DAC com o contador

Para simular o circuito da figura 1, iremos recorrer á ferramenta de simulação
LTSpice.

1.4.1. Característica estática do DAC por simulação

A tensão para a palavra digital ‘0000’ é de 0V quanto que para a palavra digital
‘11111’ é de 3,9 V. Sabendo que a figura representa a tensão a saída do amplificador,
conclui-se que os resultados obtidos são semelhantes aos obtidos teoricamente.

Figura 8 - Tensão para cada nível lógico simulado

SEAD Página 15
Conversores A/D e D/A
 1.4.2. 𝑽𝑳𝑺𝑩 por simulação

Figura 9 - VLSB por simulação

Por simulação obteve-se um 𝑉𝐿𝑆𝐵 de 0.246 V, valor semelhante ao obtido

teoricamente.

1.4.3. Anulação de uma entrada por simulação

Ligou-se no programa de simulação a resistência que estava ligada a 𝑄𝑏 a

ground. Assim obteve-se o gráfico presente na figura 10. Observa-se que a forma do
gráfico é igual á obtida analiticamente apesar do valor de tensão ter uma discrepância de
algumas centésimas em relação ao obtido analiticamente.

Figura 10 - Tensão em Vo com anulação da entrada Qb por simulação

SEAD Página 16
Conversores A/D e D/A
 1.4.4. Tensão de deslocamento da saída por simulação

No subcapítulo 1.3.4 definiu-se que para que na saída surgisse uma tensão de
deslocamento negativa igual a metade do valor de LSB, o potenciómetro deveria
apresentar um ângulo de rotação (α) de 0.18. Colocando este parâmetro no circuito
simulado, conseguimos comprovar este offset. O valor de fim de escala será 3.8 V

Figura 11 - Sinal de Saída com offset

2. Conversor Analógico/Digital (ADC)

2.1. Conversor de Seguimento

No presente capítulo iremos analisar o conversor Analógico/Digital presente na

figura 11. Este ADC de Seguimento irá converter a tensão de 𝑉𝑎 para uma palavra
digital. A tensão 𝑉𝑑 que vem do DAC será comparada com a tensão 𝑉𝑎 , e dependo desta
comparação, o contador irá contar para cima ou para baixo, alterando o valor de 𝑉𝑑 que
irá ser outra vez comparado com 𝑉𝑎 . Esta iteração ocorrerá as vezes necessárias até que
seja encontrado um nível lógico cuja tensão seja semelhante á de 𝑉𝑎 .
Em relação á gama de valores de 𝑉𝑎 , esta deve variar entre os 0 e os 3.8 V, uma
vez que 𝑉𝑎 não deve exercer a gama de valores de 𝑉𝑑 ( considera-se para 𝑉𝑑 os valores
simulados com offset obtidos em 1.4.4)

SEAD Página 17
Conversores A/D e D/A
 Figura 12 - Diagrama de blocos do conversor A/D de seguimento

2.2. Verificação de Funcionamento do ADC

Colocando na entrada do ADC ( sinal 𝑣𝑎 ) um sinal quadrangular com tensão a
vaiar entre os 5% e os 75% d valor de fim de escala, FS(full-scale) e com uma
frequência 40 vezes menor que a do relógio obtem-se a figura 13.

Figura 13 - sinais á saída do ADC

Como se pode observar a onda quadrangular tem uma frequência 4ª vezes menor
que a do relógio e que a tensão Vo encontra-se a seguir a tensão 𝑣𝑎 ( pulso
quadrangular).

SEAD Página 18
Conversores A/D e D/A
2.2. Simulação do ADC
Considerando a frequência e os valores máximos de tensão máximo e mínimo do
subcapítulo 1.3, observa-se nas figuras 14, 15, 16 a saída do ADC para uma onda
sinusoidal, uma onda triangular e uma quadrangular respetivamente.
Conclui-se tal como esperado, a tensão Vo encontra-se a seguir a tensão 𝑣𝑎 .

Figura 14 - sinais á saída do ADC para onda sinusoidal

Figura 15 - sinais á saída do ADC para onda quadrangular

Figura 16 - sinais á saída do ADC para onda triangular

SEAD Página 19
Conversores A/D e D/A
3. Realização experimental do DAC
No presente capítulo iremos realizar a montagem do circuito da figura 1 (DAC),
comparando os resultados obtidos experimentalmente com os resultados obtidos
teoricamente.

3.1. Montagem do contador e dos bloco visualizador

Figura 17 - Bloco Visualizador de Leds

Através do bloco visualizador de Leds, observa-se que o contador, conta de

forma ascendente bem como de forma descendente, consoante a tensão de entrada
fornecida pelo pino UP/DOWN, e com a velocidade do sinal de Clock imposto.

3.2. Montagem do DAC

3.2.1. Análise do Erro de Fim-De-Escala.

Para a palavra digital “1111”, observou-se que a tensão 𝑣𝑜 obtida

experimentalmente era de 3.7V enquanto o valor obtido teoricamente era de 3.9V.
Observando a montagem não inversora do ampop 1 da figura 1 conclui-se que o
ganho do circuito é dado por,

𝑅2
𝑣 + = (1 + )𝑣
𝑅1 𝑜

SEAD Página 20
Conversores A/D e D/A
 Assim, de modo a aumentar a tensão 𝑣𝑜 colocou-se um potenciómetro em série
com a resistência 𝑅2 . Assim para igualar 𝑣𝑜 ao valor obtido teoricamente, o
potenciómetro tem um valor de 1.07 kΩ.

3.2.2. Compensação da tensão de desvio de saída do primeiro andar

através de 𝑹𝒑

Para a palavra digital “0000”, observa uma tensão de -0.07 V, assim de forma a
minimizar o erro de offset, ajustou-se o potenciómetro 𝑅𝑝 , até ter-mos uma tensão de
aproximadamente 0 V.

3.2.3. Traçado da característica estática do DAC

Após os ajustes efetuados anteriormente, e manipulando a frequência de

relógio, obteve-se para as 16 combinações de contagem, o valor de tensão de cada bit e
a tensão 𝑣𝑜 correspondente.

Tabela 4 - Valor de cada bit para as 16 combinações

Observa que os valores de tensão 𝑄𝑖 para o valor lógico 1 são idênticos, bem
como para o valor lógico 0. A tensão de 𝑄𝑖 obtida teoricamente era de 5V, contudo
experimentalmente observa-se que é cerca de 0.2V inferior. Este valor surge devido á
resistência de carga formada pelo bloco visualizador de Leds e pela malha R-2R.

SEAD Página 21
Conversores A/D e D/A
 Com base nas medidas efetuadas das tensões de 𝑄𝑖 e de 𝑣𝑜 , traçou-se o gráfico
presente na figura 18, o de se pode observar a linearidade do DAC. Observa-se que o
gráfico obtido experimentalmente é semelhante ao gráfico obtido teoricamente.

Figura 18 - Característica estática do DAC

3.2.4. Cálculo da DNL /INL

𝑣𝑜 (𝑘 + 1) − 𝑣𝑜 (𝑘)
𝐷𝑁𝐿[𝑘] = −1
∆

𝐼𝑁𝐿[𝑘] = ∑ 𝐷𝑁𝐿[𝑖]
𝑖=1

Figura 19 - DNL e INL

SEAD Página 22
Conversores A/D e D/A
4. Realização experimental do ADC
No presente capítulo iremos realizar a montagem do ADC, comparando os
resultados obtidos experimentalmente com os resultados obtidos teoricamente.

4.1. Montagem do ADC

Para realizarmos o ADC de seguimento, foi necessário adicionar na saída do
comparador uma malha limitadora de modo a garantir que a tensão de saída do
comparador não estragaria o contador CD4049 por fornecer uma tensão superior ou
inferior à permitida.
Assim, sabendo que os valores de saída do comparador são +5 V ou -5V, que
𝑅𝑎 = 10𝑘Ω 𝑒 𝑅𝑏 = 1.2𝑘Ω e que 𝑉𝐷3 ≅ 0.7 𝑉, 𝑉𝑆1 ≅ 𝑉𝑆2 ≅ 0.3 𝑉 foi nos pedido para
calcularmos 𝐼𝑎 , 𝐼𝑏 , 𝑉𝑥 𝑒 𝑉𝑖𝑛 consoante os valores de saída do comparador.

Figura 20 - Malha limitadora do ADC

Para o caso de 𝑉𝑜𝑎 = −5𝑉 o díodo 𝐷3 vai encontrar-se em condução forçando

que 𝑉𝑥 = −0.7𝑉 e consequentemente 𝑉𝑖𝑛 = −0.3 pois o díodo 𝐷𝑆2 também se encontra
a conduzir pois estes não permitem uma tensão tão negativa como -5 V.
𝑉 −𝑉 𝑉 −𝑉
Assim retiramos que 𝐼𝑎 = 𝑥 𝑅 𝑜𝑎 = 430 𝜇𝐴 e 𝐼𝑏 = 𝑖𝑛𝑅 𝑥 = 333 𝜇𝐴.
𝑎 𝑏

Para o caso de 𝑉𝑜𝑎 = 5𝑉 o díodo 𝐷3 deixa de conduzir porque a tensão imposta é

superior, o mesmo se aplica ao díodo 𝐷𝑆2 . O díodo 𝐷𝑆1 certifica-se que a tensão em 𝑉𝑖𝑛
não ultrapassa os 5V.
Como o díodo 𝐷3 𝑒 𝐷𝑆2 não conduzem e o díodo 𝐷𝑆1 só implica que a tensão 𝑉𝑖𝑛 não
ultrapasse os 5V, não haverá corrente na malha limitadora implicando que 𝑉𝑜𝑎 ≅ 𝑉𝑥 ≅
𝑉𝑖𝑛 ≅ +5𝑉 e que 𝐼𝑎 ≅ 𝐼𝑏 ≅ 0 𝐴.

Voa [V] Vx [V] Vin [V] Ia [mA] Ib [mA]

+5 +5 +5 0 0
-5 -0.7 -0.3 0.43 0.333
Tabela 5 - Valores de tensão e corrente da malha limitadora

SEAD Página 23
Conversores A/D e D/A
4.2. Verificação de Funcionamento do ADC

4.2.1. Ajuste do valor de 𝜶

Para a palavra digital “0000”, observa uma tensão de 0.3 V, assim de forma a
minimizar o erro de offset, ajustou-se o potenciómetro 𝑅𝑝 , até ter-mos uma tensão de
aproximadamente 0 V, á semelhança do que foi feito no DAC.

4.2.2. Sinal quadrangular

Quando colocado um sinal quadrangular á entrada, observa-se que na saída do

DAC,𝑣𝑜 , a tensão á saída do DAC segue a tensão de entrada, tal como se verificou
teoricamente.

Figura 21 - Sinais va e vo com va um sinal quadrangular

4.2.3. Sinais sinusoidal e triangular

Tal como, quando se coloca á entrada um sinal quadrangular, nas figuras 22 e

23, observa-se que a tensão á saída do DAC segue um sinal triangular e um sinal
sinusoidal tal como o expectável.

SEAD Página 24
Conversores A/D e D/A
Figura 22 - sinais va e vo com va um sinal triangular

Figura 23 - sinais va e vo com va um sinal sinusoidal

SEAD Página 25
Conversores A/D e D/A
5. Conclusão
A elaboração deste trabalho teve por objetivo compreender a conversão de um sinal
analógico para uma palavra digital bem como a conversão de uma palavra digital para um
sinal analógico.
A principal conclusão a retirar deste trabalho é a possibilidade de quantificar a
diferença de tensão analógica com a tensão de saída do DAC baseado num único
comparador.
Concluindo, este trabalho será importante para o nosso futuro académico na
medida em que permitiu compreender como é que através de um contador e uma escada
R-2R se consegue transformar um sinal digital num sinal analógico (DAC), bem como a
partir do DAC e com um comparador se consegue obter o inverso (ADC), que
consideramos conceitos de suma importância na área da eletrónica.

SEAD Página 26
Conversores A/D e D/A
Anexo

SEAD Página 27
Conversores A/D e D/A
 SEAD Página 28
Conversores A/D e D/A