Escolar Documentos
Profissional Documentos
Cultura Documentos
Alegrete
2023
Victor Matheus Lima
Alegrete
2023
RESUMO
1 INTRODUÇÃO . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
1.1 Motivação . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
1.2 Objetivos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
1.2.1 Objetivos Gerais . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
1.2.2 Objetivos Especı́ficos . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
1.3 Organização do Trabalho . . . . . . . . . . . . . . . . . . . . . . . . . . 8
2 CONVERSÃO ANALÓGICO-DIGITAL . . . . . . . . . . . . . . . . 9
2.1 Amostragem e Quantização . . . . . . . . . . . . . . . . . . . . . . . . 9
2.1.1 Amostragem . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9
2.1.2 Quantização . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11
2.2 Modulação Sigma-Delta . . . . . . . . . . . . . . . . . . . . . . . . . . 14
2.2.1 Modelagem do ruı́do sobreamostrado — Noise Shaping . . . . . . . . . 15
2.2.2 Métricas de Desempenho . . . . . . . . . . . . . . . . . . . . . . . . . 15
2.2.2.1 Relação Sinal-Ruı́do (SNR) . . . . . . . . . . . . . . . . . . . . . . . . . . 16
2.2.2.2 Faixa Dinâmica (DR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
2.2.2.3 Faixa Dinâmica Livre de Espúrios (SFDR) . . . . . . . . . . . . . . . . . 16
2.2.2.4 Relação sinal-ruı́do + distorção (SNDR) . . . . . . . . . . . . . . . . . . 16
2.2.2.5 Número efetivo de Bits (ENOB) . . . . . . . . . . . . . . . . . . . . . . . 17
2.2.2.6 Nı́vel de sobrecarga-OL . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
2.3 Modulador Sigma-delta de primeira ordem . . . . . . . . . . . . . . . . 18
4 RESULTADOS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
5 CRONOGRAMA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
6 CONCLUSÕES . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
REFERÊNCIAS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
7
1 INTRODUÇÃO
No âmbito do processamento de sinais, uma das funções de maior relevância é
atribuı́da aos Conversores Analógico-Digitais (ADC’s) (ALLEN; HOLBERG, 2002). Esse
destaque se justifica pelo fato de que a maioria das operações de processamento de sinais
é executada de forma digital, pelos chamados DSPs, do inglês Digital Signal Processor,
processadores de sinais digitais. Entre as diversas topologias de ADCs disponı́veis na
literatura, os ADCs Sigma-Delta se sobressaem devido à sua rapidez de conversão, elevada
resolução e reduzido nı́vel de ruı́do, tornando-os particularmente adequados para aplicações
que demandam alta precisão.
Desenvolvidos desde a década de 60 (INOSE; YASUDA; MURAKAMI, 1962), os
moduladores Σ∆ (SDMs), usados em ADC’s Sigma-Delta, são compostos fundamental-
mente por um Filtro Anti-Alias (AAF), um modulador Sigma-Delta e um filtro decimador
na saı́da do conversor. A figura 1 apresenta um diagrama abstrativo de um modelo genérico
de modulador Σ∆.
Devido às caracterı́sticas dos sinais analógicos, que podem ser representados por
grandezas fı́sicas como tensão e corrente, onde essas grandezas variam continuamente em
resposta a mudanças nas condições fı́sicas ou ambientais, deve se aplicar um método de
discretização para obter esses dados de forma digital. Para obtenção de tais dados analógicos,
o emprego de ADCs do tipo Σ∆ em sistemas de aquisição de dados e instrumentação
abrange uma gama de aplicações, assim como equipamentos médicos, sistemas de áudio de
alta qualidade e sensores de alta precisão.
O uso de tais conversores tem larga utilização na composição sistemas de rádio
frequência, como telefonia móvel e eletrônicos em geral, onde a transmissão de dados sem
fio deve contemplar requisitos de baixo consumo de energia e largura de banda do sinal de
entrada. O projeto de ADCs do tipo Σ∆ em tecnologia CMOS nanométrica tem como
tônica também contemplar os requisitos desejados para compôr sistemas denominados
System on Chip (SoC), além dos mais diversos dispositivos eletrônicos de uso industrial e
doméstico.
O projeto de SDMs tem a possibilidade de ter duas abordagens, em tempo discreto
(DT) e tempo contı́nuo (CT), uma vez que serão abordados neste documento a modelagem,
Capı́tulo 1. Introdução 8
1.1 MOTIVAÇÃO
A motivação por trás desse trabalho tem como base estudar, analisar e projetar
ADCs do tipo Sigma-Delta para faixa de áudio em tempo discreto utilizando baixa tensão.
Os ADCs SDM são requisitados quando se deseja atender os requisitos de projetos que
necessitem de baixo consumo de energia e alta resolução, como sistemas de comunicação
sem fio bluetooth, sistemas de entretenimento doméstico, dispositivos de áudio portáteis e
processadores de áudio de alta fidelidade em tecnologia CMOS avançada.
1.2 OBJETIVOS
2 CONVERSÃO ANALÓGICO-DIGITAL
O foco principal deste capı́tulo é explicitar as bases por trás da teoria de amostra-
gem, conversão analógico-digital e as arquiteturas do modulador Σ∆. Para entender as
etapas e os blocos que realizam as funções que constituem os moduladores Sigma-Delta os
conceitos de amostragem no tempo e quantização em amplitude são abordados primeira-
mente, na sequência a modelagem de ruı́do e as métricas de desempenho necessárias para
caracterizar o modulador são listadas e definidas
2.1.1 AMOSTRAGEM
x∗ (t) = x∗ (ηT ) =
X
x(t)δ(t − ηT ) (2.1)
fs ≥ fN = 2 × fβ (2.2)
Os conversores A/D possuem uma largura de banda (BW) finita de operação onde sinais
contı́nuos no tempo são convertidos em sinais discretos, satisfazendo a condição mı́nima
Capı́tulo 2. Conversão Analógico-Digital 10
(a) (b)
Fonte: (ROSA, 2013).
2.1.2 QUANTIZAÇÃO
(a) (b)
Fonte:(ROSA, 2013)
YF S
∆= N
(2.4)
2 −1
O modelo linear de um quantizador, representado na figura 6, introduz uma fonte
de ruı́do branco, onde o erro de quantização pode ser modelado, ao ser inserido juntamente
com o sinal de entrada.
(a) (b)
Fonte: (ROSA, 2013)
σ 2 (e) ∆2
SE (f ) = = (2.5)
fs 12fs
Assim sendo, a potência de ruı́do de quantização na banda do sinal de interesse
PE pode ser calculada através da equação 2.6.
Z −BW
∆2
PE = SE (f ) df = (2.6)
BW 12 × OSR
.
Em um ADC do tipo Nyquist, no qual a frequência de amostragem é igual a duas
vezes a largura de banda do sinal, toda a potência associada ao ruı́do de quantização é
contida na banda de frequência do sinal, sendo transferida para a saı́da do ADC como
parte integrante do próprio sinal de entrada, como ilustrado na figura 8.
Capı́tulo 2. Conversão Analógico-Digital 14
(MALOBERTI, 2007)
(XF S /2)2
" #
DR = 10log (2.8)
2Pq
Esta métrica é equivalente em número de bits do SNR ou SNDR, onde é dado pela
equação 2.9. Onde o ENOB representa a resolução necessária para um conversor Σ∆ para
atingir o mesmo DR que um conversor do tipo nyquist-rate, combinando adequadamente
oversampling (OSR) e modelagem de ruı́do para melhorar a precisão do quantizador.
SN R − 1.76
EN OB = (2.9)
6.02
Perdas
Lineares
Perdas de
sobrecarga
or
ad
ul
od
or
ad
M
ul
o
ld
od
ea
M
Id
o
ld
ce
a
an
Re
m
ce
r
fo
an
r
Pe
rm
rfo
Pe
1
H(z) = (2.10)
1 − z −1
z −1
H(z) = (2.11)
1 − z −1
z −1
V (z) = (V (z) − U (z)) + ϵQ (2.12)
1 − z −1
A equação 2.12 que implica na equação 2.13, onde STF e NTF são, respectivamente,
a função de transferência do sinal e a função de transferência do ruı́do. Partindo dessas
expressões pode-se deduzir que a entrada é replicada na saı́da com atraso de um perı́odo
de clock, onde o sinal e o ruı́do de quantização são processados de forma diferente pelo
modulador, o sinal passa por ST F (z) e o ruı́do passa por N T F (z).
N T F (z) = (1 − Z −1 )L (2.14)
Filtro Passa-Altas
Filtro Rejeita-Faixa
O erro de quantização pode ser modelado como uma fonte de ruı́do branco, onde
a potência do ruı́do é representada aproximadamente pela equação 2.15, essa equação
nos mostra que a potência do ruı́do de quantização diminui com o incremento da taxa
de sobreamostragem, OSR, em aproximadamente 6L dB/oitava a mais do que quando
atenuada apenas pela taxa de sobreamostragem, como na equação 2.6, logo é esta é uma
consequência direta da ação combinada de sobreamostragem e modelagem de ruı́do.
Z BW
∆2 ∆2 π 2L
PQ ≡ |N T F |2 df ≃ (2.15)
−BW 12fs 12 (2L + 1)OSR(2L+1)
Modulador ΣΔ Segunda-ordem
Modulador ΣΔ Primeira-ordem
Sobreamostragem
Frequência
Filtro realimentado
(Integrador) Quan�zador
1-bit ADC
(Comparador)
Integrador SC
0.5
Entrada, Saída
-0.5
-1
0 10 20 30 40 50 60 70 80 90 100
Número de amostras
Fonte: Autor.
22
Especificações de projeto:
OSR, níveis de quantização, Design LCBP
Parâmetros para o
resposta em frequência modulador LCBP
SynthesizeNTF
Clans CalculateTF
scaleABCD
Especi?cação ABCD:
Avaliação: da stuffABCD Descrição
NTF e STF arquitetura do modulador
simulateDSM
simulateSNR
predictSNR mapABCD
Simulação no Conjunto
domínio do convexo
tempo: positivamente
Determinar invariante
SNR
Fonte: Autor.
Uma vez que o projeto ao nı́vel de sistema tenha atendido os requisitos especificados
pelo projetista, pode ser feita a conversão para o esquema elétrico, onde é configurada a
topologia com amplificadores, capacitores e demais componentes que o circuito requeira.
Os componentes mais complexos, em primeiro momento, podem ser implementados por
blocos ideais, programados em Verilog-A, para verificar o funcionamento do modulador
anteriormente projetado.
Capı́tulo 3. Projeto e Avaliação do Modulador em Matlab/Simulink 23
Parâmetros Valor
Tensão de Alimentação 0.6 V
Ordem do Filtro 2
Frequência de Amostragem (FS) 6.144 MHz
Largura de Banda (BW) 24 kHz
Nı́veis de Quantização (Nlev) 2
Taxa de Sobreamostragem (OSR) 128
Uma vez que a função de transferência do ruı́do esteja realizada, a simulação dos
sinais de entrada e saı́da modulador sigma-delta podem ser obtidas através da função
simulateDSM, mostrado na equação 3.2 que tem como entrada um sinal senoidal u, dado
na forma vetorial, e a NTF.
Output
Input
1
0.5
Amplitude
-0.5
-1
0 1 2 3 4 5 6
N-Samples 10-5
A matriz de dados, para a topologia CIFB, pode ser gerada a partir dos coeficientes
anteriormente calculados através da função stuffABCD representada na equação 3.5.
Uma vez usada a função do passo anterior, é usada a função scaleABCD onde
os parâmetros são, ABCD são os dados extraı́dos da função stuffABCD, nlev o número
de nı́veis do quantizador, f a frequência normalizada do sinal de entrada, xlim limite de
dados, ymax limite para analisar a estabilidade do modulador e umax o nı́vel máximo
para o sinal de entrada permitido.
O intuito no uso dessa função, scaleABCD, deve-se ao fato de que a excursão de
saı́da de cada estágio integrador fique nos limites especificados, onde os mesmo não devem
saturar o sinal amplificado, evitando a distorção dos sinais de saı́da dos integradores. A
excursão de saı́da usual é de 50% da tensão de referência.
• g — Coeficientes de ressonância.
Sine Wave b3
b1 b2
g1
z-1 z-1
1-z-1 1-z-1
c1 IDEAL Integrator (with Delay) c2 Relay To Workspace
a1
a2
Scope1
-100
-120
-140
-160
-180
-200
-220
As entradas para essa função são, respectivamente, vout sinal de saı́da do modulador, f
frequência normalizada, fBL bins de frequência de limite inferior da banda base, fBH bins
de frequência de limite superior da banda base, w vetor de janelamento para a FFT e N
que é o número de amostras. esta função retorna os dados de desempenho de interesse do
modulador, por meio de dados como ENOB, SNR e SNDR pode-se avaliar o desempenho
do modelo em alto nı́vel desenvolvido.
28
4 RESULTADOS
Partindo das funções utilizadas para projetar o modulador sigma-delta, apresen-
tados na seção 3 e os coeficientes gerados pela função mapABCD, utilizados no modelo
simulado no software Matlab/Simulink, o projeto obteve como resultados gerados os
gráficos apresentados nessa seção.
Os sinais de entrada e saı́da do modulador, apresentados na figura 22, mostram um
sinal de entrada (em vermelho) na frequência de 1,9688 kHz, dimensionados para que o sinal
de saı́da (em azul) possa ter um janelamento, que efetue uma amostragem coerente onde
posteriormente será necessário para a obtenção de dados relativos à densidade espectral
de potência do modulador.
Output
Input
1
0.5
Amplitude
-0.5
-1
0 1 2 3 4 5 6
N-Samples 10-5
Pole-Zero NTF
1
0.5
-0.5
-1
-2.5 -2 -1.5 -1 -0.5 0 0.5 1 1.5 2 2.5
Frequency Response
0
-20
dB
-40
-60
0 0.05 0.1 0.15 0.2 0.25 0.3 0.35 0.4 0.45 0.5
Normalized frequency(fs)
0
SNR
NBW
-20
-40
dBFS
-60
-80
-100
SNR = 77.9dB
NBW=0.00002
-120
0 0.05 0.1 0.15 0.2 0.25 0.3 0.35 0.4 0.45 0.5
Normalized Frequency (fs)
90
80
SNR (dB) 70
60
50
20
10
0
-100 -80 -60 -40 -20 0
Input Level (dB)
0
SNR
-20
-40
-60
-80
PSD [dB]
-100
-120
-140
-160
-180
-200
-220
5 CRONOGRAMA
A Tabela 4 apresenta o cronograma de atividades onde a proposta da defesa do
projeto de pesquisa e desenvolvimento contempla a primeira parte, são posteriormente
estipuladas as atividades futuras que irão compor o trabalho de conclusão de curso.
As atividades marcadas com asterisco (*) fazem referência as atividades já realiza-
das referentes à proposta do trabalho, e a atividade marcada com ** representa o artigo
submetido ao evento Microelectronics Students Forum - SForum 2023 .
Para o evento SForum 2023 foi submetido o seguinte arquivo Preliminary Design
and Comparative Analysis Between Different DT Sigma-Delta Modulators.
Fonte: Autor.
Capı́tulo 5. Cronograma 33
module s w i t c h ( a , b , en ) ;
inout a , b ;
i n p u t en ;
e l e c t r i c a l a , b , en ;
parameter vth = 0 . 5 ;
i n t e g e r enabled ;
r e a l R;
analog begin
@ ( above (V( en ) − vth ) ) R = ron ;
@ ( above ( vth−V( en ) ) ) R = roff ;
I ( a , b ) <+ V( a , b ) / t r a n s i t i o n (R, td , t t ) ;
end
endmodule
‘ i n c l u d e ” c o n s t a n t s . vams ”
‘ i n c l u d e ” d i s c i p l i n e s . vams ”
i n p u t Vin n , Vin p , c l k ;
output Vout n , Vout p ;
e l e c t r i c a l Vin n , Vin p , c l k , Vout n , Vout p ;
parameter r e a l vth = 2 . 5 ;
parameter r e a l t f a l l = 1p ;
parameter r e a l f r i s e = 1p ;
r e a l hold P , hold N ;
analog begin
@( c r o s s ( ( V( c l k )−vth ) , + 1 ) ) b e g i n
i f (V( Vin p)> V( Vin n ) ) b e g i n
hold P = 5 ;
hold N = 0 . 0 ;
end
e l s e begin
hold P = 0 . 0 ;
hold N = 5 ;
end
end
V( Vout p)<+ t r a n s i t i o n ( hold P , 1 p , 1 p , 1 p ) ;
Uma vez que o comportamento do modulador com componentes ideais seja simulado e
obtenha os resultados esperados, serão implementados os blocos analógicos para o compara
Capı́tulo 5. Cronograma
V2
V1
VDD VDD
VB2 VB1
C4
P1
VSS VSS
V1
P1 P2 P2 P1 P2
C1 C2 C3 C5
XX S1N X1P S2N X2P P2
V2
P1 P2
U − − +
V
ICM
+ A1 P1 P2 ICM
+ A2
- -
+ + −
P1 P2 VB1
P1
VSS VSS
VB1 V1
P2
Figura 28 – Esquemático do modulador.
35
36
6 CONCLUSÕES
Esse trabalho apresentou um estudo e modelagem comportamental ao nı́vel de
sistema de um modulador sigma-delta em tempo discreto em baixa tensão para a faixa de
áudio utilizando a DS toolbox ambientada no software Matlab/Simulink.
Em primeiro momento foi desenvolvida uma revisão teórica sobre amostragem, quantização
e a modulação sigma-delta, onde o objetivo de mostrar as principais caracterı́sticas e
estratégias por trás do funcionamento deste tipo de modulação, ainda foram descritas as
metricas de desempenho para avaliar os moduladores sigma-delta.
Subsequentemente o projeto em alto nı́vel utilizando o software Matlab/Simulink
onde a ferramenta DS Toolbox sintetizou o comportamento de um modulador sigma-delta
de 2ª ordem utilizando a topologia de cascata de integradores em feedback (CIFB). Ainda
os resultados foram obtidos por meio de técnicas amostragens coerentes aplicadas para
extração dos dados desejados.
Uma vez obtidos os parâmetros dos coeficientes de realimentação para a topologia
especificada em projeto, foram discutidos os resultados obtidos através do modelo Simulink
do modulador, onde obtiveram-se os resultados atingindo o desempenho estipulado de
ENOB 13 bits, SNR e SNDR 82,6 dB.
Por fim na secao 5 apresenta o cronograma de trabalho que contempla deste projeto
ate a defesa do trabalho de conclusáo de curso, onde sera avaliado o comportamentdo do
modulador a nivel eletrico com componentes ideias, subsequentemente serao desenvolvidos
blocos analogicos para substituir os componentes ideais, todos os projetos futuros serao
desenvolvidos no software Cadence Virtuoso, onde sera utilizada a tecnologia CMOS 65
nm.
37
REFERÊNCIAS
ALLEN, P. E. P. E.; HOLBERG, D. R. CMOS analog circuit design. [S.l.: s.n.], 2002.
757 p. ISBN 9780199765072. Citado na página 7.
BINDRA, H. S. et al. A 1.2-v dynamic bias latch-type comparator in 65-nm cmos with
0.4-mv input noise. IEEE journal of solid-state circuits, IEEE, v. 53, n. 7, p. 1902–1912,
2018. Citado na página 33.
JOHNS, D. A.; MARTIN, K. Analog integrated circuit design. [S.l.]: John Wiley & Sons,
2008. Citado 2 vezes nas páginas 12 e 13.
LATHI, B. Sinais e sistemas lineares (2a. ed.). [S.l.]: Grupo A - Bookman, 2000. 853 p.
ISBN 9788577803910. Citado na página 9.
MALOBERTI, F. Data converters specifications. [S.l.]: Springer, 2007. Citado 4 vezes nas
páginas 9, 10, 15 e 16.