UNIVERSIDADE FEDERAL DO PIAU CENTRO DE TECNOLOGIA CT CURSO: BACHARELADO EM ENGENHARIA ELTRICA PROFESSOR: DR.

. JOS MARIA PIRES DE MENEZES JNIOR DISCIPLINA: LABORATRIO DE CIRCUITOS DIGITAIS

EXPERIMENTO 02: EQUIVALNCIA EM PORTAS LGICAS

ANDREI CARVALHO RIBEIRO (201265795)

TERESINA, JULHO DE 2013

1.

Objetivos

Projetar uma funo lgica XOR a partir da Tabela da Verdade; Usar a Tabela da Verdade para avaliar uma funo lgica dada por uma expresso lgica ou por um circuito lgico; Usar o Teorema de DeMorgan para verificar a equivalncia de circuitos lgicos; Usar a porta XOR para projetar circuitos comparadores; Descrever a funo XOR e mostrar como obter sua expresso lgica; Dar as identidades mais usadas na equivalncia de circuitos; Mostrar como obter a estrutura AND OR, graficamente, a partir da NANDNAND.

2.

Material Utilizado

Mdulo educacional para montagens; 1x CI 7400 (NAND-2); 1x CI 7402 (NOR-2); 1x CI 7404 (NOT); 1x CI 7432 (OR-2); 1x CI 7486 (XOR-2).

3.

Resumo da Teoria

A funo XOR (Exclusive OR) ter nvel lgico ALTO apenas quando as entradas tiverem nveis lgicos diferentes. A 0 0 1 1 B 0 1 0 1 X 0 1 1 0

A partir da tabela verdade usando soma de produtos chegamos a expresso: = + Apesar de existir um CI especfico para a funo XOR, pela expresso percebemos que podemos implementar usando dois inversores, duas portas AND e uma porta OR.

Figura 1

Pelo Teorema de DeMorgan a estrutura AND-OR equivalente estrutura NAND-NAND, consequentemente podemos implementar a funo XOR tambm usando portas NAND associadas a inversores.

Figura 2

Os teoremas booleanos so importantes para simplificar circuitos. Os principais so listados:

Elemento Neutro 1 = 1 + = 1 Idempotente = + =

Comutatividade = + = + Associatividade () = () ( + ) + = + ( + )

Absoro de Morgan Distributividade ( + ) = + ( + ) ( + ) = + + + + = + = + = + + = = 0 + = 1

4. Montagens 4.1. Primeira Montagem XOR a partir de portas NAND 4.1.1. Descrio do Funcionamento Nessa montagem vamos implementar uma porta XOR utilizando um bloco NAND-NAND (equivalente ao bloco AND-OR) e inversores.

Figura 3

A tabela verdade abaixo modela o comportamento da sada desse circuito: A 0 0 1 1 B 0 1 0 1 X 0 1 1 0

4.1.2. Diagrama Eltrico

Figura 4

4.1.3. Verificao do Funcionamento ch05 0 0 1 1 ch04 0 1 0 1 LED00

4.2. Segunda Montagem Comparador de Magnitude 4.2.1. Descrio do Funcionamento Vamos implementar um circuito comparador entre dois nmeros binrios cada um com 3 bits. Dois nmeros binrios so iguais se e somente se todos os bits associados ao mesmo peso so iguais.

Portanto nossa sada X assumir nvel lgico 1 quando todos os bits comparados forem iguais, caso alguns dos bits comparados sejam diferentes a sada assumir valor lgico 0.

Figura 5

A tabela verdade do circuito acima possui 64 linhas, contudo basta verificar 16 estados, 8 com nvel 1 e 8 com nvel 0. A0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 A1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 A2 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 B0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 B1 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 B2 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 X 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0

4.2.2. Diagrama Eltrico

Figura 6

4.2.3. Verificao do Funcionamento

ch09 ch08 ch07 ch06 ch05 ch04 LED00 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0

4.3. Terceira Montagem Porta NAND a partir de porta OR 4.3.1. Descrio do Funcionamento Vamos implementar uma porta NAND, a partir de porta OR e inversores. Abaixo est o diagrama lgico:

Figura 7

Relacionando o Teorema de DeMorgan e a tabela verdade verificamos a equivalncia entre uma porta NAND e uma porta OR com suas entradas barradas: A 0 0 1 1 B 0 1 0 1 + 1 1 1 0 1 1 1 0

4.3.2. Diagrama Eltrico

Figura 8

4.3.3. Verificao do Funcionamento

A 0 0 1 1 5. Concluso

B 0 1 0 1

1 1 0 0

1 0 1 0

___________________________________________________________________ ___________________________________________________________________ ___________________________________________________________________ ___________________________________________________________________ ___________________________________________________________________ ___________________________________________________________________ ___________________________________________________________________ ___________________________________________________________________ ___________________________________________________________________ ___________________________________________________________________ ___________________________________________________________________ ___________________________________________________________________ ___________________________________________________________________ ___________________________________________________________________ ___________________________________________________________________

6. Questes Mostrar a partir da tabela verdade da porta XOR, como possvel implementar um inversor, utilizando a porta XOR. Analisando a tabela verdade da porta XOR percebe-se que quando as duas entradas forem diferentes, a sada assumir nvel logico 1.

Com isso, se fixar uma das entradas com nvel lgico 1, a sada se comporta como um inversor para a outra entrada varivel.

Obter a funo XNOR em termos de inversores e das portas AND e OR, a partir da interpretao logica da Tabela Verdade.

Partindo da tabela verdade podemos obter a expresso lgica equivalente da porta XNOR utilizando as funes inversoras, AND e OR e em seguida a partir da expresso lgica obter o diagrama lgico do circuito equivalente:

10

Aplicando graficamente as equivalncias de portas lgicas, verificar se a equivalncia da figura abaixo vlida. Em caso negativo, que modificao deve ser feita no segundo circuito para torn-lo equivalente ao primeiro.

Analisando as expresses lgicas de cada bloco encontramos: 1 = ( ) +

2 = ( ) ( ) + ( ) + Com isso verifica-se que as duas expresses no so equivalentes, logo, a partir do desenvolvimento de S2 aplicando o teorema de DeMorgan, percebemos que para haver equivalncia entre as duas sadas devemos adicionar uma porta inversora a entrada C do segundo diagrama. Desse modo a equivalncia ser vlida.