Escolar Documentos
Profissional Documentos
Cultura Documentos
Enunciados de Laboratrio
Sistemas Digitais I
Sumrio
Trabalho 0 -
Operaes Lgicas......................................................................... 2
Trabalho 1 -
Trabalho 2 -
Trabalho 3 -
Trabalho 4 -
Semi-Somador/Somador Inteiro/Subtractor.................................... 8
Trabalho 5 -
Trabalho 6 -
Trabalho 7 -
Trabalho 8 -
Trabalho 9 -
JS/03
Sistemas Digitais I
II
A_H
S=A_L
A_H
Z=A_H
A
B
C
Z
0
0
0
0
0
1
B_H
0
1
0
Z=(A.B.C)_H
0
1
1
1
0
0
C_H
1
0
1
1
1
0
1
1
1
III Utilizando o componente 74LS32 execute as seguintes montagens e
identifique a propriedade apresentada na segunda montagem:
A
B
S
A_H
0
0
S=(A+B)_H
0
1
B_H
1
0
1
1
A_H
A_H
B_H
Z=(A+B+C)_H
C_H
JS/03
A
0
0
0
0
1
1
1
1
B
0
0
1
1
0
0
1
1
C
0
1
0
1
0
1
0
1
Sistemas Digitais I
A_H
S=(A+B)_L
B_H
A
0
0
1
1
B
0
1
0
1
A
0
0
1
1
B
0
1
0
1
A_H
S=(A.B)_L
B_H
A_H
B
0
1
0
1
Z=A_L+B_L
B_H
VI Faa as duas montagens e conclua qual a relao entre as sadas S e Z.
A_H
A
0
0
1
1
S=(A+B)_L
B_H
A_H
B
0
1
0
1
Z=A_L.B_L
B_H
JS/03
Sistemas Digitais I
B_L
D_H
Z_H
C_H
II
Suponha que as entradas esto estveis e s uma delas muda. Por exemplo:
01
1
1
01
01
JS/03
Sistemas Digitais I
CLOCK
100 KHz
Z
JS/03
Sistemas Digitais I
II
JS/03
Sistemas Digitais I
II
Entradas
D C B A
Clculo de Int ( 2 x 4)
0 1 0 0
Clculo de Int ((3 + 2)/ 2) 1 0 1 1
Sadas
GF E
0 1 0
0 1 0
JS/03
Sistemas Digitais I
Circuito Semi-Somador:
A tabela de adio de dois bits a seguinte:
A
0
0
1
1
0+0=0
0+1=1
1+0=1
1 + 1 = 0 e vai 1
B
0
1
0
1
S
0
1
1
0
C
0
0
0
1
II
Somador Inteiro:
O Somador Inteiro j leva em considerao a existncia de um possvel
transporte da soma de dois bits anteriores. Realize o circuito seguinte e
compare com o circuito anterior sob os pontos de vista funcional, temporal e
do hardware utilizado.
Ai
Bi
Semi
Somador 1
S
C
Semi
Somador 2
Si+1
Ci
Ci+1
JS/03
Sistemas Digitais I
+/A0
B0
A1
B1
A2
B2
A3
B3
Ci
A0
B0
S0
S0
S1
S1
S2
S2
S3
S3
Co
Co
A1
B1
A2
B2
A3
B3
74LS83A
JS/03
Sistemas Digitais I
P3
Q3
P2
Q2
P1
Q1
P0
Q0
P<Q
P=Q
P>Q
Bits mais
sigificativos
Bits menos
sigificativos
Sadas
P<Q
P=Q
P>Q
II
Q3
1
1
1
0
0
1
1
1
1
1
P2
1
0
0
1
0
0
1
0
0
0
Entradas
Sadas
Q2 P<Q P=Q P>Q P<Q P=Q P>Q
0
0
1
0
0
0
1
0
1
0
1
0
0
0
1
0
0
0
1
0
1
0
1
0
0
0
1
0
0
1
0
0
0
0
1
0
0
0
0
1
Descodificadores e Codificadores:
a) Represente o diagrama lgico de um descodificador de 3 entradas.
b) Baseado num descodificador como o que projectou na alnea anterior e
em portas lgicas OR, projecte um somador inteiro (circuito combinatrio).
c) O conjunto de portas lgicas OR utilizadas na alnea anterior representa
um circuito codificador. Comente esta afirmao.
d) Qualquer circuito combinatrio pode ser representado com
descodificador e um codificador apropriados. Comente a afirmao.
JS/03
um
10
Sistemas Digitais I
EO
L
H
H
H
H
X
X
X
H
L
X
X
H
L
L
X
H
L
L
L
L
L
H
H
L
L
H
L
H
L
L
H
H
H
L
A
B
C
EN
COD
X
Y
EO
Considere que P(A) < P(B) < P(C), em que P(X) representa a prioridade da
varivel de entrada X.
Utilize o menor nmero possvel de circuitos integrados.
b) Exemplifique o funcionamento do circuito atravs de um diagrama temporal
apropriado em que se d nfase funcionalidade da entrada EN e da sada
EO.
JS/03
11
Sistemas Digitais I
II
Construo de um Multiplexer:
A
B
C
D
MUX
JS/03
DMUX
A
B
C
D
12
Sistemas Digitais I
TTL CMOS
Ligar componentes de duas famlias lgicas diferentes s possvel se as
caractersticas de sada de uma forem compatveis com as caractersticas de
entrada da outra.
Monte o seguinte circuito utilizando portas TTL e CMOS.
Vcc
8K2
B
TTL
CMOS
TTL
VOH
VOL
IOH
IOL
CMOS
VIH
VIL
IIH
IIL
b) Dado que a tenso VOH da porta TTL menor que VIH da porta CMOS h o
perigo de se confundir o nvel HIGH entre ambas. Para evitar esse problema,
introduz-se uma resistncia de interface tal como ilustrado no circuito.
A fim de simular os efeitos capacitivos resultantes de ligar vrias portas CMOS
sada da porta TTL, introduza um condensador de 100nF entre o ponto B e a
massa do circuito.
No ponto A, introduza um sinal digital (entre 0 e 5V) de frequncia 100 KHz e
registe as formas de onda nos pontos A, B e C.
c) Repita a mesma operao para valores da resistncia de interface de 4K7 e
2K2.
d) Que pode concluir da observao dos resultados obtidos?
JS/03
13
Sistemas Digitais I
II
CMOS TTL
Monte o seguinte circuito utilizando portas TTL e CMOS.
A
CMOS
TTL
TTL
VOH
VOL
IOH
IOL
VIH
VIL
IIH
IIL
Nota final:
O clculo do valor mnimo da resistncia de interface Ri depende da corrente
que a porta TTL pode fornecer com a sada em low (note-se que IIL de uma
porta CMOS despresvel).
V V
Ri (min) = CC OL
I OL
O seu valor mximo depende da capacitncia total de entrada da carga CMOS
(Ci). Para determin-lo, parte-se da equao da carga da malha com
constante de tempo (Ri x Ci) 500ns (tempo de subida necessrio para o
circuito CMOS).
V IH = VCC (1 e ( t / Ri Ci ) )
JS/03
14
Sistemas Digitais I
o.c.
C_H
D_H
o.c.
E_H
o.c.
Z = (A.B)_L.(C.D)_L.E_H
A porta
Sel.
c) Que tipo de funo exerce o circuito? E qual pode ser a sua utilidade prtica?
JS/03
15
Sistemas Digitais I
Out
II
afirmao
ilustrando
com
um
diagrama
temporal
Out
C
JS/03
16
Sistemas Digitais I
Trabalho 10 I
Latches Vs Flip-Flops
Q H
Q L
R L
Q_H
Q_H
CK_L
R_H
Q_L
Q_L
Q'_H
Q'_L
Q_H
Q_L
JS/03
17
Sistemas Digitais I
b) Diga como se deve actuar sobre as entradas para que os valores aplicados a
S e a R se propaguem at s sadas.
c) Quando se efectua a passagem sinalizada com o resultado final ser
sempre previsvel? Justifique.
III Verifique o funcionamento do Flip-Flop 74LS112A:
a) Preencha a seguinte tabela:
J
0
0
1
1
0
0
1
1
Qt
0
0
0
0
1
1
1
1
NOTA:
K
0
1
0
1
0
1
0
1
Qt+1
JS/03
K
0
1
0
1
PR
Qt+1
CL
18
Sistemas Digitais I
Trabalho 11 -
Registos
B
D
ck
C
Q
D
ck
D
D
ck
ck
Clock
QD
QC
QB
QA
II
ck
ck
ck
ck
Clock
QA
QB
QC
QD
JS/03
19
Sistemas Digitais I
JS/03
20
Sistemas Digitais I
Trabalho 12 -
Contadores.
II
JS/03
21
Sistemas Digitais I
Trabalho 13 -
Multivibradores Discretos.
Monoestvel:
Utilizando portas lgicas CMOS, dimensione o seguinte circuito para que o
produto RC ronde os 0.1ms e monte-o.
VDD
R
C
Vi
X
Vo
II
Astvel:
Utilizando portas lgicas CMOS, dimensione o seguinte circuito para que
oscile com uma frequncia de aproximadamente 10 KHz e monte-o.
A
Out
R
JS/03
22
Sistemas Digitais I
Trabalho 14 -
Multivibradores Integrados.
Monoestvel Redisparvel:
Utilizando o circuito 74LS123 configure um dos monoestveis com
Rext = 1 K e CExt = 1 F e o outro monoestvel com Rext = 10 K e
CExt = 1 F.
Vcc
RExt
Terminal RExt/CExt
CExt
Terminal CExt
II
JS/03
23