Escolar Documentos
Profissional Documentos
Cultura Documentos
Eletrônica Analógica II
Eletrônica Analógica II
n
Eletrnica a
l
g
i
c
a
Aluno: _____________________________________________
II
Eletrnica Analgica II
Capacitor de Acoplamento
Um capacitor de acoplamento acopla um ponto no aterrado a outro ponto no aterrado
(acoplar significa deixar passar somente o sinal ca, bloqueando a componente contnua).
V TH V TH , onde R = RTH + RL
I= =
(R TH + R L )2 + X C R 2 + XC
2 2
Capacitor de Desvio
O capacitor de derivao acopla um ponto desaterrado a um ponto aterrado.
1 1
Freqncia Crtica (fc) Xc = R Logo = R fC =
2 fC C 2RC
VTH VTH
Se Xc = R I= = 0,707
R2 + R2 R
Alta Freqncia de Quina (fh): A resistncia total deve ser no mnimo 10 vezes maior
que a reatncia capacitiva. fh > 10fc
VTH VTH
Se Xc< 0,1R I= = 0,995 (Acoplamento quase ideal)
R + (0,1.R )
2 2 R
1/48
Eletrnica Analgica II
A Figura abaixo esquerda mostra um sinal, VBE, aplicado na base e a resposta, IE.
2/48
Eletrnica Analgica II
VBE 25mV
re' = re' =
IE IE
Ic i
Beta CA (hfe): = = c
Ib ib
Circuito Equivalente CA
Logo no amplificador emissor comum a sada est defasada de 180 em relao entrada.
v b iere'
Impedncia de Entrada da Base: z ent (base ) = = z ent (base ) = re'
ib ib
3/48
Eletrnica Analgica II
Amplificadores de Tenso
Modelo T
v sada
Ganho de Tenso (Av): Av =
v entrada
v entrada = v b ic re'
ic rc rc
Av = AV =
ic re' re'
rc
Av =
re + re'
v b ie (re + re' )
Impedncia de Entrada da Base: z ent (base ) = = z ent (base ) = (re + re' )
ib ib
4/48
Eletrnica Analgica II
Estgios em Cascata:
A corrente ca no primeiro
coletor tem vrios caminhos para
circulao, atravs da resistncia
Rc do primeiro estgio (3,6K), dos
resistores de polarizao do
segundo estgio (10K e 2,2K) e
para dentro da base do segundo
transistor (zent(base)).
Modelo do Transistor:
rc
Onde: A V =
re
Ze = R1 || R2 || Ze(base)
Zs = Rc
Ve = tenso de entrada
Vs = tenso de sada
5/48
Eletrnica Analgica II
Modelo T
v sada iR R
Ganho de Tenso: A v = = c 'C Av = 'C
v entrada iere re
Impedncia de Sada: z sada = R C
v b ie (re + re' )
Impedncia de Entrada da Base: z ent ( base ) = = z ent ( base ) = (re + re' )
ib ib
v sada iere re
Ganho de Tenso (Av): A v = AV = AV =
v entrada ie (re + re )
'
(re + re' )
6/48
Eletrnica Analgica II
Como ib = ic /
v ent
ie =
R E + r + (R1 // R 2 // R G ) /
'
e
O resistor de emissor, RE acionado por uma fonte ca com uma impedncia Thevenin de:
(R1 // R 2 // R G )
rth = re' +
Ento:
(R1 // R 2 // R G )
rsada = re' +
7/48
Eletrnica Analgica II
AMPLIFICADORES DE POTNCIA
trechos do sinal de entrada. A maior vantagem da operao classe D que o amplificador est
ligado (usando potncia) durante curtos intervalos, e a eficincia global pode, na prtica, ser
muito alta, como descrito em seguida.
Eficincia do Amplificador
9/48
Eletrnica Analgica II
Amplificadores em Classe A
Reta de Carga cc e ca
A resistncia ca do coletor diferente da resistncia
cc do coletor. A reta de carga ca mais inclinada, porque a
resistncia ca do coletor menor que a resistncia cc do
coletor.
R C + rc
RE =
VCC / VE + 1
10/48
Eletrnica Analgica II
11/48
Eletrnica Analgica II
Amplificadores em Classe B
Os Limites:
Excurso esquerda = VCEQ
Excurso direita = ICQ re Onde: re = RE || RL
Mxima excurso de pico a pico (MPP): Menor valor entre: MPP = 2 lCQ re ou MPP = 2VCEQ
Circuito Push-Pull
No semiciclo positivo da tenso de entrada, o transistor
superior (T1) est em conduo e o inferior, em corte. O transistor
superior funciona como um seguidor de emissor comum, de forma
que a tenso de sada aproximadamente igual tenso de
entrada.
No semiciclo negativo da tenso de entrada, o transistor
superior (T1) entra em corte e o inferior (T2), em conduo. O
transistor inferior funciona como um seguidor de emissor comum e
produz uma tenso na carga aproximadamente igual tenso de
entrada.
O transistor superior atua no semiciclo positivo da tenso
de entrada e o transistor inferior, no semiciclo negativo. Durante
cada semiciclo, a fonte v, olhando para cada base, uma alta
impedncia de entrada.
Distoro de cruzamento
Como o ponto Q colocado no corte para as retas ca e cc, logo a tenso ca que chega
tem que aumentar at cerca de 0,7V para vencer a barreira de potencial dos diodos emissores.
Por isso no h fluxo de corrente atravs de T1 quando o sinal menor que 0,7V. O
funcionamento semelhante no outro ciclo. No h fluxo de corrente em T2 at que a tenso ca
12/48
Eletrnica Analgica II
de entrada seja mais negativa que -0,7V. Por esta razo se nenhuma
polarizao aplicada aos diodos emissores, a sada do seguidor de
emissor push-pull classe B ser a apresentada na figura ao lado.
O sinal distorcido. Por causa do ceifamento entre os semiciclos,
a sada no mais uma onda senoidal. Como o ceifamento ocorre entre o
instante em que um transistor corta e o instante em que o outro conduz,
chamamos de distoro de cruzamento.
Para se reduzir a distoro de cruzamento, precisamos aplicar
uma pequena polarizao direta para cada emissor. Isto significa localizar
o ponto Q um pouco acima do corte. Como orientao, uma corrente ICQ de 1 a 5% de lc<sat)
suficiente para eliminar a distoro por transio.
No entanto, feito isso, estaremos modificando a classe do amplificador para AB.
PL(max)
A Eficincia: = x100%
PS(max)
13/48
Eletrnica Analgica II
VCC 2VBE
IC =
2R
14/48
Eletrnica Analgica II
O Acionador de Classe B
Para acionar o seguidor de emissor classe B, usa-se
um acionador EC acoplado diretamente, conforme a Figura
ao lado.
O transistor Q2 uma fonte de corrente que
estabelece a corrente cc de polarizao atravs dos diodos.
Ajustando R2 podemos controlar a corrente cc de emissor
atravs de R4. Isso quer dizer que Q2 fornece corrente
contnua atravs dos diodos de compensao. Por causa dos
diodos de polarizao, nos coletores de Q3 e Q4, existe um
mesmo valor de corrente.
Quando um sinal ca aciona a entrada, Q2 comporta-
se como um amplificador linearizado. O sinal ca amplificado
e invertido no coletor de Q2 aciona as bases de Q3 e Q4. No
semiciclo positivo, Q3 conduz e Q4 corta. No semiciclo
negativo, Q3 corta e Q4 conduz.
Um Amplificador Completo
Temos na Figura abaixo um amplificador completo com trs estgios: um amplificador de
pequeno sinal (Q1), um amplificador classe A de grande sinal (Q2) e um seguidor de emissor
push-pull classe B (Q3 e Q4).
15/48
Eletrnica Analgica II
O amplificador de 20 W
da Figura ao lado outro exemplo
do estado da tecnologia dos
amplificadores de potncia
lineares monolticos. O TDA2020,
conectado como se indica, com
uma entrada de 260 mV, origina
tipicamente 20 W em 4 ohms com
menos de 1% de distoro e
eficincia igual a 57%. A resposta
em freqncia (-3 dB) vai de 10 Hz
a 160 kHz com um ganho de
30 dB. Alm disso, o dispositivo
tem proteo contra curtocircuitos
e desligao trmica se for
excedido o limite mximo de
dissipao trmica recomendado.
Os condensadores C1 a C4
proporcionam contornamento da
fonte de alimentao. As malhas
R3C5 e R1C6 produzem compensao de atraso na sada e na entrada, respectivamente. A
compensao ainda controlada pelo condensador C7. Como o nvel DC da sada posto a
(V+ + V-) / 2, esta operao em fonte de alimentao repartida fornece a sada DC de 0 V e a
carga pode ser acoplada diretamente, eliminando a necessidade de um condensador de
acoplamento muito grande. Os diodos D1 e D2 fixam (e assim protegem) a sada nas excurses
indutivas maiores que as tenses de alimentao.
16/48
Eletrnica Analgica II
REGULADOR SRIE
O diodo zener atua apenas como elemento de referncia enquanto que o transistor o
elemento regulador ou de controle. Observa-se que o transistor est em srie com a carga, da o
nome regulador srie.
Funcionamento:
A tenso de sada estar disponvel na carga (VL), ento: VL = VZ - VBE
Como VZ >> VBE podemos aproximar: VL = VZ
Sendo VZ constante, a tenso no ponto "x" ser constante
Caso VIN aumente podemos analisar o que acontece aplicando LKT:
Portanto, quando VIN aumenta, como VZ constante, VCB tambm aumentar provocando
um aumento de VCE, de modo a suprir a variao na entrada, mantendo VL constante.
VL = VIN - VCE
Caso VIN diminua podemos analisar o que acontece aplicando LKT, obedecendo os mesmos
princpios adotados anteriormente. Neste caso VCB diminui.
REGULADOR PARALELO
A exemplo do regulador srie, o transistor atua como elemento de controle e o zener como
elemento de referncia.
Como a carga fica em paralelo com o transistor, da a denominao regulador paralelo,
cujo circuito mostrado abaixo.
Funcionamento:
VZ = VCB como VZ constante, VCB ser constante
VCE = VCB + VBE, mas VCB >> VBE
Logo: VCE = VCB, onde VCE = VZ
Ao variar a tenso de entrada dentro de certos limites, como VZ fixa, variar VBE variando
a corrente IB e conseqentemente IC. Em outras palavras, variando-se a tenso de entrada
ocorrer uma atuao na corrente de base a qual controla a corrente de coletor.
Neste caso, VCE tende a permanecer constante desde que IZ no assuma valores menores
que IZ(MIN) e maiores que IZ(MAX).
Os parmetros para o projeto de em regulador paralelo so essencialmente: VIN, VL e
IL(MAX).
Funcionamento:
Quando houver uma variao da tenso de entrada, a tendncia ocorrer uma variao
da tenso de sada.
Supondo que VIN aumente, a tenso nos extremos de RL tender a aumentar, aumentando
a tenso VR2 e VR3, mas, como a tenso no emissor de T2 fixada por VZ, ento um aumento de
tenso no ponto "x" provocar um aumento de VBE2, que aumentar IB2 e conseqentemente IC2.
Quando IC2 aumenta, haver um aumento da tenso em R1 (VR1), uma vez que a tenso do
emissor de T2 fixada pela tenso de zener (VZ).
Como VBE1 fixa, ento um aumento de VR1 provocar um aumento de VCE1.
Lembrar que VR1 = VCB1 e que VCB1 + VBE1 = VCE1.
Um aumento de IC2 provocar tambm um discreto aumento na corrente de base de T1
(IB1).
IC2 = IR1 - IB1 IR1 = IC2 + IB1
18/48
Eletrnica Analgica II
O transistor de efeito de campo (FET field effect transistor) um transistor unipolar, ou seja ele
funciona com apenas um tipo de carga (eltron ou lacuna). Sendo um transistor ele possui muitas
semelhanas com os bipolares que estudamos at agora. Os FETs se classificam em duas
classes: os JFETs e os MOSFETS.
O JFET (junction FET ou FET de juno) construdo a partir de um pedao de semicondutor tipo
n ou p, sendo seu funcionamento igual, diferindo apenas como nos bipolares NPN e PNP, na
polarizao. Embora existam JFETs de quatro terminais, na maioria das vezes eles tem trs
terminais que so anlogos aos dos transistores bipolares:
Como nos transistores bipolares os eltrons circulam do emissor para o coletor, no JFET eles vo
da fonte (S) para o dreno (D). A corrente convencional vai no sentido inverso.
Ao aplicarmos uma tenso VDD entre dreno e fonte os eltrons podem fluir pelo material n, da
fonte para o dreno. Sendo a porta de material p, formam-se dois diodos p-n, um entre porta e
dreno e outro entre porta e fonte. Num bipolar ns polarizamos o diodo base-emissor diretamente
e o diodo base-coletor inversamente para funcionamento correto como transistor. No JFET ns
polarizamos reversamente os dois diodos. Isto cria em volta das junes de porta uma camada de
depleo, pela recombinao dos eltrons e das lacunas em torno das junes reversamente
polarizadas. Veja a figura abaixo onde mostrada a polarizao usual e a formao das camadas
de depleo em torno da porta. Estas camadas de depleo formam um estreitamento no material
n, dificultando a passagem dos eltrons da fonte (S) para o dreno (D). Quanto maior for a tenso
na porta (mais negativa em relao fonte) maior ser a zona de depleo, mais estreito fica o
canal e menos corrente circular pelo JFET.
19/48
Eletrnica Analgica II
Como a polarizao reversa no diodo porta-fonte, a corrente que circula quase nula. Na
prtica podemos considerar IG = 0. Mas se IG = 0, aplicando a lei de Ohm na entrada do JFET
temos:
VGG VGG
VGG = R ent .I G ou R ent = = =
IG 0
Isto significa que o JFET tem uma impedncia de entrada elevadssima, da ordem de centenas
de Mega Ohms.
Por outro lado se IG = 0, por Kirchhoff temos que ID = IS. Para aplicaes de baixa freqncia
podemos at inverter dreno e fonte que o JFET funciona igualmente. Para freqncias mais
elevadas as capacitncias parasitas entre porta e dreno so menores que as entre porta e fonte.
O JFET ser sempre polarizado com os dois diodos com tenso reversa. Logo podemos concluir
que a corrente de dreno mxima ser quando VGS = 0, pois assim a zona de depleo ser a
menor possvel. O funcionamento do JFET com VGS = 0 (porta curto circuitada terra) mostrado
na figura abaixo.
Repare como esta curva se parece com a curva de coletor de um bipolar. Note que:
A corrente de dreno (IDSS = I drain source shorted) sai de zero, quando VDS = 0 e sobe
rapidamente, de forma linear at que VDS = VP, ento h uma estabilizao de IDSS,
mesmo com o aumento de VGS, at atingirmos VDS = VDS(max), quando h uma ruptura com
IDSS disparando e o JFET sendo destrudo;
20/48
Eletrnica Analgica II
O ponto VP (de pinchoff ou estrangulamento) a tenso mnima para que IDSS fique
praticamente constante;
O fabricante fornece o valor de IDSS, bem como o de VDS(max). Outro dado importante o valor de
VP, que nem sempre dado pelos fabricantes. Eles fornecem sempre VGS(off) que a tenso de
porta que leva o JFET ao corte (ID = 0). A figura abaixo ilustra o ponto de VGS(off).
Veja que, como dissemos, se VGS = 0, temos ID mximo, que de 8mA na figura acima. Se
aumentarmos a diferena de potencial entre porta e fonte (VGS), sempre com a polarizao
reversa, ID vai diminuindo at que com VGS = -4V (porta a 4 V abaixo da fonte), temos ID = 0, ou
seja o JFET est cortado. Assim temos no nosso exemplo VGS(off) = -4V. Por caractersticas
construtivas sabemos que VP = |VGS(off)| ou ento:
VGS(off) = VP
A figura acima ilustra bem este aspecto. Note que VP a tenso mnima para que IDS seja
aproximadamente constante quando VGS = 0.
A parte da curva da figura acima entre VDS = 0 e VDS = VP bastante linear, o que equivale a reta
de saturao de um transistor bipolar. Esta regio chamada de regio hmica do JFET pois a
relao entre V e I linear. Isto equivale a um resistor com valor:
VP
R DS =
IDSS
21/48
Eletrnica Analgica II
O fabricante fornece IDSS e VGS(off), assim basta saber a tenso VGS do nosso circuito para
calcular ID.
Repare que esta curva uma parbola, pois ID = K x IDSS , sendo K um fator quadrtico:
2
V
K = 1 GS
VGS(off)
Por ser quadrtico o fator que relaciona a corrente de dreno o JFET chamado de dispositivo
quadrtico, o que bom para certas aplicaes principalmente em udio onde muitas vezes
misturamos sinais.
Assim podemos representar o JFET como uma fonte de corrente cuja sada K x IDSS,
dependendo da tenso VGS, isto para VDS acima de VP. Na regio hmica (VDS<VP) o JFET se
comporta como um resistor RDS = VP / IDSS. Portanto para representar o circuito equivalente de
um JFET precisamos de dois modelos, mostrados abaixo:
Estes modelos so construdos tomando por base o comportamento ideal do JFET mostrado a
seguir onde temos ID = constante ou seja uma reta bem horizontal e tambm para VDS < VP todas
as curvas se sobrepondo.
Dependendo de como polarizamos o JFET ele pode se comportar como uma fonte de corrente
(regio ativa) ou como um resistor (na saturao). Os modelos acima apresentam um resistor
entre porta(G) e fonte(S), RGS, que sabemos ser muito elevado, podendo simplesmente ser
desprezado.
J vimos que o ponto VP define a separao entre as duas regies de operao do JFET, assim
precisamos saber seu valor correto. A folha de dados do fabricante nos d VP para VGS = 0. Para
VGS 0 calculamos:
VP = ID x RDS
A seqncia de clculo :
VP
Calcular: R DS =
IDSS
22/48
Eletrnica Analgica II
2
VGS
Calcular: ID = IDSS . 1
VGS(off)
Calcular VP, que VP proporcional VGS que est sendo usado no circuito.
Polarizao do FET
A Figura abaixo (a) mostra a polarizao da porta. Uma tenso VGG fixa aplicada na porta. Esta
a pior forma de polarizar um amplificador JFET, porque o ponto Q varia em funo de IDSS e
VGS(off). Como essas variveis modificam-se com a temperatura e com a substituio do JFET,
impossvel obter um ponto Q estvel com a polarizao de porta.
Finalmente, chegamos autopolarizao, mostrada na Figura abaixo (d). Esse tipo de polarizao
no tem equivalente em circuitos bipolares. A autopolarizao a forma preferida de polarizao
para um amplificador JFET. Voc ver que esse tipo de polarizao mais usado do que qualquer
outro tipo de JFET. Por sua simplicidade, ela oferece um mtodo elegante e efetivo para a
polarizao de um amplificador JFET. Embora o ponto Q no seja slido como uma rocha, ele
estvel o suficiente para a maioria das aplicaes de amplificadores que usam JFET.
23/48
Eletrnica Analgica II
Polarizao Fixa
O resistor RG est presente para assegurar que Vi aparea na entrada do amplificador FET na
anlise AC. Para a anlise DC, temos:
IG 0 A e
VRG = IG RG = 0 . RG = 0 V.
A queda de zero volt atravs de RG permite substituir RG por um curto-circuito equivalente, para a
anlise DC.
Como o terminal negativo da bateria est conectado na porta, pode-se concluir que a polaridade
de VGS oposta de VGG. Aplicando a lei das tenses de Kirchhoff na malha de entrada, no
sentido horrio, resulta em:
VGG VGS = 0.
VGS = VGG.
Uma vez que VGG uma fonte de constante, a tenso VGS fixa, da a notao "configurao com
polarizao fixa".
2
V
ID = IDSS .1 GS
VGS(off)
Uma vez que VGS fixa para esta configurao, ela pode
ser substituda na equao de Shockley para se
determinar o valor de ID. Este um dos poucos casos em
que a soluo matemtica pode ser empregada
diretamente.
VDS = VDD ID R D
Na figura ao lado temos o ponto de operao utilizado para projetos de polarizao de FETs.
24/48
Eletrnica Analgica II
Autopolarizao
Para a anlise DC, os capacitores podem ser substitudos por circuitos-abertos e o resistor RG
substitudo por um curto-circuito equivalente, j que a condio que IG = 0mA.
VGS VRS = 0
Observe neste caso que VGS funo da corrente de sada ID. Para se obter a corrente de dreno
ID podemos adotar o mtodo matemtico ou o mtodo grfico. Atravs do mtodo matemtico ID
poder ser definido pela equao de Shockley.
2
V
ID = IDSS .1 GS
V
GS(off)
V
2
ID = IDSS .1 GS
V
GS(off)
VGS = R SID
Aps a realizao dos clculos, deve e tomar o cuidado de assumir o valor correto de ID, pois este
deve estar entre zero e IDSS.
transferncia de forma inadequada, ou mesmo no desenha-la dentro das devidas escalas, alm
de nos induzir ao erro.
Verifique ainda que atravs da malha dreno-fonte, obtm-se VDS. Lembre que IS = ID, onde
resultar em:
VDS = VDD ID (R S + RD )
Alm disso:
VS = RS . ID e VG = 0 V.
VD = VDD RD . ID
A polarizao por divisor de tenso aplicada aos amplificadores com TBJ tambm aplicada aos
amplificadores com FET. A configurao bsica exatamente a mesma, mas a anlise DC
consideravelmente diferente. IG = 0 A para os amplificadores com FET, mas, para os
amplificadores que utilizam TBJ, o valor de IB pode afetar os nveis de corrente e tenso nos
circuitos de entrada e sada. Lembre-se de que IB o elo de ligao entre os circuitos de entrada e
sada na configurao com divisor de tenso para o TBJ, enquanto VGS faz o mesmo para a
configurao com FET.
Uma vez que IG = 0 A, a lei das correntes de Kirchhoff permite afirmar que IR1 = IR2 e o circuito
equivalente-srie que aparece esquerda da figura pode ser utilizado para se determinar o valor
de VG. A tenso VG, igual tenso atravs de R2, pode ser determinada com o auxlio da regra do
divisor de tenso:
R 2 VDD
VG =
R1 + R 2
Aplicando a lei das tenses de Kirchhoff no sentido horrio na malha de entrada (malha de VGS),
resulta em:
VG VGS VRS = 0
26/48
Eletrnica Analgica II
VGS = VG VRS
VGS = VG IDRS
V
2
ID = IDSS .1 GS
V
GS(off)
VGS = VG IDR S
Aps a realizao dos clculos, deve e tomar o cuidado de assumir o valor correto de ID, pois este
deve estar entre zero e IDSS.
Uma vez determinados os valores de IDQ e VGSQ, a anlise restante pode ser feita da maneira
usual. Ou seja,
VD = VDD IDRD
VS = IDRS
Polarizao de Fonte
A Figura abaixo mostra a polarizao de fonte (similar polarizao de emissor com duas
alimentaes). A ideia sobrepujar as variaes em VGS. O valor de ID dado por:
VSS VGS
ID =
RS
Para a polarizao de fonte funcionar bem, VSS tem de ser muito maior do
que VGS. Entretanto, uma faixa de variao tpica para VGS de -1 a -5 V,
logo voc pode ver que uma realimentao perfeita no possvel com as
tenses de alimentao tpicas. Novamente, a estabilidade mxima na
polarizao requer um VSS to grande quanto possvel e um VGS tambm
to pequeno quanto possvel.
27/48
Eletrnica Analgica II
Quando alimentaes positiva e negativa esto disponveis, voc pode usar a polarizao por
fonte de corrente, mostrada na Figura abaixo (a). Como o transistor bipolar polarizado pelo
emissor, sua corrente de coletor dada por:
VEE VBE
IC =
RE
Como o trarisistor bipolar funciona como uma fonte de corrente CC, ele fora a corrente do dreno
do JFET a ser igual corrente do coletor do bipolar:
ID = IC
A Figura (b) ilustra como eficiente a polarizao por fonte de corrente. Como Ic constante, os
dois pontos Q tm o mesmo valor da corrente do dreno. A fonte de corrente elimina efetivamente
a influncia de VGS. Embora VGS seja diferente para cada ponto Q, ele no mais influencia o valor
da corrente de dreno. Essa a estabilidade definitiva na polarizao para um JFET.
A Transcondutncia
I D
gm =
VGS
Como as mudanas em ID e VGS equivalentes para a corrente e a tenso CA, a Equao acima
pode ser escrita como:
id
gm =
v gs
28/48
Eletrnica Analgica II
0,2mA
gm = = 2(10-3 )mho = 2.000mho
0,1V
A unidade "mho" a razo entre a corrente e a tenso. O equivalente formal para o mho o
Siemens (S). A maioria das folhas de dados continua a usar o mho em vez do siemens. Elas
tambm usam o smbolo gfs para gm.
A Figura abaixo mostra um circuito equivalente ca simples para um JFET. H uma resistncia RGS
muito alta entre a porta e a fonte. Esse valor est bem na faixa das dezenas ou centenas de
megohms. O dreno do JFET funciona como uma fonte de corrente com um valor de gm.vgs. Se
soubermos os valores de gm e de vgs poderemos calcular a corrente ca de dreno. Esse modelo
uma primeira aproximao porque ele no inclui a resistncia interna da fonte de corrente, a
capacitncia do JFET e assim por diante. Em baixas frequncias, podemos usar esse modelo CA
simples na anlise de defeitos e anlises preliminares.
2I DSS
VGS(off) =
g m0
Ela til porque VGS(off) difcil de ser medida com preciso. Porm, IDSS e gm0 so fceis de
serem medidos com grande preciso. Portanto, a aproximao padro medir IDSS e gm0, e ento
calcular VGS(off). Isso feito na folha de dados.
29/48
Eletrnica Analgica II
Quando VGS = 0, gm tem o seu valor mximo. Esse valor mximo designado como de gm0, ou gfs0
na folha de dados. Quando VGS negativa, gm diminui de valor. Aqui est a equao de gm para
qualquer valor de VGS:
V
g m = g m0 1 GS
V
GS(off)
Observe que gm diminui linearmente quando VGS se torna mais negativa, como mostrado na Figura
acima (c). Essa propriedade til em controle automtico de ganho.
AMPLIFICADORES JFET
A Figura abaixo (a) mostra um amplificador fonte-comum (CS - commom-source). Ele similar a
um amplificador EC. Portanto, muitas das ideias que voc aprendeu antes sobre transistores
bipolares se aplicam aqui. Por exemplo, os capacitores de acoplamento e de derivao funcionam
como curtos para CA. Por isso, a tenso CA de entrada acoplada diretamente porta. Como a
fonte est no terra para CA por meio do capacitor de derivao, toda tenso CA de entrada
aparece entre a porta e a fonte. Isto produz uma corrente CA de dreno. Como a corrente CA flui
atravs do resistor do dreno, obtemos um amplificador com tenso CA invertida na sada. Esse
sinal de sada ento acoplado ao resistor de carga.
A Figura abaixo (b) mostra o circuito equivalente CA. Aqui, a resistncia da porta est em paralelo
com a resistncia porta-fonte do JFET. Como a tenso CA de entrada aparece atravs dos
terminais porta-fonte, a fonte de corrente tem um valor de gmvent. Essa corrente CA de dreno
circula atravs da resistncia CA de dreno, que so as resistncias RD e RL em paralelo.
30/48
Eletrnica Analgica II
Ganho de Tenso
rd = RD || RL
Quando a corrente de sada gmvent flui atravs de rd, ela produz uma tenso de sada de
vsada = gm vent rd
v sada
= g m rd
v ent
Lembre-se de que o ganho de tenso definido como a tenso de sada dividida pela tenso de
entrada. Portanto, a equao anterior pode ser escrita como
A = gm rd
Ela diz que o ganho de tenso de um amplificador fonte-comum igual transcondutncia vezes
a resistncia CA do dreno.
1
gm =
r' e
H uma conexo entre o ganho de tenso de um JFET e de um transistor bipolar. Essa conexo
permite-nos usar um atalho para derivao e recordao das frmulas do JFET. Como os
transistores bipolares e os JFETs tm circuitos equivalentes similares, toda as frmulas para
ganho de tenso so anlogas umas s outras. Isso significa que podemos reescrever qualquer
frmula de bipolar para um circuito JFET comparvel mudando os subndices e substituindo r'e por
1/gm. Por exemplo, o amplificador bipolar EC tem um ganho de tenso de:
rc
A=
r' e
rd
A= = g m rd
1/g m
Um amplificador JFET linearizado como o da Figura abaixo (a) tem parte da resistncia de fonte
sem o capacitor de derivao. Isso similar ao amplificador bipolar linearizado cujo ganho de
tenso :
rc
A=
re + r' e
31/48
Eletrnica Analgica II
Se voc se lembra dessa frmula para o transistor bipolar, pode obter facilmente a frmula
equivalente para JFET. Substitua rc por rd, re por rs, e r'e por 1/gm para obter:
rd
A=
rs + 1/g m
Como um exemplo final, o seguidor de fonte da Figura (b) similar a um seguidor de emissor cujo
ganho de tenso :
re
A=
re + r' e
Quando voc substitui re por rs e r' por 1 lgm obtm o ganho de tenso de um seguidor de fonte;
rs
A=
rs + 1/g m
importante lembrar-se da ltima equao, porque o seguidor de fonte um dos circuitos JFET
mais largamente usados. Semelhante ao seguidor de emissor, o seu ganho de tenso menor do
que 1. Mas ele tem a maior vantagem, que a altssima impedncia de entrada. Voc ver o
seguidor de fonte usado em todos os tipos de aplicaes.
32/48
Eletrnica Analgica II
MOSFET
O FET de xido de semicondutor e metal, MOSFET, tem uma fonte, uma porta e um dreno. A
diferena bsica para o JFET porta isolada eletricamente do canal. Por isso, a corrente de porta
extremamente pequena, para qualquer tenso positiva ou negativa.
A Figura abaixo mostra um MOSFET de modo depleo canal n e o seu smbolo. O substrato em
geral conectado a fonte (pelo fabricante), Em algumas aplicaes usa-se o substrato para
controlar tambm a corrente de dreno. Neste caso o encapsulamento tem quatro terminais.
Os eltrons livres podem fluir da fonte para o dreno atravs do material n. A regio p chamada
de substrato, e ela cria um estreitamento para a passagem dos eltrons livres da fonte ao dreno.
A fina camada de dixido de silcio (SiO2), que um isolante, impede a passagem de corrente da
porta para o material n.
Como a porta est isolada eletricamente do canal, pode-se aplicar uma tenso positiva na porta
(inverso de polaridade bateria VGG do circuito da Figura acima). A tenso positiva na porta
aumenta o nmero de eltrons livres que fluem atravs do canal. Quanto maior a tenso, maior a
corrente de dreno. Isto que a diferencia de um JFET.
Caractersticas de dreno e
transferncia para um
MOSFET tipo depleo de
canal n.
33/48
Eletrnica Analgica II
A Figura acima mostra um MOSFET de canal n do tipo crescimento e o seu smbolo. O substrato
estende-se por todo caminho at o dixido de silcio. No existe mais um canal n ligando a fonte e
o dreno.
Quando a tenso da porta zero, a alimentao VDD fora a ida dos eltrons livres da fonte para
o dreno, mas substrato p tem apenas uns poucos eltrons livres produzidos termicamente. Assim,
quando a tenso da porta zero, o MOSFET fica no estado desligado (off). Isto totalmente
diferente dos dispositivos JFET e MOSFET de modo depleo.
Quando a porta positiva, ela atrai eltrons livres na regio p. Os eltrons livres recombinam-se
com as lacunas na regio prxima ao dixido de silcio. Quando a tenso suficientemente
positiva, todas as lacunas encostadas a dixido de silcio so preenchidas e eltrons livres
comeam a fluir da fonte para o dreno. O efeito o mesmo que a criao de uma fina camada de
material tipo n prximo ao dixido de silcio. Essa camada chamada de camada de inverso tipo
n. Quando ela existe o dispositivo, normalmente aberto, de repente conduz e os eltrons livres
fluem facilmente da fonte para o dreno.
O VGS mnimo que cria a camada de inverso tipo n chamado tenso de limiar, simbolizado por
VGS(th). Quando VGS menor que VGS(th), a corrente de dreno zero. Mas quando VGS maior
VGS(th), uma camada de inverso tipo n conecta a fonte ao dreno e a corrente de dreno alta.
VGS(th) pode variar de menos de 1V at mais de 5V dependendo do MOSFET.
A Figura abaixo mostra as curvas ID x VDS e ID x VGS do MOSFET de modo intensificao e reta de
carga tpica. No grfico ID x VDS, a curva mais baixa para VGS(th). Quando VGS maior que VGS(th), a
corrente de dreno controlada pela tenso da porta. Neste estgio o MOSFET pode trabalhar
tanto quanto um resistor (regio hmica) quanto uma fonte de corrente. A curva ID x VGS, a
curva de transcondutncia e uma curva quadrtica. O incio da parbola est em VGS(th). Ela
dada por:
ID = k(VGS VGS(th) )2
34/48
Eletrnica Analgica II
ID = k(VGS VGS(th) )2
ID(on)
k=
(VGS(on) VGS(th) )
2
Uma vez definido k, outros nveis de ID podem ser determinados a partir de valores de VGS.
Os MOSFET tm uma fina camada de dixido de silcio, um isolante que impede a circulao de
corrente de porta tanto para tenses positivas como negativas. Essa camada isolante mantida
to fina quanto possvel para dar a porta um melhor controle sobre a corrente de dreno. Como a
camada muito fina, fcil destru-la com uma tenso porta fonte excessiva. Alm da aplicao
direta de tenso excessiva entre a porta fonte, pode-se destruir a camada isolante devido a
transientes de tenso causados por retirada/colocao do componente com o sistema ligado. O
simples ato de tocar um MOSFET pode depositar cargas estticas suficiente que exceda a
especificao de VGS mximo. Alguns MOSFET so protegidos por diodos zener internos em
paralelo com a porta e a fonte. Mas eles tem como inconveniente, diminuir a impedncia de
entrada.
35/48
Eletrnica Analgica II
AMPLIFICADOR DIFERENCIAL
O amplificador diferencial um dos melhores estgios de acoplamento direto disponveis
para o projetista de Cl. um tipo de amplificador que muitssimo usado na etapa de entrada dos
amplificadores operacionais. Veja abaixo o diagrama em blocos de um amplificador operacional.
36/48
Eletrnica Analgica II
A corrente de compensao de entrada pode fazer com que uma tenso indesejvel
aparea na sada do amplificador diferencial, dependendo dos valores dos resistores de base de
cada transistor.
Este o valor quiescente da tenso no coletor de T2. Qualquer desvio deste valor de
tenso quiescente chamado de tenso de compensao de sada. Se os transistores no forem
idnticos, as correntes de emissor sero diferentes e haver uma tenso de compensao de
sada. Para eliminar a tenso de compensao de sada, temos que aplicar uma tenso em uma
das entradas do amplificador diferencial, que chamada de tenso de compensao de entrada.
Por exemplo, se a folha de dado de um amplificador operacional informar que ele tem uma tenso
de compensao de entrada de 10mV, ento ser preciso aplicar uma tenso de 10mV em
uma das entradas para zerar a tenso de compensao de sada.
Em geral, quanto menor a tenso de compensao de entrada, melhor o amplificador
diferenciai porque os transistores esto mais bem casados. Aqui est um dos grandes motivos
pelo qual o amplificador diferencial amplamente usado como estgio de entrada nos
amplificadores operacionais. Em uma pastilha de silcio, bem mais fcil de se construir
transistores bem casados. Se um amplificador diferencial for projetado com transistores discretos,
isto seria praticamente impossvel.
v in
ie = ic i e
2re'
v in
v out = ic R c = Rc
2re'
v out R
Ganho de tenso: A = A = c'
v in 2re
Impedncia de Entrada:
v in
Z in = (impedncia de entrada)
ib
v v
ie = in' ib in 2re' Logo: Z in = 2re'
2re ib
37/48
Eletrnica Analgica II
MODO COMUM
Operao em modo comum quando aplicamos o mesmo sinal em ambas entradas,
podendo ser tambm sinais de mesmo potencial e defasagem 0o entre si. Geralmente, a maioria
dos sinais de interferncia so aplicados em modo comum.
Idealmente no haver tenso ca na sada em um sinal de entrada em modo comum,
pois a tenso entre as bases zero.
As entradas do amplificador diferencial podem funcionar como pequenas antenas. Por
esse motivo o amplificador pode receber em suas entradas pequenas interferncias. Uma grande
razo da popularidade do amplificador diferencial a sua caracterstica de atenuar estes sinais
(interferncias). Admitindo transistores idnticos, as tenses iguais na base produzem correntes
iguais de emissor. Como as duas correntes de emissor so iguais, no h corrente atravs do fio
que interliga os emissores.
v out ic R c Rc R
Ganho de Tenso em Modo Comum: A MC = = = = c
v in(MC ) ie (2R e + re ) 2R e + re 2R e
' '
FONTE CC
38/48
Eletrnica Analgica II
As fontes de corrente fsicas possuem alta resistncia interna. Nos exemplos abaixo de
amplificadores diferenciais, a corrente le obtida usando a expresso:
V + Vee VBE
Ie = cc
RX
AMPLIFICADOR OPERACIONAL
um circuito integrado que tem a funo de realizar operaes matemticas tais como:
soma, subtrao, integrao, etc.
Amplificador Operacional Ideal: O AmpOp ideal constitui um modelo simplificado de um
amplo conjunto de amplificadores de tenso atualmente existentes no mercado. Caracteriza-se
pelas seguintes propriedades:
Impedncia de entrada infinita.
Impedncia de sada nula.
Ganho de tenso infinito.
Ausncia de qualquer limitao em freqncia e em amplitude.
Largura de banda infinita.
Tenso de offset de entrada nula.
Deriva trmica nula.
Taxa de limitao de inclinao (slew rate) infinita. - A taxa de limitao de
inclinao fornece um parmetro especificando a mxima taxa de mudana de tenso de sada
quando aplicado um grande sinal de entrada em forma de degrau. Se algum tentar acionar a
sada numa taxa de variao de tenso maior que a taxa de limitao de inclinao, a sada no
ser capaz de variar suficientemente rpido, e no variar sobre a faixa completa esperada,
resultando num sinal cortado ou distorcido.
Na prtica os AmpOp no so ideais mas sim reais, o que implica que aquelas
caractersticas so aproximadas. No entanto, considerar os AmpOp ideais simplifica o estudo das
suas aplicaes e o que vamos fazer.
Como em condies normais o ganho dos amplificadores operacionais muito elevado,
na amplificao pode ocorrer distores prejudiciais finalidade do projeto. Nestas condies,
com a finalidade de se controlar o ganho do amplificador e tambm de reduzir a distoro,
utilizado um circuito externo de realimentao negativa. As mesmas tcnicas utilizadas na
realimentao de circuitos com transistores podem ser usadas com os AmpOp de modo a reduzir
o ganho global a valores aceitveis, permitindo a sua fixao para valores bem precisos e fazer o
ganho do circuito independente do ganho em malha aberta do amplificador operacional.
39/48
Eletrnica Analgica II
Amplificador Inversor
v o iR 2 R
A= = A= 2
vi iR1 R1
Amplificador Somador
v1 v 2 v
i= + + ... + n
R1 R 2 Rn
R' R' R'
vo = R' i = ( V1 + V2 + ... + Vn )
R1 R2 Rn
Se R1 = R2 = ... = Rn = R. Ento:
R'
vo = ( V1 + V2 + ... + Vn )
R
Amplificador Diferenciador
dv i vo
ic = C i=
dt R
dv i v
Como i = ic, temos: C = o (*)
dt R
Podemos isolar o valor de v0 da expresso (*), e ficamos com:
dv i
v o = RC . O que indica que o sinal de sada proporcional
dt
derivada do sinal de entrada.
Amplificador Integrador
dv o vi
ic = C i=
dt R
Como i = ic, temos:
t
vi dv v 1
RC 0
= C o dv o = i dt v o = v i dt
R dt R
40/48
Eletrnica Analgica II
O circuito acima necessita de uma ligeira modificao para torn-lo prtico. Em virtude
de o capacitor ser um circuito aberto para sinais cc, no h realimentao negativa na freqncia
zero. Sem a realimentao negativa, o circuito considera qualquer tenso de compensao de
entrada como uma tenso de entrada vlida. O resultado que o capacitor se carrega e a tenso
de sada entra na saturao positiva ou negativa, na qual permanece indefinidamente.
Uma forma de reduzir o efeito da tenso de compensao de entrada diminuir o ganho
de tenso na freqncia zero inserindo um resistor em paralelo com o capacitor. Esse resistor
deve ser pelo menos 10 vezes maior do que o resistor de entrada. Se a resistncia acrescentada
for de 10R, o ganho de tenso de malha fechada ser 10 e a tenso de compensao de sada
ser reduzida para um nvel aceitvel. Quando houver um sinal vlido na entrada, o resistor
adicional quase no tem efeito na carga do capacitor.
Amplificador No Inversor
v oR1 v R + R2
vi = o = 1
R1 + R 2 vi R1
vo R
A= = 1+ 2
vi R1
R2 R + R2
vZ = vo vo = vZ 1
R1 + R 2 R2
R1
v o = (1 + )v Z
R2
Retificador Ativo
Quando o sinal da entrada no
inversora se torna positivo, a sada se torna
positiva e liga o diodo. O circuito se
comporta como um seguidor de tenso
(buffer) e o semiciclo positivo aparece
atravs do resistor de carga. Quando a
entrada fica negativa, a sada do AmpOp
torna-se negativa e desliga o diodo. Com o
diodo aberto, no aparecer nenhuma
tenso atravs do resistor de carga, e a
sada final quase um sinal de meia onda
perfeito.
41/48
Eletrnica Analgica II
Comparadores
Aplicaes No Lineares
Na curva caracterstica do AmpOp em malha aberta pude-se verificar que a sada varia
linearmente com a entrada se esta se mantiver no intervalo entre -0,1 mV e 0,1 mV. Fora deste
intervalo o AO satura. Na prtica se a tenso de entrada, em mdulo, for muito maior do que
0,1 mV a curva caracterstica de transferncia se aproxima da ideal.
42/48
Eletrnica Analgica II
R1Vsat R1Vsat
V1 = + e V2 = , a Histerese = V1 - V2
R1 + R 2 R1 + R 2
43/48
Eletrnica Analgica II
Sada de Potncia
44/48
Eletrnica Analgica II
Filtros Ativos
Filtro Passa-Baixa
Um filtro que apresenta uma resposta constante de DC at a freqncia de corte (fc) e
no permite que nenhum sinal passe acima desta freqncia chamado filtro passa-baixa. Um
filtro passa-baixa de primeira ordem ou de um plo apresenta um nico circuito de desvio.
VsadaR 2 V R + R2
Vent = sada = 1
R1 + R 2 v ent R2
Vsada R
A= A = 1+ 1
Vent R2
1
e a freqncia de corte: fc =
2RC
Acima da freqncia de corte, o ganho de tenso diminui a uma taxa de 20dB por
dcada, que equivale a 6dB por oitava.
R1
1,586 = +1 R1 = 0,586 R2.
R2
1
Quando A = 1,586, a freqncia de corte ser: fc =
2RC
Um filtro Butterworth de dois plos como o da Figura acima tem a vantagem de utilizar
componentes de valores iguais. Na freqncia de corte, o ganho total de tenso est 3dB abaixo.
Acima da frequncia de corte, o ganho de tenso diminui 40dB por dcada, que equivalem a
12 dB por oitava. Esta inclinao diminui duas vezes mais rapidamente do que a anterior. Isto
porque temos um filtro de dois plos, sendo que cada circuito de desvio produz uma queda de 20
dB por dcada.
45/48
Eletrnica Analgica II
Em geral, um filtro de trs plos produz 60 dB por dcada, um de quatro plos produz
80 dB por dcada, e assim por diante. A forma mais simples de construir um filtro Passa-Baixa de
trs plos conectando em cascata um filtro de um plo com um de dois plos. Para manter uma
resposta maximamente plana, o ganho de tenso de cada seo tem de ser precisamente
correto. Tabelas Butterworth esto disponveis para o projeto de filtros com um nmero de plos
qualquer.
Filtro Passa-Alta
Voc pode transformar um filtro Butterworth passa-baixa num filtro Butterworth passa-
alta usando circuitos de acoplamento em vez de redes de desvio. Um plo qualquer circuito de
acoplamento que aparece no diagrama O filtro passa-alta permite a passagem das altas
freqncias, porm bloqueia as freqncias baixas.
1
Freqncia de corte: fc =
2RC
Vi Passa-Baixa Passa-Alta Vo
Passa-Baixa
Vi Vo
Passa-Alta
Circuitos Osciladores
A tcnica de realimentao j foi abordada nas aulas anteriores, onde foram analisados
alguns circuitos que utilizam AmpOp. Dependendo da polaridade relativa do sinal que
realimentado em um circuito, podemos ter realimentao positiva ou negativa. Realimentao
negativa produz uma reduo do ganho de tenso, trazendo vrios vantagens (impedncia de
entrada mais alta, ganho de tenso mais estvel, resposta em freqncia melhorada, impedncia
de sada mais baixa, rudo reduzido, operaes mais lineares) a alguns circuitos. Realimentao
positiva leva o circuito a oscilar, produzindo vrios tipos de circuitos osciladores.
O ganho em malha fechada pode tomar trs valores distintos: maior, menor ou igual a
um. Se o ganho superior unidade cria-se uma situao de instabilidade, da qual resulta uma
oscilao cuja amplitude cresce exponencialmente. Se o ganho inferior a um surge uma
situao de estabilidade, sada do circuito haver uma oscilao cuja amplitude diminuir
exponencialmente at zero. Se o ganho unitrio ento resulta uma situao de limiar entre a
instabilidade e a estabilidade, a amplitude das oscilaes no cresce nem diminui
exponencialmente, mantendo-se constante.
Oscilador de Relaxao
47/48
Eletrnica Analgica II
Oscilador a Cristal
Quando forem importantes a preciso e a estabilidade da freqncia de oscilao,
deve-se usar um oscilador a cristal. O cristal (abreviado por XTAL) se comporta como um
indutor grande em srie com um pequeno capacitor. Por isso, a freqncia de ressonncia
pratica no afetada pelas capacitncias do transistor e pelas capacitncias parasitas.
48/48